TW201939123A - 顯示驅動器、光電裝置及電子機器 - Google Patents

顯示驅動器、光電裝置及電子機器 Download PDF

Info

Publication number
TW201939123A
TW201939123A TW108108841A TW108108841A TW201939123A TW 201939123 A TW201939123 A TW 201939123A TW 108108841 A TW108108841 A TW 108108841A TW 108108841 A TW108108841 A TW 108108841A TW 201939123 A TW201939123 A TW 201939123A
Authority
TW
Taiwan
Prior art keywords
circuit
display data
data
display
signal line
Prior art date
Application number
TW108108841A
Other languages
English (en)
Other versions
TWI813645B (zh
Inventor
冨江晃弘
Original Assignee
日商精工愛普生股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商精工愛普生股份有限公司 filed Critical 日商精工愛普生股份有限公司
Publication of TW201939123A publication Critical patent/TW201939123A/zh
Application granted granted Critical
Publication of TWI813645B publication Critical patent/TWI813645B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Abstract

本發明之課題在於提供一種可減小顯示驅動器IC之長邊之長度之顯示驅動器、光電裝置及電子機器。
本發明之顯示驅動器100包含：放大器電路AP1～APm、對放大器電路AP1～APm輸出D/A轉換電壓之D/A轉換電路DA1～DAm、邏輯電路10、連接D/A轉換電路DA1～DAm與邏輯電路10之信號線群GH1～GHm。放大器電路AP1～APm沿方向D1配置。D/A轉換電路DA1～DAm在放大器電路AP1～APm之方向D2側沿方向D1配置。邏輯電路10配置於D/A轉換電路DA1～DAm之方向D2側，且分時地經由信號線群GHi朝D/A轉換電路DAi輸出各顯示資料為k位元之第1～第n顯示資料。

Description

顯示驅動器、光電裝置及電子機器
本發明係關於一種顯示驅動器、光電裝置及電子機器等。
在液晶顯示裝置等光電裝置中，藉由顯示驅動器驅動光電面板而將資料電壓寫入像素。在光電面板中，沿其長邊設置有複數個圖像信號輸入端子。例如，在以8路解多工驅動對水平方向之像素數為3840像素之4K面板予以驅動時，480個圖像信號輸入端子沿長邊設置。為了對該圖像信號輸入端子供給圖像信號，而顯示驅動器IC為細長之長方形，以其長邊與光電面板之長邊對向之方式被安裝於基板。例如，顯示驅動器IC被安裝於連接於光電面板之撓性基板。
在驅動4K面板等端子數為多之光電面板時，使用複數個顯示驅動器驅動光電面板。例如在使用2個顯示驅動器時，將2個撓性基板重合而連接於光電面板，在各個撓性基板各安裝1個顯示驅動器IC。如此，能夠驅動相對於顯示驅動器之圖像信號輸出端子之數目具有2倍輸入數的光電面板。例如在專利文獻1中曾揭示使用複數個顯示驅動器驅動光電面板之技術。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2010-91825號公報
[發明所欲解決之問題]
顯示驅動器包含：閘陣列電路、鎖存電路、多工器、D/A轉換電路(Digital to Analog Conversion Circuit，數位類比轉換電路)、及放大器電路。閘陣列電路在1次資料輸出中輸出與1個多工器對應之顯示資料，且分時地重複其而朝鎖存電路輸出1行份額之顯示資料。例如1個像素之顯示資料為12位元，在進行8路解多工驅動時，1次資料輸出為96位元。發送96位元之96條信號線沿鎖存電路之長邊方向、亦即顯示驅動器IC之長邊方向配線。對於沿該長邊方向之96條信號線，96條信號線自閘陣列電路之左右迂回繞入地連接。
在上述之構成中，由於鎖存電路與閘陣列電路分開佈局配置，故多數條信號線自閘陣列電路之左右迂回繞入且連接於鎖存電路。該迂回繞入之配線之佈局區域為使顯示驅動器IC之長邊之長度增大之一個原因。
[解決問題之技術手段]
本發明之一態樣係關於一種顯示驅動器，該顯示驅動器包含：第1～第m放大器電路(m為2以上之整數)，其等驅動光電面板；第1～第m D/A轉換電路，其等對前述第1～第m放大器電路輸出第1～第m D/A轉換電壓；邏輯電路；及第1～第m信號線群，其等連接前述第1～第m D/A轉換電路與前述邏輯電路；且前述第1～第m放大器電路沿第1方向配置，前述第1～第m D/A轉換電路在與前述第1～第m放大器電路之前述第1方向正交之第2方向沿前述第1方向配置，前述邏輯電路配置於前述第1～第m D/A轉換電路之前述第2方向側，且分時地經由前述第1～第m信號線群之第i信號線群(i為1以上m以下之整數)對前述第1～第m D/A轉換電路之第i D/A轉換電路輸出各顯示資料為k位元之第1～第n顯示資料(n、k為2以上之整數)。
又，在本發明之一態樣中，可行的是，前述邏輯電路鎖存前述第1～第n顯示資料，且分時地輸出鎖存之前述第1～第n顯示資料。
又，在本發明之一態樣中，前述邏輯電路可為經自動配置配線之閘陣列電路、或標準單元陣列電路。
又，在本發明之一態樣中，可行的是，前述邏輯電路將前述第1～第n顯示資料各者分割為上位側位元資料及下位側位元資料，且分時地輸出前述上位側位元資料及前述下位側位元資料。
又，在本發明之一態樣中，可行的是，前述邏輯電路進行基於前述第1～第n顯示資料之第j顯示資料(j為1以上n以下之整數)的過驅動運算，且分時地輸出由過驅動運算獲得之過驅動用之顯示資料、及前述第j顯示資料。
又，在本發明之一態樣中，可行的是，前述邏輯電路將前述過驅動用之顯示資料及前述第j顯示資料各者分割為上位側位元資料及下位側位元資料，且分時地輸出前述過驅動用之顯示資料之上位側位元資料及下位側位元資料、以及前述第j顯示資料之下位側位元資料。
又，在本發明之一態樣中，可行的是，前述邏輯電路經由前述第i信號線群朝前述第i D/A轉換電路輸出前述第i D/A轉換電路之控制信號，前述第i信號線群具有：傳送前述第1～第n顯示資料之信號線、及傳送前述控制信號之信號線。
又，在本發明之一態樣中，可行的是，前述第i D/A轉換電路具有進行基於前述第1～第n顯示資料之運算處理之運算電路，且前述控制信號係控制前述運算電路之信號。
又，在本發明之一態樣中，可行的是，前述第i D/A轉換電路具有鎖存來自前述邏輯電路之顯示資料之鎖存電路，且前述控制信號係前述鎖存電路之鎖存信號，前述邏輯電路輸出前述第1～第n顯示資料之第p顯示資料(p為1以上n以下之整數)及鎖存前述第p顯示資料之前述鎖存信號，且在前述第p顯示資料之下一第q顯示資料(q為1以上n以下且q≠p之整數)與前述第p顯示資料相同時，可不輸出鎖存前述第q顯示資料之前述鎖存信號。
又，在本發明之一態樣中，前述第i信號線群之各信號線可沿前述第2方向配線。
又，本發明之另一態樣係關於一種包含上述之任一項之顯示驅動器、及前述光電面板之光電裝置。
又，本發明之又一態樣係關於一種包含上述任一項之顯示驅動器之電子機器。
以下，詳細地說明本發明之較佳之實施形態。此外，以下所說明之本實施形態不會不當地限定申請專利範圍所記載之本發明之內容，本實施形態中所說明之全部構成作為本發明之解決手段未必為必需。
1.顯示驅動器
圖1、圖2係將鎖存電路設置於閘陣列電路之外部時之顯示驅動器400之佈局構成例。在圖1、圖2中顯示自厚度方向俯視半導體晶片時之佈局配置。
如圖1所示，顯示驅動器400之半導體晶片為長方形。將半導體晶片之長邊方向設為方向D1，將半導體晶片之短邊方向設為方向D2。顯示驅動器400包含：類比電路ANB、配置於類比電路ANB之方向D2(第2方向)之鎖存電路LTB、及配置於鎖存電路LTB之方向D2側之閘陣列電路GAB。
類比電路ANB、鎖存電路LTB及閘陣列電路GAB之長邊係沿方向D1之邊，該長邊之長度大致相同。以下，也將方向D1之長度稱為橫寬。閘陣列電路GAB與鎖存電路LTB係由配線於配線區域WA1、WA2之信號線連接。該信號線係以自閘陣列電路GAB之短邊朝鎖存電路LTB之短邊迂回繞入之方式配線。因而，若將配線區域WA1、WA2之橫寬設為HW，則顯示驅動器400之橫寬LSW較閘陣列電路GAB等之橫寬長2×HW。
圖2中係與1輸出對應設置之電路區塊之佈局構成例。所謂1輸出係朝1個圖像信號輸出端子輸出圖像信號。在圖2中僅顯示1個區塊，但實際上輸出數之電路區塊沿方向D1並排。此外，以下，以解多工驅動之路數為8之情形為例進行說明。
放大器電路AP與D/A轉換電路DA包含於圖1之類比電路ANB，多工器MX、鎖存電路LT1～LT8、及移位暫存器SR包含於圖1之鎖存電路LTB。閘陣列電路GAB對於全部輸出為1個。鎖存電路LT1～LT8各者保持1個像素之顯示資料。若將1個像素之顯示資料設為例如12位元，則鎖存電路LT1～LT8保持96位元之資料。在鎖存電路LT1～LT8之上，包含96條信號線之信號線群WG沿方向D1配線。該信號線群WG連接於閘陣列電路GAB。
移位暫存器SR朝相鄰之移位暫存器依次發送鎖存信號。在移位暫存器SR已鎖存鎖存信號時，鎖存電路LT1～LT8自96條信號線鎖存顯示資料。多工器MX逐個選擇鎖存電路LT1～LT8，且分時地輸出8個顯示資料。D/A轉換電路DA對分時之顯示資料予以D/A轉換，放大器電路AP將D/A轉換電壓緩衝或放大而朝圖像信號輸出端子輸出。
在以上之例中，由於必須對於1輸出鎖存96位元之顯示資料，故必需96條信號線。將該信號線群WG之縱向寬度設為LHW。例如在將配線間隔設為1 μm時，LHW為約100 μm。假若將信號線群WG沿方向D2配線，則作為與1輸出對應之電路區塊之橫寬BPT必需100 μm。然而，為了縮小顯示驅動器IC之橫寬LSW，而必須儘可能地縮小與1輸出對應之電路區塊之橫寬BPT。
如此，藉由將信號線群WG沿方向D1配線，而為了連接閘陣列電路GAB與信號線群WG，而必需圖1中所說明之配線區域WA1、WA2。配線區域WA1、WA2之橫寬HW係信號線群WG之信號線數越增加則越變寬，而顯示驅動器IC之橫寬LSW變大。
例如，若考量對撓性基板等之安裝，則較理想為顯示驅動器IC之長邊之長度LSW與光電面板之長邊之長度為相同程度。因而，在驅動4K面板等之高精細之光電面板時，將2個撓性基板重合而連接於光電面板，且將顯示驅動器IC安裝於撓性基板各者。例如，在欲將其彙集於1個顯示驅動器IC時，上述之配線佈局區域成為問題，難以將顯示驅動器IC之長邊之長度LSW與光電面板之長邊之長度設為相同程度。
或，近年來，高圖框率化與高精細化日新月異。若將圖框率設為2倍則自閘陣列電路GAB朝鎖存電路LTB之傳送率為2倍，但在信號延遲來不及時，必須將信號線數設為2倍而降低傳送率。或，在已將光電面板高精細化時，必須增加路數或提高傳送率。在增加路數時，與其相應地信號線數增加，在提高傳送率時，與圖框率之情形同樣地信號線數增加。由於若高精細化則輸出數增加，故類比電路ANB之橫寬增加，再者因增加配線區域WA1、WA2之橫寬H，而難以使顯示驅動器IC之橫寬LSW與光電面板之橫寬相符。
圖3係本實施形態之顯示驅動器100之佈局構成例。又，圖4係本實施形態之邏輯電路10之功能方塊圖。
在圖3中顯示自厚度方向俯視半導體晶片時之佈局配置。在圖3中實線之四角表示電路之配置區域。配置區域係供構成電路之電路元件配置之區域。電路元件係例如電晶體或電阻、電容器等，構成其等之擴散區域或供多晶矽、金屬配線、接點等配置之區域係配置區域。
如圖3所示，顯示驅動器100包含：放大器電路AP1～APm(第1～第m放大器電路(m為2以上之整數))、D/A轉換電路DA1～DAm(第1～第m D/A轉換電路)、邏輯電路10、及信號線群GH1～GHm(第1～第m信號線群)。
放大器電路AP1～APm驅動光電面板。放大器電路AP1～APm沿方向D1(第1方向)配置。亦即，放大器電路APs+1在放大器電路APs之方向D1側相鄰地配置。s為1以上m-1以下之整數。
D/A轉換電路DA1～DAm對放大器電路AP1～APm輸出第1～第m D/A轉換電壓。D/A轉換電路DA1～DAm在放大器電路AP1～APm之方向D2側沿方向D1配置。亦即，D/A轉換電路DAi(第i D/A轉換電路)配置於放大器電路APi(第i放大器電路)之方向D2側，D/A轉換電路DAi對放大器電路APi輸出第i D/A轉換電壓。放大器電路APi將第i D/A轉換電壓放大或緩衝而輸出圖像信號。此外，方向D1係沿顯示驅動器100之長邊之方向，方向D2係沿顯示驅動器100之短邊之方向，方向D2係與方向D1正交之方向。
信號線群GH1～GHm連接D/A轉換電路DA1～DAm與邏輯電路10。亦即，信號線群GHi(第i信號線群(i為1以上m以下之整數))設置於D/A轉換電路DAi之第2方向，連接D/A轉換電路DAi與邏輯電路10。
邏輯電路10配置於D/A轉換電路DA1～DAm之方向D2側，且分時地經由信號線群GHi朝D/A轉換電路DAi輸出第1～第n顯示資料(n、k為2以上之整數)。第1～第n顯示資料各者係k位元之資料。n為解多工驅動之路數。在將t設為2≦t≦k之整數時，信號線群GHi至少包含t條信號線。t係由分時之分割數決定，例如在分割數為n時t=k。此外，以下，以n=8、k=12為例進行說明。
根據本實施形態，第1～第8顯示資料係分時地經由信號線群GHi自邏輯電路10朝D/A轉換電路DAi被輸出。由於1個像素之顯示資料為12位元，故第1～第8顯示資料為96位元，但藉由分時地輸出其而能夠使信號線群GHi之信號線數少於96條。例如在邏輯電路10每次分時地輸出12位元時，信號線群GHi只要包含12條信號線即可。藉此，能夠使信號線群GHi之配線區域之橫寬窄於D/A轉換電路DAi及放大器電路APi之橫寬，而可在D/A轉換電路DAi與邏輯電路10之間配置信號線群GHi。亦即，無須設置如圖1之配線區域WA1、WA2，而能夠縮短顯示驅動器100之橫寬。
又，在本實施形態中，信號線群GHi之各信號線係沿方向D2配線。亦即，信號線之一端連接於D/A轉換電路DAi，信號線自D/A轉換電路DAi沿方向D2延伸，信號線之另一端連接於邏輯電路10。信號線群GHi包含沿方向D2之複數條信號線，該複數條信號線沿方向D1並排配置。
如此，藉由信號線群GHi之各信號線沿方向D2配線，而無須設置如圖1之配線區域WA1、WA2，從而能夠縮短顯示驅動器100之橫寬。
如圖4所示，邏輯電路10包含：控制電路20、鎖存電路30、多工器40、及輸出控制電路50。此外，可省略輸出控制電路50。此處，圖4係顯示功能方塊圖者，各電路在佈局中未必分離。
圖5、圖6係說明邏輯電路10之動作之時序圖。如圖5所示，控制電路20輸出顯示資料PDT1～PDT8(第1～第8顯示資料)。例如作為顯示資料PDT1係在1水平掃描期間內分時地輸出顯示資料D1＿1、D1＿2、...、D1＿m。顯示資料D1＿1、D1＿2、...、D1＿m各者係1個像素份额之顯示資料，且係12位元之顯示資料。
又，控制電路20輸出鎖存信號SLT1～SLTm。在鎖存信號SLT1～SLTm中，於1水平掃描期間依次產生脈衝信號。在鎖存信號SLT1之下降邊緣，鎖存電路30將顯示資料D1＿1～D8＿1作為保持資料LLQ1鎖存。顯示資料D1＿1～D8＿1係在解多工驅動中被分時驅動之8個像素份額之顯示資料。同樣地，在鎖存信號SLT2、...、SLTm之下降邊緣，鎖存電路30將顯示資料D1＿2～D8＿2、...、D1＿m～D8＿m作為保持資料LLQ2、...、LLQm鎖存。
如圖4所示般，控制電路20具有位址產生電路21及位址解碼器22。鎖存電路30包含第1～第m鎖存群，位址產生電路21產生指定使顯示資料PDT1～PDT8鎖存於哪一鎖存群之位址。位址解碼器22將位址解碼，並基於該解碼結果產生鎖存信號SLT1～SLTm。亦即，在與位址所指定之鎖存群對應之鎖存信號產生脈衝信號。如此，保持資料LLQ1～LLQm被鎖存於第1～第m鎖存群。
控制電路20對多工器40輸出鎖存啟用信號ELL。多工器40具有鎖存電路，在鎖存启用信號ELL之下降邊緣鎖存保持資料LLQ2、...、LLQm。亦即，鎖存顯示資料D1＿1～D8＿1、D1＿2～D8＿2、...、D1＿m～D8＿m。將该鎖存之保持資料設為MXL1＿1～MXL8＿1、MXL1＿2～MXL8＿2、...、MXL1＿m～MXL8＿m。
如圖6所示，控制電路20對多工器40輸出選擇信號SEL1～SEL8。選擇信號SEL1～SEL8在水平掃描期間內依次變為有效。在圖6中高位準為有效。此外，當在解多工驅動中進行輪轉時，選擇信號SEL1～SEL8變為有效之次序係由輪轉處理決定。多工器40在選擇信號SEL1為有效之期間內選擇MXL1＿1～MXL1＿m。藉此，顯示資料D1＿1～D1＿m作為輸出資料MXQ1～MXQm輸出。同樣地，多工器40在選擇信號SEL2、...、SEL8為有效之期間内選擇MXL2＿1～MXL2＿m、...、MXL8＿1～MXL8＿m。藉此，顯示資料D2＿1～D2＿m、...、D8＿1～D8＿m作為輸出資料MXQ1～MXQm輸出。
輸出控制電路50對多工器40之輸出資料MXQ1～MXQm進行例如運算處理或分時處理，並將其結果作為顯示資料DQ1～DQm輸出。亦即，對輸出資料MXQi進行例如運算處理或分時處理，並將處理後之資料作為顯示資料DQi經由信號線群GHi朝D/A轉換電路DAi輸出。在輸出控制電路50進行運算處理時，輸出控制電路50能夠包含運算電路52。如後述般，運算電路52進行例如格雷碼化處理或過驅動運算等。控制電路20對輸出控制電路50輸出控制信號SCU。控制信號SCU係例如控制分時時序之信號。
此外，可省略輸出控制電路50，將多工器40之輸出資料MXQ1～MXQm作為顯示資料DQ1～DQm輸出。又，可省略輸出控制電路50之運算電路52，將相當於其之運算電路設置於D/A轉換電路側。
根據以上之實施形態，邏輯電路10鎖存顯示資料，並分時地輸出該鎖存之顯示資料。若以顯示資料DQi為例，則控制電路20輸出PDT1～PDT8=D1＿i～D8＿i，鎖存電路30鎖存LLQi=D1＿i～D8＿i。多工器40分時地選擇D1＿i～D8＿i，並將該分時資料作為輸出資料MXQi輸出。輸出控制電路50處理輸出資料MXQi，而輸出顯示資料DQi。
根據本實施形態，邏輯電路10經由信號線群GHi輸出之資料係顯示資料DQi。顯示資料DQi由於係分時地選擇D1＿i～D8＿i之資料故為12位元。或，在輸出控制電路50進一步進行分時時為少於12位元之位元數。進而，信號線群GHi為包含12條或其以下之信號線之信號線群，能夠將配線區域之寬度設為D/A轉換電路DAi之橫寬以下。
又，在本實施形態中，邏輯電路10可為經自動配置配線之閘陣列電路、或標準單元陣列電路。具體而言，邏輯電路10包含連接邏輯元件、及邏輯元件之間之信號線，由該邏輯元件及信號線實現功能。邏輯元件係例如AND元件或OR元件之邏輯運算元件、或者正反電路等記憶元件。經自動配置配線之閘陣列電路係邏輯閘被自動地配置且信號線被自動地配線之陣列電路。又，在標準單元陣列電路中，邏輯元件為經標準化之單元。標準單元陣列電路係信號線相對於所配置之邏輯元件自動地配線之陣列電路。
根據本實施形態，相當於圖1之鎖存電路LTB之圖4之鎖存電路30及多工器40由閘陣列電路或標準單元陣列電路實現。先前，若在閘陣列電路包含鎖存電路，則考量信號延遲，有邏輯元件之電晶體尺寸變大，而晶片面積增加之問題。因而，藉由將鎖存電路與閘陣列電路分開佈局配置而削減佈局面積。然而，因製程技術之進展，而即便在閘陣列電路包含鎖存電路也可抑制晶片面積。在本實施形態中，藉由在閘陣列電路或標準單元陣列電路包含鎖存電路30及多工器40，而可將信號線群GHi配線於邏輯電路10與D/A轉換電路DAi之間。
2.詳細構成例
圖7係D/A轉換電路DAi及信號線群GHi之第1詳細構成例之功能方塊圖。D/A轉換電路DAi包含D/A轉換器DHK及鎖存電路LKR。又，信號線群GHi包含信號線群DH及信號線SH。
信號線群DH由傳送顯示資料DQi之信號線構成。具體而言，由於以1條信號線傳送顯示資料DQi之1位元，故信號線群DH由與顯示資料DQi之位元數相同之條數之信號線構成。信號線SH將鎖存電路LKR之鎖存信號作為控制信號傳送。例如在邏輯電路10將圖6之MXQi作為DQi輸出时，邏輯電路10經由信號線群DH依次輸出D1＿i、D2＿i、...、D8＿i，且經由信號線SH輸出鎖存信號。鎖存電路LKR基於鎖存信號鎖存D1＿i，並將該鎖存之D1＿i朝D/A轉換器DHK輸出。其次，同樣地依次鎖存D2＿i、...、D8＿i，并依次朝D/A转换器DHK輸出该鎖存之D2＿i、...、D8＿i。此外，信號線群GHi可更包含傳送上述控制信號以外之控制信號之信號線。例如可更包含傳送放大器電路APi之控制信號之信號線。
根據本實施形態，信號線群GHi可包含D/A轉換電路DAi之控制信號。亦即，可經由配置於D/A轉換電路DAi與邏輯電路10之間之信號線群GHi傳送顯示資料DQi及D/A轉換電路DAi之控制信號。
圖8係說明邏輯電路10及D/A轉換電路DAi之動作之第1時序圖。在圖8中，以多工器40輸出12位元之顯示資料D1＿i[11：0]作為輸出資料MXQi時為例進行說明。
輸出控制電路50分時地輸出顯示資料D1＿i[11：0]之上位側位元資料D1＿i[11：6]及下位側位元資料D1＿i[5：0]。DQi為6位元之資料，圖7之信號線群DH由6條信號線構成。輸出控制電路50對D/A轉換電路DAi之鎖存電路LKR輸出鎖存信號LSDA1、LSDA2。鎖存電路LKR基於鎖存信號LSDA1鎖存上位側位元資料D1＿i[11：6]，且基於鎖存信號LSDA2鎖存下位側位元資料D1＿i[5：0]。藉此，鎖存電路LKR保持顯示資料D1＿i[11：0]。圖7之信號線SH傳送例如鎖存信號LSDA1，信號線群GHi更包含傳送鎖存信號LSDA2之信號線。以下，同樣地輸出控制電路50分時地輸出顯示資料D2＿i、...、D8＿i之上位側位元資料及下位側位元資料，鎖存電路LKR鎖存顯示資料D2＿i、...、D8＿i之上位側位元資料與下位側位元資料。
根據本實施形態，邏輯電路10將顯示資料D1＿i～D8＿i各者分割為上位側位元資料及下位側位元資料，且分時地輸出該上位側位元資料及下位側位元資料。此處，上位側位元資料係包含顯示資料之MSB之特定位元之資料，下位側位元資料係包含顯示資料之LSB之特定位元之資料。
如此，由於能夠將傳送顯示資料DQi之信號線群DH之條數削減為12條/2=6條，故能夠更縮窄信號線群GHi之配線區域之橫寬。例如在增加了圖像信號之輸出數時，若欲維持顯示驅動器100之橫寬，則每1個D/A轉換電路之橫寬變窄。根據本實施形態，由於信號線群GHi之條數被削減，故橫寬與狹窄之D/A轉換電路也可對應。
圖9係運算電路52之第1詳細構成例。此外，在圖9中將顯示資料之位元數設為8。亦即設為k=8。
圖9之運算電路52進行格雷碼化處理。具體而言，運算電路52包含「異或」電路EXR1～EXR7。將多工器40之輸出資料設為MXQi[7：0]，將運算電路52之輸出資料設為CUQi[7：0]。「異或」電路EXRa求得MXQi[a-1]與MXQi[a]之「異或」閘，並將其結果作為CUQi[a-1]輸出。a為1以上7以下之整數。此外，CUQi[7]=MXQi[7]。輸出控制電路50輸出例如DQi[7：0]=CUQi[7：0]。或，如圖8般，將CUQi[7：0]分割為上位側位元資料及下位側位元資料，且分時地輸出。
圖10係運算電路52之第2詳細構成例。又，圖11係說明邏輯電路10及D/A轉換電路DAi之動作之第2時序圖。此外，此處將顯示資料之位元數設為12。亦即設為k=12。
如圖10所示，運算電路52包含加算資料輸出電路54及加算電路56。加算資料輸出電路54基於多工器40之輸出資料MXQi[11：0]輸出加算資料ADD[4：0]。控制電路20輸出過驅動運算之啟用信號ODEN。該啟用信號ODEN與圖4之控制信號SCU對應。在ODEN啟用時，輸出加算資料輸出電路54非零之加算資料ADD[4：0]，在EDEN停用時輸出加算資料ADD[4：0]=0。此外，此處將加算資料設為5位元，但加算資料之位元數並不限定於此。加算電路56將MXQi[11：0]與ADD[4：0]相加，且將其結果作為輸出資料CUQi[11：0]輸出。
在圖11中顯示MXQi=D2＿i時之時序圖。在圖11中省略表示資料之位元構成之[11：0]等。又，在圖11中，啟用信號ODEN之高位準與啟用對應。加算資料輸出電路54在輸入D2＿i之前之D1＿i時保持D1＿i，在輸入D2＿i時求得D2＿i-D1＿i。在啟用信號ODEN為高位準之期間內，加算資料輸出電路54在D2＿i-D1＿i＞0時輸出ADD＞0之加算資料，在D2＿i-D1＿i＜0時輸出ADD＜0之加算資料。加算電路56輸出CUQi=D2＿i+ADD=ODD。將ODD稱為過驅動用之顯示資料。在啟用信號ODEN為低位準之期間內，加算電路56輸出CUQi=D2＿i。輸出控制電路50將加算電路56之輸出資料CUQi作為顯示資料DQi輸出。
輸出控制電路50朝D/A轉換電路DAi之鎖存電路LKR輸出鎖存信號LSDA，鎖存電路LKR基於鎖存信號LSDA依次鎖存ODD、D2＿i。鎖存信號LSDA係由圖7之信號線SH傳送。D/A轉換電路DAi將ODD、D2＿i依次D/A轉換而輸出。藉此，放大器電路APi首先以與過驅動用之顯示資料ODD對應之圖像信號驅動資料線及像素，其次以與通常之顯示資料D2＿i對應之圖像信號驅動資料線及像素。與過驅動用之顯示資料ODD對應之圖像信號由於使資料線及像素之電壓變化過驅動，故可實現朝像素之高速寫入。
根據本實施形態，邏輯電路10進行基於顯示資料D2＿i之過驅動運算，且分時地輸出由過驅動運算獲得之過驅動用之顯示資料ODD、及顯示資料D2＿i。此外，此處以顯示資料D2＿i(第2顯示資料)為例進行了說明，但廣義上採用顯示資料Dj＿i(第j顯示資料(j為1以上n以下之整數))。
由於過驅動用之顯示資料ODD、顯示資料D2＿i之任一者均為12位元，故藉由分時地輸出其等而能夠將圖7之信號線群DH之條數設為12條。亦即，能夠在不增加信號線群GHi之條數下實現過驅動。
圖12係說明邏輯電路10及D/A轉換電路DAi之動作之第3時序圖。在圖12中進一步分時地輸出過驅動用之顯示資料ODD。此外，針對與圖11相同之內容省略說明。
如圖12所示，在啟用信號ODEN為高位準之期間內，輸出控制電路50分時地輸出過驅動用之顯示資料ODD[11：0]之上位側位元資料ODD[11：6]及下位側位元資料ODD[5：0]。又，在啟用信號ODEN為低位準之期間內，輸出控制電路50輸出顯示資料D2＿i[11：0]之下位側位元資料ODD[5：0]。輸出控制電路50朝D/A轉換電路DAi之鎖存電路LKR輸出鎖存信號LSDA1、LSDA2。鎖存電路LKR基於鎖存信號LSDA1鎖存上位側位元資料ODD[11：6]，且基於鎖存信號LSDA2鎖存下位側位元資料ODD[5：0]、D2＿i[5：0]。當鎖存電路LKR鎖存D2＿i[5：0]時，由於僅下位側位元資料被更新，故上位側位元資料為ODD[11：6]不變。
根據本實施形態，邏輯電路10將過驅動用之顯示資料ODD[11：0]及顯示資料D2＿i各者分割為上位側位元資料及下位側位元資料，且分時地輸出過驅動用之顯示資料之上位側位元資料ODD[11：6]及下位側位元資料ODD[5：0]、以及顯示資料之下位側位元資料D2＿i[5：0]。
由於在圖10之例中加算資料ADD[4：0]為5位元，故CUQi[11：0]之上位側位元資料為CUQi[11：6]=MXQi[11：6]。亦即，在圖12中ODD[11：6]=D2＿i[11：6]。此時，無須再次朝D/A轉換電路DAi發送上位側位元資料D2＿i[11：6]。在本實施形態中，僅重新發送資料變化之下位側位元資料ODD[5：0]、D2＿i[5：0]。藉此，能夠削減鎖存電路LKR進行鎖存動作之次數。例如在以8路解多工驅動4K面板時，顯示驅動器100之輸出數為480以上。鎖存電路LKR與輸出數設為相同數目，若考量高圖框率化之影響則1秒間之鎖存動作次數變得非常多。因而，藉由削減鎖存動作次數而能夠期待低耗電化。
圖13係說明邏輯電路10及D/A轉換電路DAi之動作之第4時序圖。
如圖13所示，輸出控制電路50將D1＿i、D2＿i、D3＿i作為顯示資料DQi依次輸出。輸出控制電路50朝D/A轉換電路DAi之鎖存電路LKR輸出鎖存信號LSDA，鎖存電路LKR基於鎖存信號LSDA鎖存顯示資料DQi。在D2＿i=D1＿i、D3＿i≠D2＿i時，輸出控制電路50在D1＿i、D3＿i之輸出期間內於鎖存信號LSDA產生脈衝信號，但在D2＿i之輸出期間內於鎖存信號LSDA不產生脈衝信號。亦即，鎖存電路LKR不進行鎖存D2＿i之動作。
根據本實施形態，邏輯電路10輸出鎖存顯示資料D1＿i、及顯示資料D1＿i之鎖存信號LSDA，在顯示資料D1＿i之下一顯示資料D2＿i與顯示資料D1＿i相同時，不輸出鎖存顯示資料D2＿i之鎖存信號LSDA。
如此，在邏輯電路10朝D/A轉換電路DAi輸出之顯示資料自前一顯示資料未變化時，由於不輸出鎖存信號LSDA，故D/A轉換電路DAi之鎖存電路LKR不進行鎖存動作。藉此，由於鎖存動作次數被削減，故能夠期待低耗電化。
此外，在圖13中以顯示資料D1＿i、D2＿i為例進行了說明，但廣義上可採用顯示資料Dp＿i (第p顯示資料(p為1以上n以下之整數))、顯示資料Dq＿i (第q顯示資料(q為1以上n以下且q≠p之整數))。例如在進行輪轉處理時，由輪轉處理決定顯示資料之輸出順序。
圖14係D/A轉換電路DAi及信號線群GHi之第2詳細構成例之功能方塊圖。D/A轉換電路DAi包含D/A轉換器DHK、運算電路EZK、及鎖存電路LKR。又，信號線群GHi包含信號線群DH及信號線SH、SH2。此外，對與圖7中所說明之構成要素相同之構成要素賦予同一符號，且適宜地省略該構成要素之說明。
邏輯電路10經由信號線SH2朝運算電路EZK輸出控制運算電路EZK之運算處理之控制信號。運算電路52基於該控制信號對鎖存電路LKR之保持資料進行運算處理。D/A轉換器DHK將運算電路EZK之輸出資料D/A轉換。
具體而言，省略圖4之運算電路52，將同等構成之運算電路EZK設置於D/A轉換電路DAi。例如運算電路EZK進行格雷碼化處理及過驅動運算之至少一者。此時，啟用信號ODEN係由信號線SH2傳送。或，可行的是，圖4之運算電路52進行過驅動運算，圖14之運算電路EZK進行格雷碼化處理。運算電路EZK包含鎖存格雷碼化處理後之顯示資料之鎖存電路，邏輯電路10對該鎖存電路經由信號線SH2輸出鎖存信號。
根據本實施形態，D/A轉換電路DAi具有進行基於顯示資料D1＿i～D8＿i之運算處理之運算電路EZK。邏輯電路10經由信號線群GHi朝D/A轉換電路DAi輸出之控制信號係控制運算電路EZK之信號。
根據本實施形態，信號線群GHi能夠包含運算電路EZK之控制信號。亦即，能夠經由配置於D/A轉換電路DAi與邏輯電路10之間之信號線群GHi傳送顯示資料D1＿i～D8＿i及運算電路EZK之控制信號。
3.光電裝置、電子機器
圖15係包含顯示驅動器100之光電裝置350之構成例。光電裝置350包含顯示驅動器100、及光電面板200。
光電面板200係例如主動矩陣型之液晶顯示面板。例如顯示驅動器100被安裝於撓性基板，該撓性基板連接於光電面板200，利用形成於撓性基板之配線連接顯示驅動器100之圖像信號輸出端子與光電面板200之圖像信號輸入端子。或，可行的是，顯示驅動器100被安裝於剛性基板，剛性基板與光電面板200由撓性基板連接，由形成於剛性基板及撓性基板之配線連接顯示驅動器100之圖像信號輸出端子與光電面板200之圖像信號輸入端子。
圖16係包含顯示驅動器100之電子機器300之構成例。電子機器300包含：處理裝置310、顯示控制器320、顯示驅動器100、光電面板200、記憶部330、通訊部340、及操作部360。記憶部330也稱為記憶裝置或記憶體。通訊部340也稱為通訊電路或通訊裝置。操作部360也稱為操作裝置。作為電子機器300之具體例可設想例如投影機或頭戴式顯示器、可攜式資訊終端、車載裝置、可攜式遊戲終端、資訊處理裝置等搭載顯示裝置之各種電子機器。車載裝置係例如儀錶板、汽車導航系統等。
操作部360係受理來自使用者之各種操作之使用者介面。例如，係按鈕、滑鼠、鍵盤、安裝於光電面板200之觸控面板等。通訊部340係進行圖像資料或控制資料之輸入/輸出之資料介面。通訊部340係例如無線LAN或近距離無線通訊等無線通訊介面、或有線LAN或USB等有線通訊介面。記憶部330記憶例如自通訊部340輸入之資料，或作為處理裝置310之工作記憶體而發揮功能。記憶部330係例如RAM或ROM等記憶體、或HDD等之磁性記憶裝置、或是CD驅動器、DVD驅動器等光學記憶裝置等。顯示控制器320處理自通訊部340輸入之或記憶於記憶部330之圖像資料而朝顯示驅動器100傳送。顯示驅動器100基於自顯示控制器320傳送之圖像資料使圖像顯示在光電面板200。處理裝置310進行電子機器300之控制處理、或各種信號處理等。處理裝置310係例如CPU或MPU等處理器、或ASIC等。
例如在電子機器300為投影機時，電子機器300更包含光源及光學系統。光學系係例如透鏡、稜鏡、反射鏡等。在光電面板200為透過型時，光學裝置使來自光源之光入射至光電面板200，並使透過光電面板200之光投影至螢幕。在光電面板200為反射型時，光學裝置使來自光源之光入射至光電面板200，並使自光電面板200反射之光投影至螢幕。
此外，如上述般針對本實施形態詳細地進行了說明，但熟悉此項技術者應能夠容易地理解可進行實質上不脫離本發明之新穎事項及效果的多種變化。因而，此種變化例全部包含於本發明之範圍內。例如，在說明書或圖式中，至少一次被與更廣義或同義之不同用語一起記載之用語在說明書或圖式之任何部位均可置換為該不同用語。又，本實施形態及變化例之所有組合均包含於本發明之範圍內。又，顯示驅動器、光電裝置、電子機器之構成及動作等均不限定於本實施形態所說明者，可進行各種變化實施。
10‧‧‧邏輯電路
20‧‧‧控制電路
21‧‧‧位址產生電路
22‧‧‧位址解碼器
30‧‧‧鎖存電路
40‧‧‧多工器
50‧‧‧輸出控制電路
52‧‧‧運算電路
54‧‧‧加算資料輸出電路
56‧‧‧加算電路
100‧‧‧顯示驅動器
200‧‧‧光電面板
300‧‧‧電子機器
310‧‧‧處理裝置
320‧‧‧顯示控制器
330‧‧‧記憶部
340‧‧‧通訊部
350‧‧‧光電裝置
360‧‧‧操作部
400‧‧‧顯示驅動器
ADD[4：0]‧‧‧加算資料
ANB‧‧‧類比電路
AP‧‧‧放大器電路
AP1～APm‧‧‧放大器電路
BPT‧‧‧橫寬
CUQi[11：0]‧‧‧輸出資料
D1‧‧‧方向
D1＿1～D8＿m‧‧‧顯示資料
D1＿i[5：0]‧‧‧下位側位元資料
D1＿i[11：0]‧‧‧顯示資料
D1＿i[11：6]‧‧‧上位側位元資料
D2‧‧‧方向
D2＿i[5：0]‧‧‧下位側位元資料
D2＿i[11：0]‧‧‧ 顯示資料
DA‧‧‧D/A轉換電路
DA1～DAm‧‧‧D/A轉換電路
DH‧‧‧信號線群
DHK‧‧‧D/A轉換器
DQ1～DQm‧‧‧顯示資料
ELL‧‧‧鎖存啟用信號
EXR1～EXR7‧‧‧「異或」電路
EZK‧‧‧運算電路
GAB‧‧‧閘陣列電路
GH1～GHm‧‧‧信號線群
HW‧‧‧橫寬
LHW‧‧‧縱向寬度
LKR‧‧‧鎖存電路
LLQ1～LLQm‧‧‧保持資料
LSDA‧‧‧鎖存信號
LSDA1‧‧‧鎖存信號
LSDA2‧‧‧鎖存信號
LSW‧‧‧橫寬/顯示驅動器之長邊之長度
LT1～LT8‧‧‧鎖存電路
LTB‧‧‧鎖存電路
MX‧‧‧多工器
MXL1＿1～MXL8＿m‧‧‧保持資料
MXQ1～MXQm‧‧‧輸出資料
MXQi[11：0]‧‧‧輸出資料
ODD‧‧‧顯示資料
ODD[5：0]‧‧‧下位側位元資料
ODD[11：0]‧‧‧顯示資料
ODD[11：6]‧‧‧上位側位元資料
ODEN‧‧‧啟用信號
PDT1～PDT8‧‧‧顯示資料
SCU‧‧‧控制信號
SEL1～SEL8‧‧‧選擇信號
SH‧‧‧信號線
SH2‧‧‧信號線
SLT1～SLTm‧‧‧鎖存信號
SR‧‧‧移位暫存器
WA1‧‧‧配線區域
WA2‧‧‧配線區域
WG‧‧‧信號線群
圖1係將鎖存電路設置於閘陣列電路之外部時之顯示驅動器之佈局構成例。
圖2係將鎖存電路設置於閘陣列電路之外部時之顯示驅動器之佈局構成例。
圖3係本實施形態之顯示驅動器之佈局構成例。
圖4係本實施形態之邏輯電路之功能方塊圖。
圖5係說明邏輯電路之動作之時序圖。
圖6係說明邏輯電路之動作之時序圖。
圖7係D/A轉換電路及信號線群之第1詳細構成例之功能方塊圖。
圖8係說明邏輯電路及D/A轉換電路之動作之第1時序圖。
圖9係運算電路之第1詳細構成例。
圖10係運算電路之第2詳細構成例。
圖11係說明邏輯電路及D/A轉換電路之動作之第2時序圖。
圖12係說明邏輯電路及D/A轉換電路之動作之第3時序圖。
圖13係說明邏輯電路及D/A轉換電路之動作之第4時序圖。
圖14係D/A轉換電路及信號線群之第2詳細構成例之功能方塊圖。
圖15係光電裝置之構成例。
圖16係電子機器之構成例。

Claims (12)

  1. 一種顯示驅動器，其特徵在於包含： 第1～第m放大器電路(m為2以上之整數)，其等驅動光電面板； 第1～第m D/A轉換電路，其等對前述第1～第m放大器電路輸出第1～第m D/A轉換電壓； 邏輯電路；及 第1～第m信號線群，其等連接前述第1～第m D/A轉換電路與前述邏輯電路；且 前述第1～第m放大器電路沿第1方向配置； 前述第1～第m D/A轉換電路在與前述第1～第m放大器電路之前述第1方向正交之第2方向 沿前述第1方向配置； 前述邏輯電路配置於前述第1～第m D/A轉換電路之前述第2方向 ，分時地經由前述第1～第m信號線群之第i信號線群(i為1以上m以下之整數)朝前述第1～第m D/A轉換電路之第i D/A轉換電路輸出各顯示資料為k位元之第1～第n顯示資料(n、k為2以上之整數)。
  2. 如請求項1之顯示驅動器，其中 前述邏輯電路鎖存前述第1～第n顯示資料，且分時地輸出鎖存之前述第1～第n顯示資料。
  3. 如請求項1或2之顯示驅動器，其中 前述邏輯電路係經自動配置配線之閘陣列電路、或標準單元陣列電路。
  4. 如請求項1至3中任一項之顯示驅動器，其中 前述邏輯電路將前述第1～第n顯示資料分割為上位側位元資料及下位側位元資料，且分時地輸出前述上位側位元資料及前述下位側位元資料。
  5. 如請求項1至3中任一項之顯示驅動器，其中 前述邏輯電路進行基於前述第1～第n顯示資料之第j顯示資料(j為1以上n以下之整數)之過驅動運算，且分時地輸出由過驅動運算獲得之過驅動用之顯示資料及前述第j顯示資料。
  6. 如請求項5之顯示驅動器，其中 前述邏輯電路將前述過驅動用之顯示資料及前述第j顯示資料分割為上位側位元資料及下位側位元資料，且分時地輸出前述過驅動用之顯示資料之上位側位元資料及下位側位元資料、以及前述第j顯示資料之下位側位元資料。
  7. 如請求項1至6中任一項之顯示驅動器，其中 前述邏輯電路經由前述第i信號線群朝前述第i D/A轉換電路輸出前述第i D/A轉換電路之控制信號； 前述第i信號線群具有： 傳送前述第1～第n顯示資料之信號線、及傳送前述控制信號之信號線。
  8. 如請求項7之顯示驅動器，其中 前述第i D/A轉換電路具有進行基於前述第1～第n顯示資料之運算處理之運算電路；且 前述控制信號係控制前述運算電路之信號。
  9. 如請求項7或8之顯示驅動器，其中 前述第i D/A轉換電路具有鎖存來自前述邏輯電路之顯示資料之鎖存電路；且 前述控制信號係前述鎖存電路之鎖存信號； 前述邏輯電路輸出鎖存前述第1～第n顯示資料之第p顯示資料(p為1以上n以下之整數)及前述第p顯示資料之前述鎖存信號，在前述第p顯示資料之下一第q顯示資料(q為1以上n以下且q≠p之整數)與前述第p顯示資料相同時不輸出鎖存前述第q顯示資料之前述鎖存信號。
  10. 如請求項1至9中任一項之顯示驅動器，其中 前述第i信號線群之各信號線係沿前述第2方向配線。
  11. 一種光電裝置，其特徵在於包含： 如請求項1至10中任一項之顯示驅動器；及 前述光電面板。
  12. 一種電子機器，其特徵在於包含如請求項1至10中任一項之顯示驅動器。
TW108108841A 2018-03-19 2019-03-15 顯示驅動器、光電裝置及電子機器 TWI813645B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-050396 2018-03-19
JP2018050396A JP6662402B2 (ja) 2018-03-19 2018-03-19 表示ドライバー、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
TW201939123A true TW201939123A (zh) 2019-10-01
TWI813645B TWI813645B (zh) 2023-09-01

Family

ID=67905933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108108841A TWI813645B (zh) 2018-03-19 2019-03-15 顯示驅動器、光電裝置及電子機器

Country Status (4)

Country Link
US (1) US10672359B2 (zh)
JP (1) JP6662402B2 (zh)
CN (1) CN110288955B (zh)
TW (1) TWI813645B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430364B1 (en) * 2021-10-14 2022-08-30 Hewlett-Packard Development Company, L.P. Display panel area refresh rates

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2518159B2 (ja) * 1993-07-27 1996-07-24 日本電気株式会社 多重化回路
JP3317263B2 (ja) * 1999-02-16 2002-08-26 日本電気株式会社 表示装置の駆動回路
JP3825949B2 (ja) * 1999-02-16 2006-09-27 キヤノン株式会社 電子回路およびそれを用いた液晶表示装置
JP2003098998A (ja) * 2001-09-25 2003-04-04 Toshiba Corp 平面表示装置
US7006072B2 (en) * 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
JP2004157526A (ja) * 2002-10-15 2004-06-03 Nec Electronics Corp コントローラ・ドライバ、表示装置及び表示方法
JP3882796B2 (ja) * 2003-07-22 2007-02-21 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005062751A (ja) * 2003-08-20 2005-03-10 Mitsubishi Electric Corp 画像表示装置
JP4103886B2 (ja) * 2003-12-10 2008-06-18 セイコーエプソン株式会社 画像信号の補正方法、補正回路、電気光学装置および電子機器
KR100670137B1 (ko) * 2004-10-08 2007-01-16 삼성에스디아이 주식회사 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
JP4581633B2 (ja) * 2004-10-29 2010-11-17 富士フイルム株式会社 色信号補正方法、装置及びプログラム
EP1717783B1 (en) * 2005-04-28 2015-06-03 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit, driving method of the data latch circuit, and display device
US7683913B2 (en) * 2005-08-22 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2007072365A (ja) * 2005-09-09 2007-03-22 Renesas Technology Corp 表示装置用駆動装置
JP2007310234A (ja) * 2006-05-19 2007-11-29 Nec Electronics Corp データ線駆動回路、表示装置、及びデータ線駆動方法
JP5154413B2 (ja) * 2006-05-24 2013-02-27 シャープ株式会社 表示パネル駆動回路、表示装置
JP2008065295A (ja) * 2006-08-09 2008-03-21 Seiko Epson Corp 集積回路装置及び電子機器
JP2008181081A (ja) * 2006-12-28 2008-08-07 Matsushita Electric Ind Co Ltd 画像表示装置の駆動装置
TWI336871B (en) * 2007-02-02 2011-02-01 Au Optronics Corp Source driver circuit and display panel incorporating the same
JP5035973B2 (ja) * 2007-07-06 2012-09-26 ルネサスエレクトロニクス株式会社 液晶表示装置、その液晶表示装置のコントロールドライバ
JP5228775B2 (ja) * 2008-10-08 2013-07-03 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP4743286B2 (ja) * 2009-02-04 2011-08-10 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP5366304B2 (ja) * 2009-05-19 2013-12-11 ルネサスエレクトロニクス株式会社 表示駆動装置およびその動作方法
JP2010276652A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 表示駆動装置及び表示駆動システム
KR101155550B1 (ko) * 2010-07-30 2012-06-19 매그나칩 반도체 유한회사 오버 드라이버 기능을 갖는 출력 버퍼 및 이를 구비한 소오스 드라이버
KR101840796B1 (ko) * 2011-02-08 2018-03-22 삼성디스플레이 주식회사 감마 제어 맵핑 회로 및 그 방법, 이를 이용한 유기발광표시장치
JP5255089B2 (ja) * 2011-04-14 2013-08-07 川崎マイクロエレクトロニクス株式会社 画像処理装置
TWI451379B (zh) * 2011-09-30 2014-09-01 E Ink Holdings Inc 顯示器、顯示器中之源極驅動器及其驅動方法
JP6320679B2 (ja) * 2013-03-22 2018-05-09 セイコーエプソン株式会社 表示装置のラッチ回路、表示装置及び電子機器
JP6357765B2 (ja) * 2013-12-10 2018-07-18 セイコーエプソン株式会社 駆動装置、電気光学装置及び電子機器
JP6613786B2 (ja) * 2015-10-13 2019-12-04 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器

Also Published As

Publication number Publication date
CN110288955A (zh) 2019-09-27
US20190287477A1 (en) 2019-09-19
TWI813645B (zh) 2023-09-01
JP6662402B2 (ja) 2020-03-11
CN110288955B (zh) 2022-05-03
JP2019164178A (ja) 2019-09-26
US10672359B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
JP4942012B2 (ja) 表示装置の駆動回路、および駆動方法
JP4010333B2 (ja) 集積回路装置及び電子機器
JP5506124B2 (ja) 平板ディスプレイ装置
US10878767B2 (en) Display driver, electro-optical device, and electronic apparatus
US7688301B2 (en) Apparatus and method for driving liquid crystal display device
US8040362B2 (en) Driving device and related output enable signal transformation device in an LCD device
JP2007012869A (ja) 集積回路装置及び電子機器
JP2007322501A (ja) アクティブマトリクス基板、反射型液晶表示装置、及び投影型表示装置
JP2005004120A (ja) 表示装置及び表示制御回路
JP2008145477A (ja) 表示装置、集積回路装置及び電子機器
JP2007124606A (ja) 表示パネルを駆動するための装置およびそのデジタル・アナログ変換器
US20070132620A1 (en) Array substrate and display device
TWI813645B (zh) 顯示驅動器、光電裝置及電子機器
JP2009198882A (ja) デコード回路およびデコード方法、ならびに、出力回路、電気光学装置および電子機器
US20070229436A1 (en) Liquid crystal display device and method for driving the same
US20070139403A1 (en) Visual Display Driver and Method of Operating Same
JP2009015009A (ja) 液晶表示装置
JP2012159633A (ja) アクティブマトリクス基板、電気光学装置及び電子機器
JP2008065295A (ja) 集積回路装置及び電子機器
TWI771716B (zh) 源極驅動電路、平面顯示器及資訊處理裝置
JP7501060B2 (ja) 回路装置、電気光学装置及び電子機器
US8294697B2 (en) Register circuit and display driving circuit having the same
JP5119901B2 (ja) ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP2021117244A (ja) 回路装置、電気光学装置及び電子機器
JP5176688B2 (ja) データドライバ、集積回路装置及び電子機器