TW201918140A - 多層印刷電路板 - Google Patents

多層印刷電路板 Download PDF

Info

Publication number
TW201918140A
TW201918140A TW107114061A TW107114061A TW201918140A TW 201918140 A TW201918140 A TW 201918140A TW 107114061 A TW107114061 A TW 107114061A TW 107114061 A TW107114061 A TW 107114061A TW 201918140 A TW201918140 A TW 201918140A
Authority
TW
Taiwan
Prior art keywords
layer
conductive pattern
metal
laminate
pattern layer
Prior art date
Application number
TW107114061A
Other languages
English (en)
Other versions
TWI788346B (zh
Inventor
朴庸鎭
姜明杉
Original Assignee
南韓商三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電機股份有限公司 filed Critical 南韓商三星電機股份有限公司
Publication of TW201918140A publication Critical patent/TW201918140A/zh
Application granted granted Critical
Publication of TWI788346B publication Critical patent/TWI788346B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本發明揭露一種多層印刷電路板。根據本發明一個態樣的多層印刷電路板包括：下部基板，包括第一導電圖案層；中介基板，包括第二導電圖案層且設置於下部基板上；接合絕緣層，夾置於下部基板與中介基板之間以接合下部基板與中介基板；以及金屬接合部，貫穿接合絕緣層以將第一導電圖案層與第二導電圖案層內連。金屬接合部包括晶種金屬層、金屬柱及低熔點金屬層，晶種金屬層形成於第二導電圖案層上，低熔點金屬層具有較金屬柱的熔點低的熔點。

Description

多層印刷電路板
本發明是有關於一種多層印刷電路板。
隨著各種電子裝置變得日益多功能化且越來越小，該些電子裝置中的每一者的尺寸變得越來越小，但輸入/輸出（input/output，I/O）的數目正在增加。因此，電子裝置的輸入/輸出的線寬度及電子裝置的各輸入/輸出之間的距離（即，節距）已逐漸變得越來越小。
因此，安裝有電子裝置的封裝板亦需要減小各導電圖案之間的距離以及各導電圖案之間的節距及線寬度。此外，需要使訊號通路最小化以減少雜訊且加快訊號轉移。
為了滿足封裝板的該些需要，已開發出一種新技術來在用於封裝的傳統印刷電路板與主動裝置之間設置矽系中介層。在替代技術中，在用於封裝的印刷電路板上達成足以對應中介層的精密導電圖案層。
相關技術闡述於韓國專利公開案第10-2011-0066044號（2011年6月16日）中。
本發明的實施例可提供一種具有提高的製造良率的多層印刷電路板。
本發明的另一實施例可提供一種具有提高的平坦度的多層印刷電路板。
提供以下詳細說明是為了幫助讀者獲得對本文所述的方法、設備及/或系統的全面理解。然而，本文所述的方法、設備及/或系統的各種變化、修改及等效形式將對此項技術中具有通常知識者顯而易見。本文所述的操作的順序僅為實例，且並非受限於本文所述的順序，而是除了必需按某一次序發生的操作以外，可如將對此項技術中具有通常知識者顯而易見般進行改變。此外，為增加清晰性及簡明性，對此項技術中具有通常知識者眾所習知的功能及構造的說明可被省略。
本文所述的特徵可被實施為諸多不同的形式，而不應被視為僅限於本文所述的實例。更確切而言，提供本文所述的實例是為了使本揭露透徹及完整，且將向此項技術中具有通常知識者傳達本揭露的全部範圍。
除非另外定義，否則本文所使用的包括技術用語及科學用語的所有用語具有與本揭露所屬技術中具有通常知識者對所述用語所通常理解的含義相同的含義。在常用字典中定義的任何用語應被理解為在相關技術的上下文中具有相同的含義，且除非另外明確地定義，否則不應將其解釋為具有理想或過於正式的含義。
無論圖編號如何，相同或對應的元件將給出相同的參考編號，且將不再重複對相同或對應的元件進行任何冗餘說明。本揭露的說明通篇中，當闡述某一相關傳統技術被確定為避開本揭露的要點時，將省略有關的詳細說明。在闡述各種元件時可使用例如「第一」及「第二」等用語，但以上元件不應侷限於以上用語。以上用語僅用於區分各個元件。在附圖中，一些元件可被誇大、省略或簡要說明，且元件的尺寸未必反映該些元件的實際尺寸。
以下，將參照附圖詳細闡述本揭露的某些實施例。多層印刷電路板 （一個實施例）
圖1示出根據本發明實施例的多層印刷電路板。
參照圖1，根據本發明實施例的多層印刷電路板1000包括下部基板100、中介基板200、接合絕緣層300及金屬接合部400。
以下，為便於闡述，將下部基板稱為第一積層板100，且將中介基板稱為第二積層板200。
第一積層板100及第二積層板200可分別包括：至少二或更多個導電圖案層11、21；絕緣層110、210，夾置於相鄰的導電圖案層之間；以及通孔V1、V2，形成於絕緣層中以對相鄰的導電圖案層進行電性內連。
亦即，第一積層板100形成有多個第一通孔V1，所述多個第一通孔V1用於對多個第一絕緣層110、多個第一導電圖案層11及相鄰的第一導電圖案層進行內連。此外，第二積層板200形成有多個第二通孔V2，所述多個第二通孔V2用於對多個第二絕緣層210、多個第二導電圖案層21及相鄰的第二導電圖案層進行內連。
第一絕緣層110及第二絕緣層210分別夾置於彼此相鄰的導電圖案層之間，以使相鄰的導電圖案層彼此電性絕緣。亦即，第一絕緣層110夾置於彼此相鄰的第一導電圖案層11之間，以使相鄰的第一導電圖案層11彼此電性絕緣。相似地，第二絕緣層210夾置於彼此相鄰的第二導電圖案層21之間，以使相鄰的第二導電圖案層21彼此電性絕緣。
第一絕緣層110及第二絕緣層210可分別包含例如環氧樹脂等電性絕緣樹脂。第二絕緣層210可為含有感光性絕緣樹脂的感光性絕緣層。
第一絕緣層110及第二絕緣層210可分別包含電性絕緣樹脂中所含有的加強材。加強材可為玻璃布、玻璃纖維、無機填料及有機填料中的任一種。加強材可增強第一絕緣層110及第二絕緣層210的剛性且降低第一絕緣層110及第二絕緣層210的熱膨脹係數。
第二絕緣層210可薄於第一絕緣層110。亦即，由於第二絕緣層210構成作為第二積層板200的中介基板，因此第二絕緣層210可薄於與傳統印刷電路板對應的第一積層板100的第一絕緣層110。
所使用的無機填料可為選自由以下組成的群組中的至少一者：二氧化矽（SiO2 ）、氧化鋁（Al2 O3 ）、碳化矽（SiC）、硫酸鋇（BaSO4 ）、滑石、黏土、雲母粉、氫氧化鋁（AlOH3 ）、氫氧化鎂（Mg(OH)2 ）、碳酸鈣（CaCO3 ）、碳酸鎂（MgCO3 ）、氧化鎂（MgO）、氮化硼（BN）、硼酸鋁（AlBO3 ）、鈦酸鋇（BaTiO3 ）及鋯酸鈣（CaZrO3 ）。
第一導電圖案層11及第二導電圖案層21可分別包括通孔接墊、訊號圖案、電源圖案、接地圖案及外部連接端子中的至少一者。
所述多個第一導電圖案層11可採用相同的圖案來形成或可採用不同的圖案來形成。相似地，所述多個第二導電圖案層21可採用相同的圖案來形成或可採用不同的圖案來形成。
形成於中介基板上的第二積層板200（即，第二導電圖案層21）所具有的各圖案之間的節距、各圖案之間的距離及圖案的寬度相對小於第一導電圖案層11的各圖案之間的節距、各圖案之間的距離及圖案的寬度。換言之，第二導電圖案層21被形成為較第一導電圖案層11精密。
設置於所述多個第二導電圖案層21的最外層上的第二導電圖案層21嵌置於第二積層板200中以經由第二積層板200的一個表面而被暴露出。具體而言，參照圖1，形成於第二積層板200的最下部處的第二導電圖案層21嵌置於第二積層板200中，且第二導電圖案層21的下表面經由第二積層板200的下表面被暴露出。
設置於所述多個第二導電圖案層21的最外層上的第二導電圖案層21的一個表面中形成有溝槽R，以使得第二導電圖案層21的一個區突出超過第二導電圖案層21的另一區。具體而言，參照圖1，設置於第二積層板200的最外層上的第二導電圖案層的下表面中形成有溝槽R。因此，第二導電圖案層21的下表面的一個區突出超過第二導電圖案層21的下表面的另一區。
第一導電圖案層11、第二導電圖案層21、第一通孔V1及第二通孔V2可分別由具有優異的電性性質的銅（Cu）、銀（Ag）、鈀（Pd）、鋁（Al）、鎳（Ni）、鈦（Ti）、金（Au）或鉑（Pt）製成。
形成第一積層板100的所述多個第一絕緣層100中的任一者可為利用其中玻璃布浸入於絕緣樹脂中的預浸體形成的核心絕緣層，且所述多個第一絕緣層100中的其餘者可分別為利用例如味之素增層膜（Ajinomoto Build-up Film，ABF）等增層膜形成的增層絕緣層。換言之，第一積層板100可被結構化為其中不同的第一絕緣層增層於第一絕緣層的任一表面上的核心基板。
第二積層板200設置於第一積層板100上。第二積層板200可不包括核心絕緣層。舉例而言，第二積層板200可被結構化為其中連續積層感光性絕緣層的無核心基板。
可在第二積層板200上設置例如積體電路晶片或記憶體晶片等電子裝置（圖中未示出）。第二積層板200可解決第一積層板100的輸入/輸出的節距（及/或數目）與電子裝置的輸入/輸出的節距（及/或數目）之間的失配。在其中多個電子裝置設置於第二積層板200上的情形中，第二積層板200將所述多個電子裝置電性內連。
接合絕緣層300將分離地且個別地形成的第一積層板100與第二積層板200彼此接合。亦即，接合絕緣層300設置於第一積層板100的一個表面與第二積層板200的一個表面之間以將第一基層板100與第二積層板200彼此接合。具體而言，接合絕緣層300將形成第一積層板100的最外層的第一絕緣層110與形成第二積層板200的最外層的第二絕緣層210接合。
接合絕緣層300可利用阻焊膜或感光性絕緣膜來形成。如隨後將闡述，接合絕緣層300藉由在第一積層板100與第二積層板200接合時被完全硬化（C階段）來將第一積層板100與第二積層板200接合。
金屬接合部400貫穿接合絕緣層300以將第一導電圖案層11與第二導電圖案層21內連。金屬接合部400包括：晶種金屬層410，形成於第二導電圖案層21的突出的區中；金屬柱420，形成於晶種金屬層410上；以及低熔點金屬層430，具有較金屬柱420的熔點低的熔點。
當用於製造第二積層板200的製程中的載體（圖4中的C）的超薄金屬箔（圖4中CF2）的一些部分餘留在第二積層板200上時，可形成晶種金屬層410。作為另一選擇，可藉由無電鍍覆來形成晶種金屬層410。晶種金屬層410可含有但不限於銅。
金屬柱420形成於晶種金屬層410上。金屬柱420可由具有優異的電性性質的銅（Cu）、銀（Ag）、鈀（Pd）、鋁（Al）、鎳（Ni）、鈦（Ti）、金（Au）或鉑（Pt）製成。金屬柱420可由（但不限於）與形成第一導電圖案層11及第二導電圖案層21的導電材料相同的材料製成。
低熔點金屬層430形成於金屬柱420與第一導電圖案層11之間。亦即，低熔點金屬層430將金屬柱420與第一導電圖案層11電性連接。
低熔點金屬層430可由焊料材料製成。此處，「焊料」是指可用於進行焊接且可為含有但不限於鉛（Pb）的合金的金屬材料。舉例而言，焊料可為錫（Sn）、銀（Ag）、銅（Cu）、或選自前述元素的金屬的合金。具體而言，用於本發明實施例中的焊料可為錫的含量為90%或大於90%的錫、銀及銅的合金。
低熔點金屬層430的熔點低於金屬柱420的熔點。因此，在比低熔點金屬層430的熔點高且比金屬柱420的熔點低的溫度下執行的第一積層板100與第二積層板200的接合製程期間，低熔點金屬層430的至少一些部分被熔融。由於經熔融的低熔點金屬層430具有流動性，因此低熔點金屬層430可在第一導電圖案層11、金屬柱420、晶種金屬層410及第二導電圖案層21周圍形成。
接合絕緣層300可形成有開口310，開口310暴露出第一導電圖案層11及第二導電圖案層21中的每一者的至少一部分，且熔融的低熔點金屬層430可填充開口310的至少一部分。
由於低熔點金屬層430的至少一些部分在第一積層板100與第二積層板200的接合製程期間被熔融，因此會在低熔點金屬層430與第一導電圖案層11、金屬柱420、晶種金屬層410及第二導電圖案層21中的至少一者之間形成金屬間化合物（inter-metallic compound，IMC）層。金屬間化合物層可由含有錫及銅的合金製成。
根據本實施例的多層印刷電路板1000可更包括形成於第一積層板100與第二積層板200相對的表面上的阻焊（solder resist，SR）層。 （另一實施例）
圖2示出根據本發明另一實施例的多層印刷電路板。
在根據本實施例的多層印刷電路板2000與根據本發明所述一個實施例的多層印刷電路板1000之間，金屬接合部40及接合絕緣層300是不同的，且下文將主要闡述該些不同之處。
本實施例中的第一積層板100、第二積層板200、第一導電圖案層11、第二導電圖案層21、第一絕緣層110及第二絕緣層210與結合本發明的所述一個實施例闡述的相應元件實質上相同。
在本實施例與本發明的所述一個實施例之間，金屬接合部400的耦合關係是不同的。具體而言，在本實施例中，金屬柱420形成於第一導電圖案層11上，且低熔點金屬層430形成於晶種金屬層410與金屬柱420之間。
與根據本發明的所述一個實施例的接合絕緣層300不同，在本實施例中，接合絕緣層300可利用例如味之素增層膜等傳統增層膜來形成。製造多層印刷電路板的方法 （一個實施例）
圖3至圖10示出根據本發明一個實施例的一種製造多層印刷電路板的方法。
具體而言，圖3示出在根據本發明一個實施例的製造多層印刷電路板的方法中在第一積層板上形成的接合絕緣層，且圖4至圖8示出在根據本發明一個實施例的製造多層印刷電路板的方法中製造第二積層板的連續製程。圖9及圖10示出接合第一積層板與第二積層板。 （製造第一積層板）
圖3示出在根據本發明一個實施例的製造多層印刷電路板的方法中在第一積層板上形成的接合絕緣層。
參照圖3，形成第一積層板，且在第一積層板上形成接合絕緣層。
第一積層板100可利用傳統有核心方法或無核心方法來形成。以下，第一積層板100將被闡述成利用有核心方法來形成，但本發明的範圍不應侷限於本文所述內容。
利用有核心方法而形成的第一積層板100可藉由以下製程來形成。
在作為核心絕緣層的第一絕緣層110中加工通孔孔洞。然後，藉由無電鍍覆在包括通孔孔洞的核心絕緣層的表面上形成晶種層。接下來，在核心絕緣層的兩個表面上積層乾膜之後，藉由微影製程來形成鍍覆抗蝕劑。然後，藉由利用電鍍在鍍覆抗蝕劑的開口中沈澱導電材料來形成第一導電圖案層11。接下來，移除鍍覆抗蝕劑，且移除被暴露的晶種層。最後，可藉由將傳統增層製程重複若干次來製造圖3所示的第一積層板100。藉由該些製程，可製造形成有多個第一絕緣層110、多個第一導電圖案層11及多個第一通孔V1的第一積層板100。
上述多個第一導電圖案層11可分別利用減成製程、半加成製程及經修改半加成製程中的任一種來形成。
可藉由在第一積層板100上積層阻焊膜或感光性絕緣膜來形成接合絕緣層300。然後，藉由微影製程形成開口310，開口310用於暴露出第一積層板100的最外層的第一導電圖案層11（例如，圖1中的第一積層板的最上層）的至少一部分。
同時，即使在該些製程完成之後，接合絕緣層300仍未完全硬化（即，C階段）。亦即，在第一積層板100上形成接合絕緣層300之後直至隨後將闡述的接合製程，接合絕緣層300是半硬化的（即，B階段）。 （製造第二積層板）
參照圖4，在載體上交替地形成第二導電圖案層與第二絕緣層。
載體C可為用於實施無核心方法的傳統輔助材料。亦即，載體C可包括支撐板S、形成於支撐板S的任一表面上的載體金屬箔CF1及分別形成於載體金屬箔CF1上的超薄金屬箔CF2。
形成於圖4中最下部分處的第二導電圖案層21可藉由電鍍、使用超薄金屬箔CF2作為電力供應層來形成。亦即，第二導電圖案層21可藉由以下方式形成於第二積層板的最下部分處：在載體C的超薄金屬箔CF2上積層乾膜，藉由微影製程形成鍍覆抗蝕劑，在鍍覆抗蝕劑的開口中沈澱導電材料，及移除乾膜。
在利用在印刷電路板的領域中形成電路的製程的情形中，第二導電圖案層21及第二通孔V2可利用半加成製程或經修改半加成製程來形成。作為另一選擇，第二導電圖案層可利用在半導體的領域中形成導電材料的方法而非在印刷電路板的領域中形成電路的製程來形成。亦即，第二導電圖案層可利用例如化學氣相沈積（Chemical Vapor Deposition，CVD）或物理氣相沈積（Physical Vapor Deposition，PVD）等沈積製程來形成。
第二絕緣層210可藉由在載體C上積層感光性絕緣膜來形成。作為另一選擇，第二絕緣層210可藉由在載體C上積層例如味之素增層膜等增層絕緣膜來形成。在其中第二絕緣層210是使用感光性絕緣膜來形成的情形中，可藉由單個微影製程同時地形成多個通孔孔洞，所述多個通孔孔洞形成於第二絕緣層210中的任一者中以形成第二通孔V2。
儘管圖4中示出第二導電圖案層21與第二絕緣層210交替地形成於載體C的一側上，然而本發明不應僅限於本文中所示內容。亦即，上述製程可在載體C的兩側上執行。
接下來，參照圖5，形成保護層，且接著移除載體。
保護層PL可包括分離層。保護層PL根據本實施例保護及支撐第二積層板200，直至接合製程完成。
在載體金屬箔CF1與超薄金屬箔CF2之間的介面處發生分離，且自第二積層板移除載體C。因此，超薄金屬箔CF2在此步驟完成之後餘留在第二積層板200上。
然後，參照圖6，在第二積層板的上面留有超薄金屬箔的一個表面上形成鍍覆抗蝕劑。
鍍覆抗蝕劑PR1可藉由在第二積層板200的一個表面上積層乾膜且接著執行微影製程來形成。鍍覆抗蝕劑PR1形成有開口以暴露出超薄金屬箔CF2的至少一部分。
接下來，參照圖7，在鍍覆抗蝕劑的開口中形成金屬柱及低熔點金屬層。
金屬柱420可藉由電解鍍銅來形成。低熔點金屬層430可藉由電鍍或膏印刷來形成。金屬柱420可藉由自下而上方法、使用超薄金屬箔CF2作為電力供應層來形成。
然後，參照圖8，移除鍍覆抗蝕劑，且移除超薄金屬箔的其中不形成金屬柱的部分。
超薄金屬箔CF2可藉由閃速蝕刻（flash etching）或半蝕刻（half etching）來移除。此處，在其中超薄金屬箔CF2與第二導電圖案層21是由同一種金屬製成的情形中，第二導電圖案層21的一部分可與超薄金屬箔CF2一起移除。亦即，在第二導電圖案層21的一個表面中形成溝槽R。
藉由移除超薄金屬箔CF2的一部分來形成晶種金屬層410。金屬接合部400是由以下構成：晶種金屬層410，形成於第二導電圖案層21上；金屬柱420，形成於晶種金屬層410上；以及低熔點金屬層430，形成於金屬柱420上。 （接合第一積層板與第二積層板）
參照圖9，將第一積層板與第二積層板對準。
第一積層板100與第二積層板200被排列成第一積層板100及第二積層板200各自的一個表面面對彼此。形成有開口310的接合絕緣層300形成於第一積層板100的一個表面上，且金屬接合部400形成於第二積層板200的一個表面上。
第一積層板100與第二積層板200可利用例如對準標記來進行對準。此處，第一積層板100與第二積層板200可被對準成使得金屬接合部400的位置對應於接合絕緣層300的開口310的位置。
參照圖10，藉由對第一積層板及第二積層板進行加熱及按壓來將第一積層板與第二積層板彼此接合。
接合製程是在比低熔點金屬層430的熔點高且比金屬柱420的熔點低的溫度下執行。因此，低熔點金屬層430的至少一些部分被熔融以填充接合絕緣層300的開口310的至少一部分。
儘管圖中未示出，然而可在第一積層板100的下部部分處形成保護層以保護及支撐第一積層板100。
接下來，儘管圖中未示出，然而在移除分別形成於第一積層板100及第二積層板200上的保護層PL之後，分別在第一積層板100的下表面以及第二積層板200的另一表面上形成阻焊層SR（示於圖1中），由此製造圖1所示的根據本發明一個實施例的多層印刷電路板1000。 （另一實施例）
圖11至圖20示出根據本發明另一實施例的一種製造多層印刷電路板的方法。
具體而言，圖11至圖15示出在根據本發明另一實施例的製造多層印刷電路板的方法中在第一積層板上形成接合絕緣層及金屬柱，且圖16至圖18示出在根據本發明另一實施例的製造多層印刷電路板的方法中製造第二積層板的連續製程。圖19及圖20示出將第一積層板與第二積層板接合。 （製造第一積層板）
圖11至圖15示出在根據本發明另一實施例的製造多層印刷電路板的方法中連續地形成第一積層板、接合絕緣層及金屬柱。
參照圖11，形成第一積層板。
第一積層板100可利用傳統有核心方法或無核心方法來形成。以下，第一積層板100將被闡述成利用有核心方法來形成，但本發明的範圍不應侷限於本文所述內容。
利用有核心方法而形成的第一積層板100可藉由以下製程來形成。
在作為核心絕緣層的第一絕緣層110中加工通孔孔洞。然後，藉由無電鍍覆在包括通孔孔洞的核心絕緣層的表面上形成晶種層。接下來，在核心絕緣層的兩個表面上積層乾膜之後，藉由微影製程來形成鍍覆抗蝕劑。然後，藉由利用電鍍在鍍覆抗蝕劑的開口中沈澱導電材料來形成第一導電圖案層11。接下來，移除鍍覆抗蝕劑，且移除被暴露的晶種層。最後，可藉由將傳統增層製程重複若干次來製造圖11所示的第一積層板100。藉由該些製程，可製造形成有多個第一絕緣層110、多個第一導電圖案層11及多個第一通孔V1的第一積層板100。
此處，最外第一導電圖案層因用於形成最外第一絕緣層的樹脂塗佈銅（resin coated copper，RCC）的銅箔而被電性斷開。
上述多個第一導電圖案層11可分別利用減成製程、半加成製程及經修改半加成製程中的任一種來形成。
接下來，參照圖12，在第一積層板的一個表面上形成鍍覆抗蝕劑以用於形成金屬柱。
鍍覆抗蝕劑PR2可藉由在第一積層板100的一個表面上積層乾膜且接著執行微影製程來形成。鍍覆抗蝕劑PR2形成有開口以暴露出第一導電圖案層11的至少一部分。
可在第一積層板100的另一表面上形成保護層。與鍍覆抗蝕劑PR2相同，保護層可利用乾膜來形成。保護層阻止在第一積層板的一個表面上形成金屬柱的電鍍製程期間在第一積層板的另一表面上執行不需要的鍍覆。
接下來，參照圖13，在第一積層板的一個表面上形成金屬柱，且在移除鍍覆抗蝕劑之後，移除被暴露的銅箔。
金屬柱420可藉由自下而上方法在經由鍍覆抗蝕劑PR2的開口而暴露的第一導電圖案層11上形成。
在移除鍍覆抗蝕劑PR2之後，可藉由閃速蝕刻或半蝕刻來移除被暴露的銅箔。藉由此步驟，最外第一導電圖案層11不再被電性斷開。
然後，參照圖14，在第一積層板的另一表面上形成阻焊層。
阻焊層SR可藉由在第一積層板的另一表面上積層阻焊膜來形成。阻焊層SR可形成有開口，以暴露出圖14所示的最下第一導電圖案層11的一部分。所述開口可藉由微影製程來形成。
在此步驟中，阻焊層SR被完全硬化（即，C階段）。完全硬化（C階段）的阻焊層SR在接下來的接合製程中保護並支撐第一積層板。
接下來，參照圖15，在第一積層板的一個表面上形成接合絕緣層。
接合絕緣層300可藉由在第一積層板的一個表面上積層例如味之素增層膜等增層膜來形成。
接合絕緣層300暴露出金屬柱420的上表面。因此，可在第一積層板100的一個表面上積層較金屬柱420厚的絕緣膜，且接著可對絕緣膜進行研磨以暴露出金屬柱420的上表面。然後，藉由蝕刻掉被暴露的金屬柱420的一些部分，形成接納溝槽。可經由接納溝槽***隨後將闡述的形成於第二積層板上的低熔點金屬層（參見圖19）。 （製造第二積層板）
參照圖16至圖18，在載體上形成第二積層板，且在第二積層板的一個表面上形成晶種金屬層及低熔點金屬層。
圖16及圖17所示的步驟與根據本發明一個實施例的製造多層印刷電路板的方法的圖4及圖5所示的步驟相同。因此，與圖4及圖5相關聯的說明可同樣適用於圖16及圖17。
接下來參照圖18，在第二積層板的上面留有超薄金屬箔的一個表面上形成鍍覆抗蝕劑，且在鍍覆抗蝕劑的開口中形成低熔點金屬層，並且然後移除鍍覆抗蝕劑且移除超薄金屬箔的其中不形成金屬柱的部分。
鍍覆抗蝕劑可藉由在第二積層板200的一個表面上積層乾膜且接著執行微影製程來形成。鍍覆抗蝕劑形成有開口以暴露出超薄金屬箔CF2的至少一部分。
低熔點金屬層430可藉由電鍍或膏印刷形成於鍍覆抗蝕劑的開口中。
在移除鍍覆抗蝕劑之後，可藉由閃速蝕刻或半蝕刻來移除超薄金屬箔CF2。此處，在其中超薄金屬箔CF2與第二導電圖案層21是由同一種金屬製成的情形中，第二導電圖案層21的一部分可與超薄金屬箔CF2一起移除。亦即，在第二導電圖案層21的一個表面上形成溝槽R。
藉由移除超薄金屬箔CF2的一部分來形成晶種金屬層410。 （接合第一積層板與第二積層板）
圖19及圖20示出將根據本實施例的第一積層板與第二積層板接合的步驟。
該些步驟與根據本發明一個實施例的製造多層印刷電路板的方法的步驟相似。亦即，與圖9及圖10相關聯的說明可同樣適用於圖19及圖20或經容易地修改而適合於圖19及圖20。
儘管本揭露包括具體實例，然而對於此項技術中具有通常知識者而言將顯而易見的是，在不背離申請專利範圍及其等效範圍的精神及範圍的條件下，可對該些實例作出各種形式及細節上的變化。本文所述的實例應被視為僅具有說明性意義而非用於限制。每一實例中的特徵或態樣的說明應被視為可適用於其他實例中的相似的特徵或態樣。若所述技術以不同次序來執行及/或若所述系統、架構、裝置或電路中的組件以不同的方式進行組合及/或藉由其他組件或其等效形式來替換或補充，則可達成合適的結果。因此，本揭露的範圍並非由詳細說明來界定，而是由申請專利範圍及其等效範圍來界定，且處於申請專利範圍及其等效範圍的範圍內的所有變型應被視為包括在本揭露中。
11‧‧‧第一導電圖案層
21‧‧‧第二導電圖案層
100‧‧‧第一積層板
110‧‧‧第一絕緣層
200‧‧‧第二積層板
210‧‧‧第二絕緣層
300‧‧‧接合絕緣層
310‧‧‧開口
400‧‧‧金屬接合部
410‧‧‧晶種金屬層
420‧‧‧金屬柱
430‧‧‧低熔點金屬層
1000、2000‧‧‧多層印刷電路板
C‧‧‧載體
CF1‧‧‧載體金屬箔
CF2‧‧‧超薄金屬箔
PL‧‧‧保護層
PR1、PR2‧‧‧鍍覆抗蝕劑
R‧‧‧溝槽
S‧‧‧支撐板
SR‧‧‧阻焊層
V1‧‧‧第一通孔
V2‧‧‧第二通孔
圖1示出根據本發明實施例的多層印刷電路板。 圖2示出根據本發明另一實施例的多層印刷電路板。 圖3至圖10示出根據本發明實施例的一種製造多層印刷電路板的方法。 圖11至圖20示出根據本發明另一實施例的一種製造多層印刷電路板的方法。

Claims (12)

  1. 一種多層印刷電路板，包括： 下部基板，包括第一導電圖案層； 中介基板，包括第二導電圖案層且設置於所述下部基板上； 接合絕緣層，夾置於所述下部基板與所述中介基板之間以接合所述下部基板與所述中介基板；以及 金屬接合部，貫穿所述接合絕緣層以將所述第一導電圖案層與所述第二導電圖案層內連， 其中所述金屬接合部包括晶種金屬層、金屬柱及低熔點金屬層，所述晶種金屬層形成於所述第二導電圖案層上，所述低熔點金屬層具有較所述金屬柱的熔點低的熔點。
  2. 如申請專利範圍第1項所述的多層印刷電路板，其中所述金屬柱形成於所述晶種金屬層上，且 其中所述低熔點金屬層形成於所述金屬柱與所述第一導電圖案層之間。
  3. 如申請專利範圍第2項所述的多層印刷電路板，更包括開口，所述開口形成於所述接合絕緣層中且暴露出所述第一導電圖案層及所述第二導電圖案層中的每一者的至少一部分， 其中所述低熔點金屬層填充所述開口的至少一部分。
  4. 如申請專利範圍第2項所述的多層印刷電路板，其中所述接合絕緣層包含感光性材料。
  5. 如申請專利範圍第1項所述的多層印刷電路板，其中所述金屬柱形成於所述第一導電圖案層上，且 其中所述低熔點金屬層形成於所述晶種金屬層與所述金屬柱之間。
  6. 如申請專利範圍第1項所述的多層印刷電路板，其中在所述第二導電圖案層的面對所述第一導電圖案層的一個表面中形成有溝槽，以使得所述第二導電圖案層的一個區突出超過所述第二導電圖案層的另一區，且 其中所述晶種金屬層形成於所述第二導電圖案層的所述一個區中。
  7. 如申請專利範圍第1項所述的多層印刷電路板，其中所述下部基板更包括其中形成有所述第一導電圖案層的第一絕緣層， 其中所述中介基板更包括其中形成有所述第二導電圖案層的第二絕緣層，且 其中所述第二導電圖案層嵌置於所述第二絕緣層中，使得所述第二導電圖案層的一個表面經由所述第二絕緣層的一個表面而暴露。
  8. 如申請專利範圍第7項所述的多層印刷電路板，其中在所述第二導電圖案層的所述一個表面中形成有溝槽。
  9. 一種多層印刷電路板，包括： 第一積層板，包括第一導電圖案層； 第二積層板，包括第二導電圖案層且設置於所述第一積層板上； 接合絕緣層，夾置於所述第一積層板的一個表面與所述第二積層板的一個表面之間以接合所述第一積層板與所述第二積層板；以及 金屬接合部，貫穿所述接合絕緣層以將所述第一導電圖案層與所述第二導電圖案層彼此電性連接， 其中所述第二導電圖案層的一個區突出超過所述第二導電圖案層的另一區，且 其中所述金屬接合部包括晶種金屬層、金屬柱及低熔點金屬層，所述晶種金屬層形成於所述第二導電圖案層的所述一個區中，所述低熔點金屬層具有較所述金屬柱的熔點低的熔點。
  10. 如申請專利範圍第9項所述的多層印刷電路板，其中所述第二導電圖案層嵌置於所述第二積層板中，使得所述第二導電圖案層的一個表面經由所述第二積層板的與所述接合絕緣層接觸的一個表面而暴露。
  11. 如申請專利範圍第9項所述的多層印刷電路板，其中所述金屬柱形成於所述晶種金屬層上，且 其中所述低熔點金屬層形成於所述金屬柱與所述第一導電圖案層之間。
  12. 如申請專利範圍第9項所述的多層印刷電路板，其中所述金屬柱形成於所述第一導電圖案層上，且 其中所述低熔點金屬層形成於所述晶種金屬層與所述金屬柱之間。
TW107114061A 2017-10-20 2018-04-25 多層印刷電路板 TWI788346B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0136836 2017-10-20
KR1020170136836A KR102449368B1 (ko) 2017-10-20 2017-10-20 다층 인쇄회로기판
??10-2017-0136836 2017-10-20

Publications (2)

Publication Number Publication Date
TW201918140A true TW201918140A (zh) 2019-05-01
TWI788346B TWI788346B (zh) 2023-01-01

Family

ID=66285797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114061A TWI788346B (zh) 2017-10-20 2018-04-25 多層印刷電路板

Country Status (3)

Country Link
JP (1) JP7472412B2 (zh)
KR (1) KR102449368B1 (zh)
TW (1) TWI788346B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708541B (zh) * 2019-06-06 2020-10-21 欣興電子股份有限公司 線路載板及其製作方法
US10999939B2 (en) 2018-06-08 2021-05-04 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
TWI731645B (zh) * 2019-06-25 2021-06-21 台灣積體電路製造股份有限公司 封裝件及其製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3299679B2 (ja) * 1996-12-27 2002-07-08 新光電気工業株式会社 多層配線基板及びその製造方法
JP2002190549A (ja) * 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP4324573B2 (ja) * 2005-03-03 2009-09-02 カシオマイクロニクス株式会社 半導体装置及び実装構造体
JP4994099B2 (ja) * 2007-04-26 2012-08-08 京セラ株式会社 実装構造体の製造方法
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
JP2012079767A (ja) * 2010-09-30 2012-04-19 Fujikura Ltd プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP6358431B2 (ja) * 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
KR101947052B1 (ko) * 2015-06-29 2019-02-12 삼성전기주식회사 다층기판 및 다층기판 제조방법
WO2017051809A1 (ja) * 2015-09-25 2017-03-30 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法
JP2017174997A (ja) * 2016-03-24 2017-09-28 株式会社村田製作所 多層基板、および、多層基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10999939B2 (en) 2018-06-08 2021-05-04 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
TWI708541B (zh) * 2019-06-06 2020-10-21 欣興電子股份有限公司 線路載板及其製作方法
CN112055482A (zh) * 2019-06-06 2020-12-08 欣兴电子股份有限公司 线路载板及其制作方法
TWI731645B (zh) * 2019-06-25 2021-06-21 台灣積體電路製造股份有限公司 封裝件及其製造方法

Also Published As

Publication number Publication date
JP2019080031A (ja) 2019-05-23
TWI788346B (zh) 2023-01-01
KR102449368B1 (ko) 2022-09-30
KR20190044418A (ko) 2019-04-30
JP7472412B2 (ja) 2024-04-23

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
JP4073945B1 (ja) 多層配線基板の製造方法
TW201917855A (zh) 多層印刷電路板
JP6394136B2 (ja) パッケージ基板およびその製造方法
JPH11354684A (ja) 低熱膨張配線基板および多層配線基板
TWI788346B (zh) 多層印刷電路板
JP2014003266A (ja) 一体的金属コアを備えた多層電子支持構造体
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2019029635A (ja) リジッドフレキシブルプリント回路基板及びその製造方法｛ｒｉｇｉｄ ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ ａｎｄ ｔｈｅ ｍａｎｕｆａｃｔｕｒｉｎｇ ｍｅｔｈｏｄ ｔｈｅｒｅｏｆ｝
JP2014131034A (ja) パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板
TWI657721B (zh) 線路板、封裝結構及其製造方法
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
KR102393219B1 (ko) 다층 인쇄회로기판
JP7131740B2 (ja) プリント回路基板及びパッケージ
TWI651990B (zh) 印刷電路板
JP7163549B2 (ja) プリント回路基板及びプリント回路基板の製造方法
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
JP7087236B2 (ja) プリント回路基板
US20230282565A1 (en) Packaging structure and manufacturing method thereof
KR102545037B1 (ko) 다층 인쇄회로기판
TW202006899A (zh) 印刷電路板
JP4655917B2 (ja) 半導体パッケージ用多層基板及びその製造方法
JP2005236129A (ja) 半導体装置用テープキャリアおよびその製造方法