JP7131740B2 - プリント回路基板及びパッケージ - Google Patents

Description

本発明は、プリント回路基板（Ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）及びパッケージに関する。

通常プリント回路基板は、コア基板上に複数のビルドアップ層を順次積層して生産される。このように、ビルドアップ層を順次積層してプリント回路基板を生産することを順次積層工法とも称する。

順次積層工法によりプリント回路基板を製造する場合、プリント回路基板の層数が増えると積層工程数も増加する。このような積層工程は、既に積層されている部分にも熱を加えるので、不要でかつ予測不可能な変形を起こしたりする。このような変形が多いほど層間の位置合わせは困難となる。

このため、それぞれのビルドアップ層を単位基板に分離生産した後に、複数の単位基板を一括的に同時に積層してプリント回路基板を生産する一括積層工法が開発されている。

韓国公開特許第１０－２０１１－００６６０４４号公報

本発明の実施例によれば、表面処理層を形成する際に導体パターンの損失を低減できるプリント回路基板及びパッケージが提供される。

本発明の一実施例に係るプリント回路基板を示す図である。 本発明の一実施例に係るパッケージを示す図である。 本発明の一実施例に係るプリント回路基板の製造方法の一工程を示す図である。 図３の次の工程を示す図である。 図４の次の工程を示す図である。 図５の次の工程を示す図である。 図６の次の工程を示す図である。 図７の次の工程を示す図である。 図８の次の工程を示す図である。 図９の次の工程を示す図である。 図１０の次の工程を示す図である。 図１１の次の工程を示す図である。 図１２の次の工程を示す図である。 図１３の次の工程を示す図である。

本出願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。

本出願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたもの等の存在または付加可能性を予め排除するものではないことを理解しなくてはならない。

また、明細書の全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。

また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであり、本発明が必ずしもそれらに限定されることはない。

以下、本発明に係るプリント回路基板及びパッケージの実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに関する重複説明を省略する。

（プリント回路基板及びパッケージ）
（プリント回路基板及）
図１は、本発明の一実施例に係るプリント回路基板を示す図である。

図１を参照すると、本発明の一実施例に係るプリント回路基板１０００は、絶縁部２０と、外層導体パターン層１１０、６１０と、第１表面処理層４０と、シード層３０と、第２表面処理層５０と、リセス部Ｒと、を含み、内部導体パターン層２１０、３１０、４１０、５１０及びビア６０をさらに含むことができる。

絶縁部２０は、複数の絶縁層１２０、２２０、３２０、４２０、５２０、６２０が互いに積層されて形成される。
絶縁部２０は、第１導体パターン層から第６導体パターン層１２０、２１０、３１０、４１０、５１０、６１０を互いに電気的に絶縁する。

以下では、複数の絶縁層１２０、２２０、３２０、４２０、５２０、６２０を説明するに当たって、相互間の区別が必要な場合は、図１を基準にして上部から下部方向に沿ってそれぞれ第１絶縁層１２０、第２絶縁層２２０、第３絶縁層３２０、第４絶縁層４２０、第５絶縁層５２０及び第６絶縁層６２０と称する。ただし、相互間の区別が不要な場合は、絶縁層１２０、２２０、３２０、４２０、５２０、６２０と通称する。

また、複数の導体パターン層１１０、２１０、３１０、４１０、５１０、６１０を説明するに当たって、相互間の区別が必要な場合は、図１を基準にして上部から下部方向に沿ってそれぞれ第１導体パターン層１１０、第２導体パターン層２１０、第３導体パターン層３１０、第４導体パターン層４１０、第５導体パターン層５１０及び第６導体パターン層６１０と称する。ただし、相互間の区別が不要な場合は、第１導体パターン層から第６導体パターン層１１０、２１０、３１０、４１０、５１０、６１０と、または導体パターン層１１０、２１０、３１０、４１０、５１０、６１０と通称する。

一方、図１には、絶縁層１２０、２２０、３２０、４２０、５２０、６２０及び導体パターン層１１０、２１０、３１０、４１０、５１０、６１０のそれぞれが６層に形成されているが、これに限定されることはない。例として、絶縁層及び導体パターン層のそれぞれは、４層に形成されることも可能である。

そして、複数の導体パターン層１１０、２１０、３１０、４１０、５１０、６１０は、必要によって、本実施例に係るプリント回路基板１０００の最外層の導体パターン層に該当する外層導体パターン層１１０、６１０と、外層導体パターン層１１０、６１０の間に形成される内層導体パターン層２１０、３１０、４１０、５１０とに区別される。

図１の場合、第１導体パターン層１１０及び第６導体パターン層６１０が外層導体パターン層となり、第２導体パターン層から第５導体パターン層２１０、３１０、４１０、５１０が内部導体パターン層となる。ただし、以下では、説明の便宜のために、別途の図面符号が併記されていない限り、外層導体パターンは第１導体パターン層１１０を意味することにする。

絶縁層１２０、２２０、３２０、４２０、５２０、６２０のそれぞれは、導体パターン層１２０、２１０、３１０、４１０、５１０、６１０のうちのいずれか一つと共に、後述する単位基板１００、２００、３００、４００、５００、６００に含まれる。すなわち、第１絶縁層１２は、第１導体パターン層１１０と共に、後述する第１単位基板１００に含まれる。第１単位基板から第６単位基板１００、２００、３００、４００、５００、６００は、順次積層工法とは異なって、互いに分離して別個に形成した後に、一括的に同時に積層される。

絶縁層１２０、２２０、３２０、４２０、５２０、６２０のそれぞれは、光硬化性樹脂を含んでおり、光に反応する物質で構成された感光性絶縁層であることができる。

以下では、説明の便宜上、絶縁層１２０、２２０、３２０、４２０、５２０、６２０のうち第１絶縁層１２０に対してのみ説明する。また、第１絶縁層１２０を感光性絶縁層と称する。ただし、この説明が第１絶縁層から第６絶縁層１２０、２２０、３２０、４２０、５２０、６２０のうちの少なくとも一つが通常のプリプレグ（ｐｒｅｐｒｅｇ）または ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）等の非感光性絶縁物質で形成されることを排除することではない。

感光性絶縁層１２０は、光により硬化度を調整することができる。ただし、感光性絶縁層１２０は、熱硬化性でもあるので、熱により硬化度を調整することもできる。

感光性絶縁層１２０は、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ） 工程が可能であるので、プリプレグ（ｐｒｅｐｒｅｇ）等の非感光性絶縁層にホールを加工する場合に比べ、微細なホールを実現するに有利であり、一度のフォトリソグラフィ工程のみで複数のホールを同時に形成することができるので、ホールの形成工程を単純化することができる。

また、感光性絶縁層１２０は、フォトリソグラフィ工程により、ホールの形状をより容易に様々な形状に形成することができる。例えば、ホールの縦断面の形状は、逆台形、正台形、長方形等を有することができる。

感光性絶縁層１２０は、ポジ型（ｐｏｓｉｔｉｖｅ ｔｙｐｅ）またはネガ型（ｎｅｇａｔｉｖｅ ｔｙｐｅ）であることができる。ポジ型の感光性絶縁層１２０の場合、露光された部分の光重合体ポリマー結合が切れる。以後、現像工程を行うと、光を受けて光重合体ポリマー結合の切れた部分が除去される。ネガ型の感光性絶縁層１２０の場合、露光された部分が光重合反応を起こし、単一構造から鎖構造の３次元綱状構造となり、現像工程を行うと、光を受けていない部分が除去される。

感光性絶縁層１２０は、光硬化性樹脂に無機フィラーが含有されたものであってもよい。無機フィラーは、感光性絶縁層１２０の剛性を向上させ、熱膨脹係数を低減させる。

無機フィラーとしては、シリカ（ＳｉＯ_２）、アルミナ（Ａｌ_２Ｏ_３）、炭化ケイ素（ＳｉＣ）、硫酸バリウム（ＢａＳＯ_４）、タルク、クレー、雲母粉、水酸化アルミニウム（ＡｌＯＨ_３）、水酸化マグネシウム（Ｍｇ（ＯＨ）_２）、炭酸カルシウム（ＣａＣＯ_３）、炭酸マグネシウム（ＭｇＣＯ_３）、酸化マグネシウム（ＭｇＯ）、窒化ホウ素（ＢＮ）、ホウ酸アルミニウム（ＡｌＢＯ_３）、チタン酸バリウム（ＢａＴｉＯ_３）及びジルコン酸カルシウム（ＣａＺｒＯ_３）から構成された群より選択された少なくとも１種以上を用いることができる。

外層導体パターン層１１０、６１０は、最外層の絶縁層１２０、６２０にそれぞれ形成される。すなわち、第１導体パターン層１１０は、第１絶縁層１２０に形成され、第６導体パターン層６１は、第６絶縁層６２０に形成される。

外層導体パターン層１１０、６１０は、通常のプリント回路基板の導体パターンである信号パターン、パワーパターン、グラウンドパターン及び外部接続端子のうちの少なくともいずれか一つを含むことができる。

外層導体パターン層１１０は、絶縁部２０の一面にそれぞれ埋め込まれた第１導体パターン１１１及び第２導体パターン１１２を含む。第１導体パターン１１１及び第２導体パターン１１２は、通常の回路パターンとは異なって、本実施例に係るプリント回路基板１０００の外部接続端子に該当する。具体的には、第１導体パターン１１１が半導体ダイ（ｄｉｅ、図２の７００）等の能動素子に接続され、第２導体パターン１１２がＭＬＣＣ等の受動素子またはメインボード等の他の基板に接続されることができる。

第１導体パターン１１１は、図１に示すように、ダイ（ｄｉｅ、図２の７００）が載置される載置パッド１１１－１、及びワイヤ（図２のＷ）を介してダイ（ｄｉｅ、図２の７００）の外部接続端子に電気的に接続されるボンディングパッド１１１－２を含む。また、第１導体パターン１１１は、フリップチップボンディングのためのフリップチップボンディングパッド（図示せず）をさらに含むことができる。

第２導体パターン１１２には、ＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ）によりＭＬＣＣ等の受動素子が電気的に接続されることができる。例として、第２導体パターンは、ＭＬＣＣの外部電極と結合することで、ＭＬＣＣと電気的に接続されることができる。

第１表面処理層４は、第１導体パターン１１１上に形成されて、絶縁部２０の一面から突出する。すなわち、第１表面処理層４０は、図１に基づいて第１絶縁層１２０の上面から突出するように第１導体パターン１１１上に形成される。

第１表面処理層４０は、第１導体パターン１１１とダイ（ｄｉｅ、図２の７００）との間の信号伝逹及び熱伝逹を容易にするために第１導体パターン１１１上に形成される。 具体的には、載置パッド１１１－１上に形成された第１表面処理層４０は、ダイ（ｄｉｅ、図２の７００）と載置パッド１１１－１との間の熱伝逹を容易にし、ボンディングパッド１１１－２上に形成された第１表面処理層４０は、ダイ（ｄｉｅ、図２の７００）とボンディングパッド１１１－２との間の信号伝逹を容易にする。第１表面処理層４０は、電気伝導度及び熱伝導度に優れた物質を含むことができる。例として、第１表面処理層は、金（Ａｕ）を含むことができる。

シード層３０は、第１導体パターン１１１と第１表面処理層４０との間に形成され、絶縁部２０の一面から突出する。シード層（３０）は、後述するキャリア（図３のＣ）の銅箔（図３のＣＦ）から形成可能である。

第１表面処理層４０は、第１導体パターン１１１及び／またはシード層３０を形成する物質の標準還元電位よりも高い標準還元電位を有する物質を含む。例として、第１導体パターン１１１及びシード層３０が銅（Ｃｕ）で形成される場合、第１表面処理層４０は、銅の標準還元電位よりも高い標準還元電位を有する金（Ａｕ）を含むことができる。

第２表面処理層５０は、第２導体パターン１１２上に形成され、有機物を含む。すなわち、第２表面処理層５０は、通常のＯＳＰ層であることができる。

第２表面処理層５０の少なくとも一部は、絶縁部２０に埋め込まれる。後述するように、第２表面処理層５０を形成する前に第２導体パターン１１２がソフトエッチングされる。

よって、ソフトエッチング後に第２導体パターン１１２は、図１の絶縁部２０の上面から凹む。ソフトエッチング後に、第２表面処理層５０が第２導体パターン１１２に形成されるので、その結果、第２表面処理層５０の少なくとも一部が絶縁部２０に埋め込まれる。

リセス部Ｒは、第１導体パターン１１１及び／またはシード層３０の両側部に形成される。リセス部Ｒは、第２表面処理層５０を形成するためにソフトエッチングにより形成される。すなわち、ソフトエッチングのとき、第１導体パターン１１１上には、第１導体パターン１１１の標準還元電位よりも高い標準還元電位を有する物質で形成された第１表面処理層４０が既に形成されているので、ソフトエッチングを行うと、第１導体パターン１１１及び／またはシード層３０の過エッチング（Ｇａｌｖａｎｉｃ ｃｏｒｒｏｓｉｏｎ）によりリセス部Ｒが形成される。

過エッチングの現象は、第１表面処理層４０によりカバーされていない第１導体パターン１１１及び／またはシード層３０の両側部においてより顕著になる。ただし、本発明の一実施例に係るプリント回路基板１０００の場合、第１導体パターン１１１が絶縁部２０の一面に埋め込まれた形態に形成されるので、ソフトエッチングのとき、エッチング液に露出される第１導体パターン１１１の面積を最小化することができる。これにより、第２表面処理層５０を形成するためのソフトエッチングのとき発生する第１導体パターン１１１の過エッチング現象を最小化することができる。

第１導体パターン１１１に形成されたリセス部Ｒは、絶縁部２０の一面から絶縁部２０の内部に行くほど断面積が小さくなる。すなわち、リセス部Ｒの大きさは、絶縁部２０の一面から絶縁部２０の内部に行くほど小さくなる。

内部導体パターン層２１０、３１０、４１０、５１０は、絶縁部２０の内部に形成される。すなわち、内部導体パターン層２１０、３１０、４１０、５１０のそれぞれは、第２絶縁層から第５絶縁層２２０、３２０、４２０、５２０のそれぞれに形成されて、絶縁部２０の内部に位置する。

導体パターン層１１０、２１０、３１０、４１０、５１０、６１０のそれぞれは、電気的特性に優れた銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等で形成することができる。

導体パターン層１１０、２１０、３１０、４１０、５１０、６１０のパターン形状は、すべて同一であってもよく、設計上の必要によって、互いに異なってもよい。

ビア６０は、内部導体パターン層２１０、３１０、４１０、５１０及び外層導体パターン層１１０、６１０を互いに接続する。また、ビア６０は、互いに隣接している内部導体パターン層２１０、３１０、４１０、５１０同士を互いに接続する。また、ビア６０は、図１の載置パッド１１１－１の下部に形成されたもののようにスタックビアと類似の形態に積層されることができる。

ビア６０は、図１の載置パッド１１１－１の下部に形成された放熱ビアと、図１のボンディングパッド１１１－２等の下部に形成された信号ビアとに区別することができる。 放熱ビアは、載置パッド１１１－１に載置されるダイ（ｄｉｅ、図２の７００）から発生した熱を本実施例に係るプリント回路基板１０００側に迅速に除去することができる。 放熱ビアは、迅速な放熱のために、通常の信号ビアよりも断面積を大きく形成することができる。
ビア６０は、高融点金属層６１及び高融点金属層６１の溶融点よりも低い溶融点を有する低融点金属層６２を含む。

高融点金属層６１は、電気的特性に優れ、低融点金属層６２の溶融点よりも高い溶融点を有する銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等で形成することができる。一例として、高融点金属層６１及び導体パターン層１１０、２１０、３１０、４１０、５１０、６１０はすべて銅で形成することができ、この場合、両者は同種の物質で形成されるので相互間の結合力が向上される。また、両者を互いに異なる物質で形成する場合に比べて、工程を単純化することができ、コストを低減することができる。しかし、上述の例は、例示に過ぎず、本発明の範囲がこれに限定されることはない。

低融点金属層６２は、高融点金属層６１の溶融点よりも溶融点が低い。低融点金属層６２は、ソルダー材質で形成することができる。ここで、「ソルダー」とは、半田付けに使用可能な金属材料を意味し、鉛（Ｐｂ）を含む合金であってもよく、鉛を含まなくてもよい。例えば、ソルダーは、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）、またはこれらから選択された金属の合金であってもよい。具体的には、本発明の実施例で使用するソルダーは、ソルダー全体に対する錫（Ｓｎ）の含量が９０％以上である錫、銀及び銅を成分として含む合金であることができる。

低融点金属層６２は、後述する複数の単位基板１００、２００、３００、４００、５００、６００を一括積層する際に少なくとも一部が溶融して複数の単位基板１００、２００、３００、４００、５００、６００の間の圧力のばらつきを緩和することができる。

低融点金属層６２は、一括積層する際の温度及び圧力により少なくとも一部が溶融するので、高融点金属層６１または導体パターン層１１０、２１０、３１０、４１０、５１０、６１０を構成する物質と容易に反応して金属間化合物層（Ｉｎｔｅｒ－Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ、ＩＭＣ）を形成する。金属間化合物層により、導体パターン層１１０、２１０、３１０、４１０、５１０、６１０の間の物理的結合力が向上される。

（パッケージ）
図２は、本発明の一実施例に係るパッケージを示す図である。

図２に示すように、本発明の一実施例に係るパッケージ２０００は、プリント回路基板１０００と、ダイ７００と、受動素子８００と、結合部材９００と、を含む。
プリント回路基板１０００については上述したので詳細な説明を省略する。

ダイ７００は、半導体素子であって、半導体工程により形成された電子素子である。ダイ７００の一面は、外部接続端子が形成された活性面（Ａｃｔｉｖｅ Ｓｕｒｆａｃｅ）であり、ダイ７００の他面は、非活性面（Ｉｎａｃｔｉｖｅ Ｓｕｒｆａｃｅ）であり得る。本実施例においては、ダイ７００の他面が載置パッド１１１－１に載置されることができる。ダイ７００の外部接続端子は、ワイヤＷを介してプリント回路基板１０００のボンディングパッド１１１－２と結合することができる。

受動素子８００は、インダクタ、キャパシタ及び抵抗素子のうちのいずれか一つであり得る。すなわち、本明細書では受動素子としてＭＬＣＣを前提に説明したが、これに限定されることはない。

結合部材９００は、第２導体パターン１１２を受動素子８００及び／またはメインボード等の他の基板に電気的に結合させる部材である。結合部材９００は、ソルダーを用いるＳＭＴ工程により形成することができる。ＳＭＴ工程時の温度により、上述した第２表面処理層（５０）は除去される。

一方、図示していないが、本実施例に係るパッケージ２０００は、載置パッド１１１－１とダイ７００との間に形成され、ダイ７００を固定するボンディング層、またはダイ７００を固定するためにダイ７００をカバーするモールディング材をさらに含むことができる。

（プリント回路基板の製造方法）
図３から図１４は、本発明の一実施例に係るプリント回路基板の製造方法を順次示す図である。

具体的には、図３から図８は、本発明の一実施例に係るプリント回路基板の製造方法に適用される単位基板の製造工程を順次示す図であり、図９及び図１０は、図３から図８により製造された複数の単位基板を一括的に積層することを示す図であり、図１１から図１４は、一括積層後の工程を順次示す図である。

（単位基板の製造方法）
図３から図８は、本発明の一実施例に係るプリント回路基板の製造方法に適用される単位基板の製造工程を順次示す図である。
以下では、図３から図８を参照して、図９に示された第２単位基板２００の製造工程を例として説明する。

先ず、図３を参照すると、支持部ＳＦの両面に銅箔ＣＦの形成されたキャリアＣを準備する。支持部ＳＦは、要求される剛性を有する金属材、無機材または有機材のうちのいずれか1種で形成することができる。銅箔ＣＦは、支持部ＳＦの両面にラミネーション工程を用いて形成することができる。または銅箔ＣＦは、無電解メッキ及び電解メッキ工程を用いて支持部ＳＦの両面に形成することができる。

次に、図４を参照すると、銅箔ＣＦに選択的に第２導体パターン層２１０を形成する。
第２導体パターン層２１０は、銅箔ＣＦを電解メッキの給電層とするＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）法を用いて形成することができる。

第２導体パターン層２１０は、銅箔ＣＦ上に第２導体パターン層２１０とは逆パターンを有するメッキレジストを形成し、電解メッキを行い、電解メッキ完了後にメッキレジストを除去することにより形成することができる。

一方、上述の例では、通常の回路パターンの形成工法中、ＭＳＡＰ法に限定して説明したが、周知のＳｕｂｓｔｒａｃｔｉｖｅ法、Ｆｕｌｌ－Ａｄｄｉｔｉｖｅ法またはＳｅｍｉ－Ａｄｄｉｔｉｖｅ法のうちのいずれか一つを用いて第２導体パターン層２１０を形成することもできる。

次に、図５を参照すると、第２導体パターン層２１０上に第２絶縁層２２０を形成する。
第２絶縁層２２０は、光硬化性樹脂を含むことができる。

第２絶縁層２２０は、絶縁フィルムをキャリアＣにラミネーションして形成することができる。すなわち、第２絶縁層２２０は、真空ラミネータを用いて第２導体パターン層２１０にラミネーションすることができる。または、第２絶縁層２２０は、液状の絶縁物質をキャリアＣに塗布し、その後硬化させることにより形成することができる。

次に、図６を参照すると、第２絶縁層２２０に第２導体パターン層２１０のうちの一部を選択的に露出させるビアホールＶＨを形成する。

ビアホールＶＨは、フォトリソグラフィ工法により形成することができる。すなわち、第２絶縁層２２０が感光性絶縁層である場合、ビアホールＶＨは、第２絶縁層２２０を選択的に露光及び現像することで形成可能である。または、ビアホールＶＨは、レーザドリリングで形成することも可能である。

第２絶縁層２２０は、選択的に露光工程を経ても、一括積層前には半硬化状態（Ｂ－ｓｔａｇｅ）にある。例として、選択的露光工程を経た第２絶縁層２２０は、完全硬化状態（Ｃ－ｓｔａｇｅ）対比１０～２０％の硬化度を有することができる。

一方、必要により第２絶縁層２２０は、別途の工程により、完全硬化状態（Ｃ－ｓｔａｇｅ）対比５０％の硬化度を有するように半硬化することができる。別途の半硬化工程としては、ビアホールＶＨを形成するためのフォトリソグラフィ工程に使用されるＵＶ光を用いて行われることができる。しかし、この場合であっても、第２絶縁層２２０は、一括積層前には完全硬化されない。

次に、図７及び図８を参照すると、ビアホールＶＨに高融点金属層６１と低融点金属層６２を順次形成する。

高融点金属層６１は、電解メッキにより形成される。電解メッキの場合、異方性または等方性メッキをすべて含む。高融点金属層６１は、銅電解メッキにより形成されて、銅（Ｃｕ）を含むことができる。高融点金属層６１を電解メッキで形成するに当たって、第２導体パターン層２１０は給電層として機能することができる。

低融点金属層６２は、ソルダー等の低融点金属を選択的にメッキするか、ソルダーペースト等の低融点金属ペーストを選択的に塗布し、その後に低融点金属ペーストを乾燥することにより形成することができる。

ソルダーまたはソルダーペーストは、錫、銀、銅またはこれらから選択された金属の合金を主成分とすることができる。また、本発明で使用するソルダーペーストにはフラックスが含まれなくてもよい。ソルダーペーストには、相対的に高い温度（ｅｘ．８００℃）で固まる焼結型と、相対的に低い温度（ｅｘ．２００℃）で固まる硬化型がある。本実施例で使用するソルダーペーストは、ソルダーペーストの硬化時に第２絶縁層２２０の完全硬化を防止するために、相対的に低い温度で固まる硬化型を用いることができる。

低融点金属ペーストは、比較的高い粘性を有するものであることができ、高融点金属層６１上に形成された後にその形状を維持することができる。また、低融点金属ペーストは低融点金属粒子を有し、この粒子により低融点金属ペーストが固まって形成された低融点金属層６２の表面は、でこぼこになることがある。

次に、支持部ＳＦと銅箔ＣＦとを分離することにより第２単位基板２００をキャリアＣから分離する。このとき、図示していないが、低融点金属層６２及び第２絶縁層２２０上にはカバーフィルムを形成することができる。

カバーフィルムは、一括積層工程前まで低融点金属層６２及び第２絶縁層２２０を保護する構成であって、一括積層工程直前に第２単位基板２００から分離される。

以上では、第２単位基板２００を基準にして説明したが、第１単位基板１００及び第３単位基板から第６単位基板３００、４００、５００、６００も同じ工程により製造することができる。

また、以上の説明及び図３から図８においては、キャリアＣの一面にのみ単位基板を形成するための工程が適用されることを説明及び図示したが、キャリアの他面にも同一の単位基板を形成するための工程または他の単位基板を形成するための工程が適用されることができる。

（単位基板を一括積層するステップ）
図９及び図１０は、図３から図８により製造された複数の単位基板を一括的に積層することを示す図である。

図９を参照すると、複数の単位基板１００、２００、３００、４００、５００、６００を上下に配置する。このとき、複数の単位基板１００、２００、３００、４００、５００、６００のそれぞれに形成された位置合わせマークを用いて複数の単位基板１００、２００、３００、４００、５００、６００を互いに位置合わせする。第１及び第６単位基板１００、６００を除いた第２単位基板から第５単位基板２００、３００、４００、５００のそれぞれは、銅箔ＣＦが除去された後に位置合わせされる。第１及び第６単位基板１００、６００に残存する銅箔ＣＦは、後述する第１表面処理層４０をメッキ形成するに当たって、給電層となる。

図１０を参照すると、位置合わせされた複数の単位基板１００、２００、３００、４００、５００、６００をＶ－ｐｒｅｓｓ積層機等を用いて高温圧着することで一括的に接合する。

一括積層時の温度は、１８０～２００℃に設定し、プレス圧力を３０～５０ｋｇ／ｃｍ２に設定することが可能であり、この数値に限定されず、一括積層時の温度及び圧力は、第１絶縁層から第６絶縁層１２０、２２０、３２０、４２０、５２０、６２０の成分または低融点金属層６２の成分等に応じて異ならせて設定することが可能である。特に、一括積層時の温度は、低融点金属層６２の溶融点以上であればよい。

低融点金属層６２は、一括積層時の圧力により絶縁層１２０、２２０、３２０、４２０、５２０、６２０側に広がることになり、これにより低融点金属層６２の上部横断面積と低融点金属層６２の下部横断面積とは互いに異なることがある。

半硬化状態にあった第１絶縁層から第６絶縁層１２０、２２０、３２０、４２０、５２０、６２０は、一括積層時の温度及び圧力により完全硬化される。

次に、図１１を参照すると、第１絶縁層１２０及び／または第６絶縁層６２０上に第１表面処理層４０を形成する。上述したように、第１単位基板及び第６単位基板１００、６００には、上述の銅箔ＣＦが残存するので、第１表面処理層４０をメッキ形成するに当たって、銅箔ＣＦを給電層として用いることができる。

第１表面処理層４０は、銅箔ＣＦ上に第１表面処理層４０とは逆転写パターンを有するメッキレジストを形成し、電解メッキを行った後にメッキレジストを除去することで形成することができる。第１表面処理層４０は、ダイ（図２の７００）との迅速な信号伝逹及び熱伝逹のために電気伝導度及び熱伝導度に優れた金（Ａｕ）を含むことができる。また、示されていないが、第１表面処理層４０と銅箔ＣＦとの間には接合層を形成することができる。接合層は、銅箔ＣＦとの接合力が相対的に優れたニッケル（Ｎｉ）を含むことができる。接合層は、銅箔ＣＦを給電層とする電解メッキにより形成することができる。

次に、図１２を参照すると、銅箔ＣＦを選択的に除去してシード層３０を形成する。すなわち、シード層３０は、銅箔ＣＦのうちの第１表面処理層４０が形成されていない領域を除去することで形成される。シード層３０は、銅箔ＣＦを選択的にエッチング（クィックエチング及びハーフエッチング等）することにより除去することができる。このとき、第１表面処理層４０は、エッチングレジストとして機能する。銅箔ＣＦを選択的にエッチングすることにより、第２導体パターン１１２が外部に露出される。

次に、図１３を参照すると、ソフトエッチングを行う。ソフトエッチング工程は、第２導体パターン１１２に第２表面処理層５０を形成する前に行われる工程であって、第２導体パターン１１２の表面に粗度を形成し、第２導体パターン１１２と第２表面処理層５０との結合力を向上させるための工程である。

ソフトエッチングは、第２導体パターン１１２の構成物質と化学反応するエッチング液を用いて行われる。第２導体パターン１１２が銅（Ｃｕ）で形成された場合、ソフトエッチングは、銅エッチング液を用いて行われることができる。第１導体パターン１１１上に第１表面処理層４０が既に形成されており、第１表面処理層４は、第１導体パターン１１１及び／またはシード層３０の標準還元電位よりも高い標準還元電位を有する物質で形成されるので、ソフトエッチングにより第１導体パターン１１１及び／またはシード層３０の両側部にリセス部Ｒが形成される。

次に、図１４を参照すると、第２導体パターン１１２上に第２表面処理層５０を形成する。第２表面処理層５０は有機物を含む通常のＯＳＰ層であり得る。

一方、図示していないが、ソフトエッチングの後に第２表面処理層５０を形成する前に、第２導体パターン１１２の表面に作用基を結合させる前処理工程を行うことができる。

以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。

Ｃ キャリア
ＣＦ 銅箔
Ｒ リセス部
ＳＦ 支持部
Ｗ ワイヤ
ＶＨ ビアホール
２０ 絶縁部
３０ シード層
４０ 第１表面処理層
５０ 第２表面処理層
６０ ビア
６１ 高融点金属層
６２ 低融点金属層
１００、２００、３００、４００、５００、６００ 単位基板
１１０、２１０、３１０、４１０、５１０、６１０ 導体パターン層
１２０、２２０、３２０、４２０、５２０、６２０ 絶縁層
１１１ 第１導体パターン
１１１－１ 載置パッド
１１１－２ ボンディングパッド
１１２ 第２導体パターン
７００ ダイ
８００ 受動素子
９００ 結合部材
１０００ プリント回路基板
２０００ パッケージ

Claims (9)

1. 絶縁部と、
   前記絶縁部の一面にそれぞれ埋め込まれた第１導体パターン及び第２導体パターンを含む外層導体パターン層と、
   前記第１導体パターン上に形成され、前記絶縁部の一面から突出した第１表面処理層と、
   前記第１導体パターンと前記第１表面処理層との間に形成され、前記絶縁部の一面から突出したシード層と、
   前記第２導体パターン上に形成され、有機物を含む第２表面処理層と、
   前記第１導体パターン及び前記シード層の少なくとも一方の両側部に形成されたリセス部と、
   を含み、
   前記第１導体パターンに形成された前記リセス部は、
   前記絶縁部の一面から前記絶縁部の内部に行くほど断面積が小さくなる、プリント回路基板。
2. 前記第１表面処理層は、
   前記第１導体パターン及び前記シード層の少なくとも一方を形成する物質の標準還元電位よりも高い標準還元電位を有する物質を含む請求項１に記載のプリント回路基板。
3. 前記第２表面処理層の少なくとも一部は、前記絶縁部に埋め込まれた請求項１または請求項２に記載のプリント回路基板。
4. 前記絶縁部内部に形成された内部導体パターン層と、
   前記内部導体パターン層と前記外層導体パターン層とを互いに接続させるビアをさらに含む請求項１から請求項３のいずれか１項に記載のプリント回路基板。
5. 前記ビアは、
   高融点金属層と、
   前記高融点金属層の溶融点よりも低い溶融点を有する低融点金属層と、を含む請求項４に記載のプリント回路基板。
6. 前記低融点金属層は、錫（Ｓｎ）を含む請求項５に記載のプリント回路基板。
7. 前記絶縁部は、光硬化性樹脂を含む請求項１から請求項６のいずれか１項に記載のプリント回路基板。
8. 絶縁部、前記絶縁部の一面にそれぞれ形成された第１パッド部及び第２パッド部を含むプリント回路基板と、
   前記第１パッド部に結合するダイと、
   前記第２パッド部に結合する受動素子と、を含み、
   前記第１パッド部は、
   前記絶縁部の一面に埋め込まれた導体パターンと、
   前記導体パターン上に形成されたシード層と、
   前記シード層上に形成され、前記絶縁部の一面から突出し、前記導体パターン及び前記シード層の少なくとも一方の標準還元電位よりも高い標準還元電位を有する表面処理層と、
   前記導体パターンの両側部に形成されたリセス部と、
   を含む、パッケージ。
9. 前記第２パッド部と前記受動素子との間に介在され、前記第２パッド部と前記受動素子とを接続させ、少なくとも一部が前記絶縁部の一面に埋め込まれた結合部材をさらに含む請求項８に記載のパッケージ。

Images