TWI657721B

TWI657721B - 線路板、封裝結構及其製造方法

Info

Publication number: TWI657721B
Application number: TW107111606A
Authority: TW
Inventors: 曾子章; 柯正達; 楊凱銘; 王志倫
Original assignee: 欣興電子股份有限公司
Priority date: 2018-04-02
Filing date: 2018-04-02
Publication date: 2019-04-21
Also published as: US10897823B2; US20190306987A1; TW201943318A

Abstract

一種線路板包括互連基板與多層結構。互連基板包括核心層與配置在核心層上的導電結構。多層結構配置在導電結構上。多層結構包括多個介電層與多個線路結構。多個線路結構配置在多個介電層中。多個線路結構中的最頂層外露於多個介電層，以與導電結構接觸。多個線路結構中的最頂層的圖案與所述導電結構的頂面的圖案互相嵌合。

Description

線路板、封裝結構及其製造方法

本發明是有關於一種線路板、封裝結構及其製造方法。

一般而言，線路板的多層線路結構大多採用增層（build up）方式或是壓合（laminated）方式來製作，因此具有高線路密度與縮小線路間距的特性。舉例來說，多層線路結構的製作方式是將銅箔（copper foil）與膠片（prepreg，pp）組成增層結構，並將增層結構反覆壓合而堆疊於核心層（core）上，來形成多層線路結構，以增加多層線路結構的內部佈線空間，其中增層結構上的導電材料可依據所需的線路佈局形成導電線路，而增層結構的盲孔或通孔中可另外填充導電材料來導通各層。如此，多層線路結構可依據需求調整線路結構的數量，並以上述方法製作而成。

隨著科技的進步，各類電子產品皆朝向高速、高效能、且輕薄短小的趨勢發展。在此趨勢下，多層線路結構的層數也隨之增加，以符合更複雜的電子產品設計。然而，隨著多層線路結構的層數增加，多層線路結構的翹曲（warpage issue）問題將變得更加嚴重。更進一步地說，當所述多層線路結構應用在封裝結構時，也會使得所述封裝結構產生翹曲問題，進而影響封裝結構的良率。

本發明提供一種線路板、封裝結構及其製造方法，其可改善線路板的翹曲問題，進而提升封裝結構的良率。

本發明提供一種線路板包括互連基板與多層結構。互連基板包括核心層與配置在核心層上的導電結構。多層結構配置在導電結構上。多層結構包括多個介電層與多個線路結構。多個線路結構配置在多個介電層中。多個線路結構中的最頂層外露於多個介電層，以與導電結構接觸。多個線路結構中的最頂層的圖案與所述導電結構的頂面的圖案互相嵌合。

本發明提供一種封裝結構，包括所述線路板與埋入式晶片模製（ECM）基板。所述埋入式晶片模製基板配置在所述線路板的所述多層結構上，使得所述多層結構配置在所述互連基板與所述埋入式晶片模製基板之間。

本發明提供一種線路板的製造方法，其步驟如下。提供互連基板。所述互連基板包括核心層與配置在所述核心層上的導電結構。進行接合步驟，以將多層結構與所述互連基板的所述導電結構接合在一起。所述多層結構包括多個介電層與多個線路結構。所述多個線路結構配置在所述多個介電層中。所述多個線路結構中的最頂層外露於所述多個介電層，以與所述導電結構接觸。所述多個線路結構中的所述最頂層的圖案與所述導電結構的頂面的圖案互相嵌合。

本發明提供一種封裝結構的製造方法，其步驟如下。提供埋入式晶片模製基板。在所述埋入式晶片模製基板上形成所述線路板，使得所述線路板的所述多層結構配置在所述線路板的所述互連基板與所述埋入式晶片模製基板之間。

基於上述，本發明藉由在互連基板的兩表面上形成多層結構，以降低多層結構的層數，進而改善翹曲問題並提升良率。另外，所述多層結構中的線路結構的最頂層的圖案與所述互連基板的導電結構的頂面的圖案互相嵌合，藉此將所述互連基板與所述多層結構接合在一起，以提升可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。

圖1A至圖1E是依照本發明第一實施例的一種互連基板的製造流程的剖面示意圖。

請參照圖1A，提供核心層102，其具有相對的第一表面S1與第二表面S2（亦即相對的兩表面）。在本實施例中，核心層102可以是膠片（pp）或是其他合適的介電材料。但本發明不以此為限，在其他實施例中，核心層102亦可以是絕緣基板、玻璃基板或其組合。

請參照圖1B，在核心層102中形成多個貫孔10，以連通核心層102的第一表面S1與第二表面S2。也就是說，貫孔10貫穿核心層102，以從核心層102的第一表面S1延伸至核心層102的第二表面S2。在一實施例中，貫孔10的形成方法可以是機械鑽孔、雷射鑽孔或是其他合適的方法。

請參照圖1C，在核心層102上形成晶種層104。晶種層104覆蓋核心層102的第一表面S1與第二表面S2以及貫孔10的表面。在一實施例中，晶種層104的材料包括金屬材料，其可以是銅或鈦/銅。晶種層104的形成方法包括化學鍍、濺鍍或其組合。

請參照圖1D，在核心層102的第一表面S1與第二表面S2上分別形成光阻圖案106。光阻圖案106覆蓋晶種層104的一部分表面，以暴露出晶種層104的另一部分表面。在一實施例中，光阻圖案106可用以定義後續形成的導電結構110a（如圖1E所示）的位置。

請參照圖1D與圖1E，進行鍍覆製程，以在核心層102的第一表面S1與第二表面S2上分別形成導電結構110a，並在貫孔10中形成多個導通孔108。導電結構110a可與導通孔108電性連接或接觸。如此一來，第一表面S1上的導電結構110a可藉由導通孔108電性連接至第二表面S2上的導電結構110a。在一實施例中，導電結構110a與導通孔108的材料包括金屬材料，其可例如是銅或類似材料。

詳細地說，導電結構110a包括第一部分112與第二部分114。如圖1E所示，第一部分112可具有實質上平坦的頂面；而第二部分114則是具有凹陷的頂面。在本實施例中，導電結構110a的第二部分114可用以與後續製程中的線路結構210（如圖3A所示）接合。但本發明不以此為限，在其他實施例中，第一部分112亦可具有凹陷的頂面；而第二部分114則是具有實質上平坦的頂面。在替代實施例中，第一部分112與第二部分114皆具有凹陷的頂面。

在形成導電結構110a與導通孔108之後，可將光阻圖案106以及被光阻圖案106所覆蓋的晶種層104移除。也就是說，第一部分112與第二部分114可例如是電性絕緣。雖然圖1E中未繪示出剩餘的晶種層104，但導電結構110a與核心層102之間以及導通孔108與核心層102之間仍具有剩餘的晶種層104。如圖1E所示，在移除光阻圖案106之後，本發明第一實施例的互連基板100a便製造完成。

圖1F是依照本發明第二實施例的一種互連基板的剖面示意圖。於此需說明的是，圖1F是接續圖1D後所形成的結構。

請參照圖1D與圖1F，進行鍍覆製程，以在核心層102的第一表面S1與第二表面S2上分別形成導電結構110b，並在貫孔10中形成多個導通孔108。詳細地說，導電結構110b包括第一部分112與第二部分116。如圖1F所示，第一部分112可具有實質上平坦的頂面；而第二部分116則是具有凸出的頂面。在本實施例中，導電結構110b的第二部分116可用以與後續製程中的線路結構210（如圖3A所示）接合。但本發明不以此為限，在其他實施例中，第一部分112亦可具有凸出的頂面；而第二部分116則是具有實質上平坦的頂面。如圖1F所示，在移除光阻圖案106之後，本發明第二實施例的互連基板100b便製造完成。

圖2A至圖2D是依照本發明第一實施例的一種多層結構的製造流程的剖面示意圖。

請參照圖2A，提供載板202。在一實施例中，載板202可以是玻璃基板（glass substrate）、矽基板（Si substrate）、陶瓷基板（ceramic substrate）或其組合。

接著，在載板202上形成離形層204。在一實施例中，離形層204可以是光固化離形膜（photo-curable release film）或熱固化離形膜（thermal curable release film）。所述光固化離形膜的黏度（viscosity）會通過光固化（photo-curing）製程減小；而所述熱固化離形膜的黏度會通過熱固化（thermal-curing）製程減小。在本實施例中，離形層204可以是雷射離形膜（laser debond release film）。

請參照圖2B，在離形層204上形成多個導電層206。在一實施例中，導電層206的材料包括金屬材料，其可例如是銅或類似材料。導電層206的形成方法包括先形成光阻層（未繪示），並在光阻層中形成多個開口以暴露出離形層204。然後，進行鍍覆製程，以在所述多個開口中形成多個導電層206。之後，移除所述光阻層。

請參照圖2B與圖2C，在導電層206上形成線路結構210。具體來說，先在離形層204上形成介電材料（未繪示），所述介電材料覆蓋導電層206，並填滿導電層206之間的空隙。在一實施例中，所述介電材料包括膠片（pp）、ABF（Ajinomoto build-up film）膜、聚醯亞胺（polyimide，PI）、環氧樹脂（epoxy）或其組合。

接著，在所述介電材料中形成多個開口（未繪示），以暴露出導電層206的部分表面。之後，進行鍍覆製程，以形成多個線路結構210。所得的結構包括線路結構210配置在介電層208中，如圖2C所示。具體來說，線路結構210可包括多個導通孔210a與多個線路層210b。導通孔210a配置在所述開口中。線路層210b配置在導通孔210a上。導通孔210a配置在線路層210b與導電層206之間，使得線路層210b與導電層206電性連接。

於此，只形成了單層線路結構210，但本發明不以此為限。具體來說，本實施例還可利用增層法（built up）來增加線路結構210的層數，此層數可依據設計需求來進行調整。如圖2D所示，在增加線路結構210的層數之後，線路結構210中的最頂層212外露於介電層208。在形成線路結構210中的最頂層212之後，本發明第一實施例的多層結構200便製造完成，如圖2D所示。由於載板202與離形層204會在後續製程中移除，因此，此處的多層結構200是指介電層208與位於介電層208中的線路結構210。

此外，在一實施例中，如圖2D所示，線路結構210中的最頂層212可視為凸塊結構，但本發明不以此為限。在其他實施例中，線路結構210中的最頂層212 亦可以是凸塊下金屬（UBM）層。

圖3A是依照本發明第一實施例的一種線路板的剖面示意圖。

請參照圖3A，進行接合步驟，以將圖2D的多層結構200與圖1E的互連基板100a接合在一起，以形成單側的線路板1a。具體來說，線路結構210中的最頂層212的圖案與導電結構110a的第二部分114的頂面的圖案互相嵌合。在一實施例中，如圖3A的放大圖所示，線路結構210中的最頂層212的圖案為凸起圖案；而導電結構110a的第二部分114的頂面的圖案則為凹陷圖案。所述凸起圖案與所述凹陷圖案彼此對應，而可嚙合在一起。但本發明不以此為限，在其他實施例中，線路結構210中的最頂層212的圖案亦可以是凹陷圖案；而導電結構110a的第二部分114的頂面的圖案則可以是凸起圖案，其中所述凹陷圖案與所述凸起圖案彼此對應。

所述接合步驟包括藉由一定的溫度與壓力，使得多層結構200的線路結構210中的最頂層212與互連基板100a的導電結構110a的第二部分114的頂面接合在一起。在一實施例中，所述接合步驟的溫度與壓力可依材料或製程需求來進行調整。在一實施例中，多層結構200的線路結構210的材料與導電結構110a的材料相同。舉例來說，多層結構200的線路結構210的材料與導電結構110a的材料皆為金屬銅。因此，本實施例可透過銅對銅接合而將多層結構200與互連基板100a接合在一起，以形成線路板1a。

另外，雖然圖3A所繪示的線路結構210中的最頂層212僅部分嵌入導電結構110a的第二部分114的頂面，但本發明不以此為限。在其他實施例中，線路結構210中的最頂層212亦可完全嵌入導電結構110a的第二部分114的頂面。也就是說，線路結構210中的線路層210b可直接接觸導電結構110a的第二部分114的頂面，以使線路結構210中的線路層210b與導電結構110a的第二部分114之間不存在任何介電層。

此外，在將多層結構200的線路結構210中的最頂層212與互連基板100a的導電結構110a的第二部分114的頂面接合在一起之後，更包括移除載板202與離形層204，以暴露出導電層206。在一實施例中，所述移除步驟可包括藉由照光、加熱或是藉由雷射解離以降低離形層204的黏性，進而將載板202與多層結構200分離。

圖3B是依照本發明第二實施例的一種線路板的剖面示意圖。

基本上，圖3B的線路板1b的結構與圖3A的線路板1a的結構相似。上述兩者不同之處在於：圖3B的線路板1b為雙側的線路板結構。也就是說，圖2D的多層結構200的數量可以是兩個，其分別配置在圖1E的互連基板100a的相對兩側（或者是，核心層102的第一表面S1與第二表面S2）上。本實施例之線路板1b亦是透過銅對銅接合而將多層結構200與互連基板100a接合在一起。詳細的接合步驟已於上述段落說明過，於此便不再贅述。

另外，雖然圖3A與圖3B所繪示的互連基板皆是圖1E的互連基板100a，但本發明不以此為限。在其他實施例中，圖1F的互連基板100b亦可透過銅對銅接合與多層結構接合在一起。

圖4A至圖4D是依照本發明第二實施例的一種多層結構的製造流程的剖面示意圖。

請參照圖4A，提供埋入式晶片模製（Embedded Chip Molding，ECM）基板301。在一實施例中，埋入式晶片模製基板301包括模製材料（molding material）302與多個晶片304。晶片304配置在模製材料302中。模製材料302橫向包封晶片304，且暴露出晶片304的主動表面304a。在一實施例中，晶片304還包括接墊305、導電層306以及鈍化層（passivation layer）307。接墊305分布在主動表面304a上且被鈍化層307局部地暴露出。雖然圖4A中所繪示的單個晶片304中僅有一個接墊305，但本發明不以此為限。在其他實施例中，單個晶片304中可具有多個接墊305分布於其中。鈍化層307覆蓋晶片304的主動表面304a且局部地覆蓋接墊305。導電層306形成在晶片304的接墊305上，且延伸至鈍化層307的表面。在一實施例中，模製材料302可以是聚醯亞胺（PI）、環氧樹脂、二氧化矽（filler）或其組合。在一實施例中，晶片304可以是具有相同功能或是不同功能的晶片。

請參照圖4B至圖4D，在埋入式晶片模製基板301上形成多層結構300。具體來說，先在埋入式晶片模製基板301上形成介電材料308，介電材料308覆蓋導電層306，並填滿導電層306之間的空隙。在一實施例中，所述介電材料包括膠片（pp）、ABF膜、聚醯亞胺（PI）、環氧樹脂或其組合。

接著，如圖4B所示，在介電材料308中形成多個開口12，以暴露出導電層306的部分表面。之後，進行鍍覆製程，以形成多個線路結構310。如圖4C所示，線路結構310配置在介電層308中，且延伸覆蓋介電層308的頂面。線路結構310可包括多個導通孔310a與多個線路層310b。導通孔310a配置在開口12中。線路層310b配置在導通孔310a上。導通孔310a配置在線路層310b與導電層306之間，使得線路層310b與導電層306（或晶片304的接墊305）電性連接。

於此，只形成了單層線路結構310，但本發明不以此為限。具體來說，本實施例還可利用增層法來增加線路結構310的層數。如圖4D所示，在增加線路結構310的層數之後，線路結構310中的最頂層312外露於介電層308。在形成線路結構310中的最頂層312之後，本發明第二實施例的多層結構300便製造完成，如圖4D所示。

圖5是依照本發明第一實施例的一種封裝結構的剖面示意圖。

請參照圖5，進行接合步驟，以將圖4D的多層結構300與圖1E的互連基板100a接合在一起，以形成單側的封裝結構2。具體來說，線路結構310中的最頂層312的圖案與導電結構110a的第二部分114的頂面的圖案互相嵌合。在一實施例中，如圖5的放大圖所示，線路結構310中的最頂層312的圖案為凸起圖案；而導電結構110a的第二部分114的頂面的圖案則為凹陷圖案。所述凸起圖案與所述凹陷圖案彼此對應，而可嚙合在一起。但本發明不以此為限，在其他實施例中，線路結構310中的最頂層312的圖案亦可以是凹陷圖案；而導電結構110a的第二部分114的頂面的圖案則可以是凸起圖案，其中所述凹陷圖案與所述凸起圖案彼此對應。詳細的接合步驟已於上述段落說明過，於此便不再贅述。

另外，雖然圖5所繪示的封裝結構2為單側的封裝結構，但本發明不以此為限。在其他實施例中，封裝結構2亦可以是雙側的封裝結構。也就是說，圖4D的多層結構300的數量可以是兩個，其分別配置在圖1E的互連基板100a的相對兩側上。

圖6A至圖6G是依照本發明第三實施例的一種互連基板的製造流程的剖面示意圖。

請參照圖6A，提供核心層402，其具有相對的第一表面S1與第二表面S2（亦即相對的兩表面）。在本實施例中，核心層402可以是銅箔基板（copper clad laminate，CCL），其具有兩層銅箔403分別配置於核心層402的第一表面S1與第二表面S2。

請參照圖6B，在核心層402中形成多個貫孔14，以連通核心層402的第一表面S1與第二表面S2。也就是說，貫孔14貫穿核心層402與兩層銅箔403，以從核心層102的第一表面S1延伸至核心層402的第二表面S2。在一實施例中，貫孔14的形成方法可以是機械鑽孔、雷射鑽孔或是其他合適的方法。

請參照圖6C，在核心層402上形成晶種層404。晶種層404覆蓋核心層402的第一表面S1與第二表面S2以及貫孔14的表面。由於晶種層404的材料與形成方法與晶種層104的材料與形成方法相似，於此便不再詳述。順帶一提的是，圖6C所繪示的晶種層404已包括銅箔403於其中，因此，圖6C至圖6E將不再繪示出銅箔403。

請參照圖6D，在核心層402的第一表面S1與第二表面S2上分別形成光阻圖案406。光阻圖案406覆蓋晶種層404的一部分表面，以暴露出晶種層404的另一部分表面。在一實施例中，光阻圖案406可用以定義後續形成的導電結構410（如圖6E所示）的位置。

請參照圖6D與圖6E，進行鍍覆製程，以在核心層402的第一表面S1與第二表面S2上分別形成導電結構410，並在貫孔14中形成多個導通孔408。導電結構410可與導通孔408電性連接或接觸。如此一來，第一表面S1上的導電結構410可藉由導通孔408電性連接至第二表面S2上的導電結構410。在一實施例中，導電結構410與導通孔408的材料包括金屬材料，其可例如是銅或類似材料。

詳細地說，導電結構410包括第一部分412與第二部分414。如圖6E所示，第一部分412與導通孔408相連；而第二部分414則是與第一部分412彼此分離。

在形成導電結構410與導通孔408之後，可將光阻圖案406以及被光阻圖案406所覆蓋的晶種層404移除。雖然圖6E中未繪示出剩餘的晶種層404，但導電結構410與核心層402之間以及導通孔408與核心層402之間仍具有剩餘的晶種層。

請參照圖6F，在核心層402的的第一表面S1與第二表面S2上分別形成光可圖案化介電材料416。接著，進行微影製程，以在光可圖案化介電材料416中形成多個開口16。開口16暴露出導電結構410的第二部分414的部分表面。

請參照圖6G，在開口16中分別形成多個導電層418，以形成互連基板400。導電層418與導電結構410的第二部分414電性連接。在本實施例中，導電層418的頂面的圖案為凹陷圖案，其可用以與圖3A的線路結構210中的最頂層212的凸起圖案接合。在一實施例中，多層結構200的線路結構210的材料與導電層418的材料相同。舉例來說，多層結構200的線路結構210與導電層418皆為金屬銅。因此，本實施例可透過銅對銅接合而將互連基板400與多層結構200接合在一起，以形成另一種線路板。

在替代實施例中，圖6G的互連基板400亦可與圖4D的多層結構300接合在一起，以形成另一種封裝結構。

綜上所述，本發明藉由在互連基板的兩表面上形成多層結構，以降低多層結構的層數，進而改善翹曲問題並提升良率。另外，所述多層結構中的線路結構的最頂層的圖案與所述互連基板的導電結構的頂面的圖案互相嵌合，藉此將所述互連基板與所述多層結構接合在一起，以提升可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

1a、1b‧‧‧線路板

2‧‧‧封裝結構

10、14‧‧‧貫孔

12、16‧‧‧開口

100a、100b、400‧‧‧互連基板

102、402‧‧‧核心層

104、404‧‧‧晶種層

106、406‧‧‧光阻圖案

108、408‧‧‧導通孔

110a、110b、410‧‧‧導電結構

112、412‧‧‧第一部分

114、116、414‧‧‧第二部分

200、300‧‧‧多層結構

202‧‧‧載板

204‧‧‧離形層

206‧‧‧導電層

208‧‧‧介電層

210、310‧‧‧線路結構

210a、310a‧‧‧導通孔

210b、310b‧‧‧線路層

212、312‧‧‧最頂層

301‧‧‧埋入式晶片模製基板

302‧‧‧模製材料

304‧‧‧晶片

304a‧‧‧主動表面

305‧‧‧接墊

306‧‧‧導電層

307‧‧‧鈍化層

308‧‧‧介電材料

403‧‧‧銅箔

416‧‧‧光可圖案化介電材料

418‧‧‧導電層

S1‧‧‧第一表面

S2‧‧‧第二表面

圖1A至圖1E是依照本發明第一實施例的一種互連基板的製造流程的剖面示意圖。圖1F是依照本發明第二實施例的一種互連基板的剖面示意圖。圖2A至圖2D是依照本發明第一實施例的一種多層結構的製造流程的剖面示意圖。圖3A是依照本發明第一實施例的一種線路板的剖面示意圖。圖3B是依照本發明第二實施例的一種線路板的剖面示意圖。圖4A至圖4D是依照本發明第二實施例的一種多層結構的製造流程的剖面示意圖。圖5是依照本發明第一實施例的一種封裝結構的剖面示意圖。圖6A至圖6G是依照本發明第三實施例的一種互連基板的製造流程的剖面示意圖。

Claims

一種線路板，包括：互連基板，包括核心層與配置在所述核心層上的導電結構；以及多層結構，配置在所述導電結構上，其中所述多層結構包括：多個介電層；以及多個線路結構，配置在所述多個介電層中，所述多個線路結構中的最頂層外露於所述多個介電層，以與所述導電結構接觸，其中所述多個線路結構中的所述最頂層的圖案與所述導電結構的頂面的圖案互相嵌合，部分所述介電層嵌入於所述導電結構與所述線路結構之間，其中所述互連基板包括多個導通孔配置在所述核心層中，以與所述導電結構電性連接，所述導電結構的數量為兩個，其分別配置在所述核心層的相對的兩表面上，所述多層結構的數量為兩個，其分別配置在兩個導電結構上，並與所述兩個導電結構接觸。
如申請專利範圍第1項所述的線路板，其中當所述導電結構的所述頂面的所述圖案為凹陷圖案時，所述多個線路結構中的所述最頂層的所述圖案為凸起圖案；當所述導電結構的所述頂面的所述圖案為凸起圖案時，所述多個線路結構中的所述最頂層的所述圖案則為凹陷圖案。
如申請專利範圍第1項所述的線路板，其中所述多個線路結構的材料與所述導電結構的材料相同。
如申請專利範圍第1項所述的線路板，其中所述多個線路結構的材料包括銅；而所述導電結構的材料包括銅。
如申請專利範圍第1項所述的線路板，其中所述核心層包括絕緣基板、玻璃基板、銅箔基板或其組合。
一種封裝結構，包括：如申請專利範圍第1項至第5項中任一項所述的線路板；以及埋入式晶片模製基板，配置在所述線路板的所述多層結構上，使得所述多層結構配置在所述互連基板與所述埋入式晶片模製基板之間。
如申請專利範圍第6項所述的封裝結構，其中所述埋入式晶片模製基板包括多個晶片配置在模製材料中，所述多個晶片分別與所述多層結構電性連接。
一種線路板的製造方法，包括：提供互連基板，所述互連基板包括核心層與配置在所述核心層上的導電結構；提供多層結構；以及進行接合步驟，以將所述多層結構與所述互連基板的所述導電結構接合在一起，其中所述多層結構包括：多個介電層；以及多個線路結構，配置在所述多個介電層中，所述多個線路結構中的最頂層外露於所述多個介電層，以與所述導電結構接觸，其中所述多個線路結構中的所述最頂層的圖案與所述導電結構的頂面的圖案互相嵌合，部分所述介電層嵌入於所述導電結構與所述線路結構之間，其中所述導電結構的數量為兩個，其分別配置在所述核心層的相對的兩表面上，所述多層結構的數量為兩個，其分別配置在兩個導電結構上，並與所述兩個導電結構接觸。
如申請專利範圍第8項所述的線路板的製造方法，其中所述互連基板的形成步驟包括：提供所述核心層；在所述核心層中形成多個貫孔，以連通所述核心層的所述兩表面；在所述核心層上形成晶種層，其中所述晶種層覆蓋所述核心層的所述兩表面與所述多個貫孔的表面；在所述核心層的所述兩表面上形成光阻圖案；以及進行鍍覆製程，以在所述核心層的所述兩表面上形成所述兩個導電結構，並在所述多個貫孔中形成多個導通孔。
如申請專利範圍第9項所述的線路板的製造方法，在形成所述導電結構與所述多個導通孔之後，更包括：在所述核心層的所述兩表面上分別形成光可圖案化介電材料；進行微影製程，以在所述光可圖案化介電材料中形成多個開口，所述多個開口暴露出所述兩個導電結構的部分表面；以及在所述多個開口中分別形成多個導電層，以分別與所述兩個導電結構電性連接。
如申請專利範圍第8項所述的線路板的製造方法，其中所述多層結構的形成步驟包括：提供載板；在所述載板上形成離形層；在所述離形層上形成導電層；在所述導電層上形成介電材料；在所述介電材料中形成多個開口，以暴露出所述導電層的部分表面；以及進行鍍覆製程，以形成所述多個線路結構。
如申請專利範圍第11項所述的線路板的製造方法，將所述多層結構與所述互連基板的所述導電結構接合在一起之後，更包括移除所述載板與所述離形層，以暴露出所述導電層。
如申請專利範圍第8項所述的線路板的製造方法，其中所述多個線路結構的材料與所述導電結構的材料相同。
如申請專利範圍第8項所述的線路板的製造方法，其中所述核心層包括絕緣基板、玻璃基板、銅箔基板或其組合。
一種封裝結構的製造方法，包括：提供埋入式晶片模製基板；以及在所述埋入式晶片模製基板上形成如申請專利範圍第1項至第5項中任一項所述的線路板，使得所述線路板的所述多層結構配置在所述線路板的所述互連基板與所述埋入式晶片模製基板之間。
如申請專利範圍第15項所述的封裝結構的製造方法，其中在所述埋入式晶片模製基板上形成所述線路板的步驟包括：在所述埋入式晶片模製基板上形成介電材料；在所述介電材料中形成多個開口，以暴露出所述埋入式晶片模製基板中的多個晶片的部分表面；進行鍍覆製程，以在所述多個開口中形成所述多個線路結構，其中所述多個線路結構中的所述最頂層外露於所述多個介電材料；以及進行接合步驟，以將所述多層結構的所述多個線路結構中的所述最頂層與所述互連基板的所述導電結構接合在一起。