JP7163549B2 - プリント回路基板及びプリント回路基板の製造方法 - Google Patents

プリント回路基板及びプリント回路基板の製造方法 Download PDF

Info

Publication number
JP7163549B2
JP7163549B2 JP2017210962A JP2017210962A JP7163549B2 JP 7163549 B2 JP7163549 B2 JP 7163549B2 JP 2017210962 A JP2017210962 A JP 2017210962A JP 2017210962 A JP2017210962 A JP 2017210962A JP 7163549 B2 JP7163549 B2 JP 7163549B2
Authority
JP
Japan
Prior art keywords
layer
printed circuit
point metal
circuit board
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017210962A
Other languages
English (en)
Other versions
JP2018078291A (ja
Inventor
チ-ソン キム
ミュン-サム カン
サン-ヒュック オー
ヘー-ジュン ジュン
テ-ホン ミン
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2018078291A publication Critical patent/JP2018078291A/ja
Application granted granted Critical
Publication of JP7163549B2 publication Critical patent/JP7163549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、プリント回路基板(Printed circuit board)及びプリント回路基板の製造方法に関する。
通常プリント回路基板は、コア基板上に複数のビルドアップ層を順次積層して生産される。このようにビルドアップ層を順次積層してプリント回路基板を生産することを順次積層工法とも称する。
順次積層工法によりプリント回路基板を製造する場合、プリント回路基板の層数が増えると積層工程数も増加する。このような積層工程は、既に積層されている部分にも熱を加えるので、不要でかつ予測不可能な変形を起こしたりする。このような変形が多いと層間の位置合わせが困難となる。
これにより、それぞれのビルドアップ層を単位基板に分離生産した後に、複数の単位基板を一括的に同時に積層してプリント回路基板を生産する一括積層工法が開発されている。
韓国公開特許第10-2011-0066044号公報
本発明の実施例によれば、導体パターン層とビアとの間の接続信頼性が向上されたプリント回路基板が提供される。
本発明の一実施例に係るプリント回路基板を示す図である。 本発明の他の実施例に係るプリント回路基板を示す図である。 本発明の一実施例に係るプリント回路基板の製造方法に適用される単位基板の製造工程の一工程を示す図である。 図3の次の工程を示す図である。 図4の次の工程を示す図である。 図5の次の工程を示す図である。 図6の次の工程を示す図である。 図7の次の工程を示す図である。 図3から図8により製造された単位基板を一括的に積層することを説明するための図である。 図3から図8により製造された単位基板を一括的に積層することを説明するための図である。
本出願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。
本出願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたもの等の存在または付加可能性を予め排除するものではないことを理解しなくてはならない。
また、明細書の全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。
また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであり、本発明が必ずしもそれらに限定されるものではない。
以下、本発明に係るプリント回路基板及びプリント回路基板の製造方法の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面番号を付し、これに対する重複説明を省略する。
(プリント回路基板)
(一実施例)
図1は、本発明の一実施例に係るプリント回路基板を示す図である。
図1を参照すると、本発明の一実施例に係るプリント回路基板1000は、導体パターン層110、210、310、410、510と、絶縁層120、220、320、420と、ビアV1と、を含む。
先ず、図1を参照すると、導体パターン層110、210、310、410、510は複数形成されるが、相互間の区別が不要な場合は、導体パターン層と通称する。ただし、導体パターン層110、210、310、410、510の間の区別が必要な場合は、第1導体パターン層110、第2導体パターン層210、第3導体パターン層310、第4導体パターン層410、または第5導体パターン層510に区別して説明する。
また、図1を参照すると、絶縁層120、220、320、420は、複数形成されるが、相互間の区別が不要な場合は、絶縁層と通称する。ただし、絶縁層120、220、320、420の間の区別が必要な場合は、第1絶縁層120、第2絶縁層220、第3絶縁層320または第4絶縁層420に区別する。
導体パターン層110、210、310、410、510のそれぞれは、互いに離隔して形成される。導体パターン層110、210、310、410、510のそれぞれは、信号パターン、パワーパターン、グラウンドパターンまたは外部接続端子のうちの少なくともいずれか一つを含むことができる。
導体パターン層110、210、310、410、510は、銅(Cu)、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)または白金(Pt)で形成されることができる。
導体パターン層110、210、310、410、510のそれぞれのパターンの形状は、すべて同一であってもよく、設計デザインに応じて互いに異ならせて形成されてもよい。
図1には、5層の導体パターン層110、210、310、410、510が示されているが、これは例示に過ぎない。本実施例に適用される導体パターン層110、210、310、410、510の数は、設計上の必要等によって様々に変更することができる。
絶縁層120、220、320、420のそれぞれは、隣接した導体パターン層110、210、310、410、510を互いに電気的に絶縁するために、隣接した導体パターン層110、210、310、410、510の間に形成される。例として、第1絶縁層120は、互いに隣接している第1導体パターン層110と第5導体パターン層510とを互いに絶縁させるために、第1導体パターン層110と第5導体パターン層510との間に形成される。
絶縁層120、220、320、420は、感光性物質を含むことができる。すなわち、絶縁層120、220、320、420は、光に反応する感光性物質を含む光硬化性絶縁樹脂であることができる。
絶縁層120、220、320、420が光硬化性である場合、絶縁層120、220、320、420は、光により硬化度を調整することができる。ただし、光硬化性の絶縁層120、220、320、420は熱硬化性でもあるので、熱により硬化度を調整することもできる。
絶縁層120、220、320、420が光硬化性である場合、絶縁層120、220、320、420は、別途のフォトレジストなしでフォトリソグラフィ工程、すなわち、露光及び現像工程を行うことができる。この場合、フォトリソグラフィ工程を用いて絶縁層120、220、320、420にホールを形成することができる。このため、複数のホールを一つの絶縁層120、220、320、420に同時に形成することができ、工程を単純化することができる。また、絶縁層120、220、320、420に形成されるホールの形状を、様々な形状に形成することができる。例えば、ホールの縦断面形状は、逆台形、正台形、長方形等を有することができる。
光硬化性の絶縁層120、220、320、420は、ポジ型(positive type)またはネガ型(negative type)であることができる。絶縁層120、220、320、420がポジ型である場合、露光された部分の光重合体ポリマー結合が切れる。以後、現像工程を行うと、光を受けて光重合体ポリマー結合の切れた部分が除去される。
絶縁層120、220、320、420がネガ型である場合、露光された部分が光重合反応を起こし、単一構造から鎖構造の3次元網状構造となり、現像工程を行うと、光を受けていない部分が除去される。
絶縁層120、220、320、420は、光硬化性絶縁樹脂に無機フィラーを含有させたものであってもよい。無機フィラーは、絶縁層120、220、320、420の剛性を向上させる。無機フィラーとしては、シリカ(SiO)、アルミナ(Al)、炭化ケイ素(SiC)、硫酸バリウム(BaSO)、タルク、クレー、雲母粉、水酸化アルミニウム(AlOH)、水酸化マグネシウム(Mg(OH))、炭酸カルシウム(CaCO)、炭酸マグネシウム(MgCO)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、ホウ酸アルミニウム(AlBO)、チタン酸バリウム(BaTiO)及びジルコン酸カルシウム(CaZrO)より構成された群から選択された少なくとも1種以上を用いることができる。
絶縁層120、220、320、420のそれぞれは、第1導体パターン層から第4導体パターン層110、210、310、410のうちのいずれか一つと共に、後述する単位基板100、200、300、400に含まれる。すなわち、順次積層工法とは異なって、一括積層工法によりプリント回路基板を製造する本発明の実施例によれば、絶縁層120、220、320、420のそれぞれは、互いに別に形成された後に一括的に同時に積層される。
絶縁層120、220、320、420のそれぞれには、第1導体パターン層から第4導体パターン層110、210、310、410のうちのいずれか一つが埋め込まれることができる。すなわち、第1絶縁層120には、第1導体パターン層110の少なくとも一部が埋め込まれることができる。第2絶縁層から第4絶縁層220、320、420のそれぞれには、第2導体パターン層から第4導体パターン層210、310、410のそれぞれが埋め込まれる。
第5導体パターン層510は、第1導体パターン層から第4導体パターン層110、210、310、410とは異なって、絶縁層120、220、320、420に埋め込まれない。これについては、後述する本実施例に係るプリント回路基板の製造方法で詳細に説明する。
ビアV1は、隣接している導体パターン層110、210、310、410、510を互いに接続するために絶縁層120、220、320、420を貫通する。例として、ビアV1は、隣接している第1導体パターン層110と第5導体パターン層510とを互いに接続するために、第1絶縁層120を貫通して形成される。また、ビアV1は、隣接している第1導体パターン層110と第2導体パターン層210とを互いに接続するために、第2絶縁層220を貫通して形成される。
ビアV1は、高融点金属層610と、高融点金属層610の溶融点よりも低い溶融点を有する低融点金属層620と、を含む。
高融点金属層610は、銅(Cu)を含むことができる。例として、高融点金属層610は、銅(Cu)で形成可能であり、これに限定されることはない。すなわち、高融点金属層610は、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)または白金(Pt)で形成可能であり、銅(Cu)と銅(Cu)以外の金属のうちの少なくともいずれか1種とを含む合金で形成されることも可能である。
低融点金属層620は、高融点金属層610の溶融点よりも低い溶融点を有し、高融点金属層610と導体パターン層110、210、310、410、510との間に形成される。
低融点金属層620は、単位基板100、200、300、400、500を一括積層する際に少なくとも一部が溶融する。よって、低融点金属層620は、単位基板100、200、300、400、500を一括積層する際に発生する導体パターン層110、210、310、410、510の間の圧力ばらつき及び/または導体パターン層110、210、310、410、510と高融点金属層610との間の圧力ばらつきを防止することができる。
低融点金属層620は、一括積層する際に少なくとも一部が溶融するので、高融点金属層610及び/または導体パターン層110、210、310、410、510と容易に層間金属化合物(Inter-Metallic Compound、IMC)を形成することができる。
層間金属化合物は、高融点金属層610及び/または導体パターン層110、210、310、410、510と低融点金属層620との間の結合力を向上させることができ、さらに単位基板100、200、300、400、500の間の結合力を向上させることができる。
低融点金属層620は、ソルダー材質で形成されることができる。ここで「ソルダー」とは、半田に使用可能な金属材料を意味し、鉛(Pb)を含む合金であってもよく、鉛を含まなくてもよい。例えば、低融点金属層620は、錫(Sn)、銀(Ag)、銅(Cu)、ビスマス(Bi)及びインジウム(In)またはこれらから選択された金属の合金であることができる。具体的には、本発明の実施例に適用されるソルダーは、銀(Ag)、銅(Cu)、ビスマス(Bi)及びインジウム(In)のうちの少なくともいずれか1種と、ソルダー全体に対して90%以上に含有された錫(Sn)とで構成された合金であることができる。
低融点金属層620には、低融点金属層620の全体重量対比0.1wt%超過1wt%以下の炭素が含有される。低融点金属層620に含有された炭素は、後述する錫メッキ液に含有された有機化合物に由来する。
低融点金属層620は、光沢メッキと通称する、低粗度の形成が可能な電解メッキにより形成される。単位基板100、200、300、400を一括積層する前に低融点金属層620は0.1μm以下の表面粗度(Ra)を有する。具体的には、第1単位基板から第4単位基板100、200、300、400のうちのいずれか一つに形成された低融点金属層620は、他の単位基板100、200、300、400、500の導体パターン層110、210、310、410と接することになる表面の粗度が0.1μm以下に形成される。
低融点金属層620の表面粗度が0.1μm以下に形成されることにより、一括積層する際に導体パターン層110、210、310、410と低融点金属層620との間のボイド(void)の発生が低減する。よって、本実施例に係るプリント回路基板1000は、導体パターン層110、210、310、410と低融点金属層620との間の接合信頼性を向上することができる。
一方、図1には示されていないが、本実施例に係るプリント回路基板1000は、最外層に形成された第4導体パターン層410及び/または第5導体パターン層510を保護するために、第4導体パターン層410及び/または第5導体パターン層510に形成されたソルダーレジスト層をさらに含むことができる。
ソルダーレジスト層には、本実施例に係るプリント回路基板1000の外部接続端子を外部に露出する開口部を形成することができる。ソルダーレジスト層は、感光性物質を含むことができ、この場合、開口部はフォトリソグラフィ工程により形成することができる。または、ソルダーレジスト層の開口部は、レーザードリリングにより形成することができる。
(他の実施例)
図2は、本発明の他の実施例に係るプリント回路基板を示す図である。
図2を参照すると、本発明の他の実施例に係るプリント回路基板2000は、導体パターン層110、210、310、410、510と、絶縁層120、220、320、420、520と、第1ビアV1と、第2ビアV2と、を含む。
本実施例に係るプリント回路基板2000と本発明の一実施例に係るプリント回路基板1000とを比べると、第2ビアV2が異なるのでこれを中心に説明する。
一方、本実施例に適用される第1ビアV1は、本発明の一実施例で説明したビアV1に対応する。
図2を参照すると、第2ビアV2は、隣接している第1導体パターン層110と第5導体パターン層510とを接続するために、第1絶縁層120及び第5絶縁層520に形成される。
第2ビアV2は、第1ビアV1とは異なって、3層構造を有する。すなわち、第1ビアV1は、高融点金属層610-低融点金属層620の2層構造を有するが、第2ビアV2は、高融点金属層610-低融点金属層620-高融点金属層610の3層構造を有する。
第2ビアV2の高融点金属層610及び低融点金属層620については、本発明の一実施例に係るプリント回路基板1000で説明したので詳細な説明を省略する。
第2ビアV2が3層構造に形成されるのは、第5単位基板500が第5絶縁層520を含むからである。また、単位基板100、200、300、400、500を一括積層する際に第5単位基板500が他の単位基板100、200、300、400とは異なって、第5導体パターン層510が上部に向くように配置されるからである。
第5絶縁層520には、本発明の一実施例で説明した第1絶縁層から第4絶縁層120、220、320、420に関する説明がそのまま適用される。
一方、図2には、第2ビアV2が第1導体パターン層110と第5導体パターン層510とを互いに接続するために、第1絶縁層120及び第5絶縁層520に形成されているが、これは例示に過ぎない。すなわち、第2ビアV2は、第1導体パターン層110と第2導体パターン層210とを互いに接続するために第1絶縁層120と第2絶縁層220に形成されることもできる。
本実施例に係るプリント回路基板2000は、本発明の一実施例に係るプリント回路基板1000とは異なって、一括積層後に第5導体パターン層510を形成する工程が削除可能である。
(プリント回路基板の製造方法)
図3から図10は、本発明の一実施例に係るプリント回路基板の製造方法を順次示す図である。
具体的には、図3から図8は、本発明の一実施例に係るプリント回路基板の製造方法に適用される単位基板の製造工程を順次示す図であり、図9及び図10は、図3から図8により製造された単位基板を一括的に積層することを示す図である。
図3から図10を参照すると、本発明の一実施例に係るプリント回路基板の製造方法は、複数の単位基板それぞれを形成するステップ及び複数の単位基板を一括積層するステップを含む。
複数の単位基板それぞれを形成するステップは、導体パターン層を形成するステップと、導体パターン層を埋め込む絶縁層を形成するステップと、絶縁層に高融点金属層を形成するステップと、低融点金属層を高融点金属層に形成するステップと、を含む。
以下では、単位基板を形成するステップと単位基板を一括積層するステップとを区別して説明する。
(単位基板の製造方法)
図3から図8は、本発明の一実施例に係るプリント回路基板の製造方法に適用される単位基板の製造工程を順次示す図である。
具体的には、図3から図8は、第4絶縁層及び第4導体パターン層を含む第4単位基板の製造工程を示す図である。
第4単位基板400の製造工程に関する説明は、第1単位基板から第3単位基板100、200、300の製造工程にそのまま適用される。よって、以下では第4単位基板400の製造工程のみを説明し、第1単位基板から第3単位基板100、200、300の製造工程についての説明を省略する。
本実施例の場合、第5単位基板500は、第1単位基板から第4単位基板100、200、300、400とは異なって、絶縁層を含まず、第5導体パターン層形成用の銅箔のみで形成される。第5単位基板500の第5導体パターン層形成用の銅箔は、通常の技術者にとって容易であるので、詳細な説明を省略する。
先ず、図3を参照すると、支持フィルムFの両面に銅箔CFが形成されたキャリアC を準備する。銅箔CFは、支持フィルムFとは別に形成された後に、支持フィルムFに圧着されることができる。または、銅箔CFは、支持フィルムFの両面に銅メッキを施して形成することもできる。
一方、示されていないが、キャリアCは、支持フィルムFと銅箔CFとの間に形成された離型層をさらに含むことができる。離型層は、追って第4単位基板400から支持フィルムFを除去する際に支持フィルムFと銅箔CFが容易に分離できるようにする。
次に、図4を参照すると、キャリアCに第4導体パターン層410を形成する。
第4導体パターン層410は、銅箔CF上に第4導体パターン層410のパターンが逆転写されたメッキレジストを形成し、その後、銅箔CFをシード層とする電解メッキを実施して形成することができる。
第4導体パターン層410を形成した後に、メッキレジストは銅箔CFから除去される。メッキレジストは、銅箔CF上面の全領域にメッキレジスト形成用物質を形成した後にフォトリソグラフィ工程により形成できる。メッキレジストは、ドライフィルムで形成可能であり、これに限定されることはない。
一方、以上では、第4導体パターン層410の形成方法を、いわゆるMSAP(Modified Semi Additive Process)法により説明したが、これとは異なって、サブトラックティブ法、セミアディティブ法またはフルアディティブ法により形成することもできる。この場合、上述したキャリアCの構造とは異なる構造のキャリアを用いることもできる。
また、以上では、キャリアCの上面を基準にして第4導体パターン層410を形成する工程を説明したが、これに限定されることはない。すなわち、必要によって、キャリアCの下面にも第1導体パターン層から第4導体パターン層110、210、310、410のうちのいずれか一つを形成するための工程が同時に行われることができる。これは、図5から図7にもそのまま適用されるので、以下の説明は、キャリアCの上面のみを基準にして説明する。
次に、図5を参照すると、第4導体パターン層410の少なくとも一部が埋め込まれるように第4絶縁層420を形成し、第4絶縁層420にビアホールHを形成する。
第4絶縁層420は光硬化性であるため、ビアホールHは、フォトリソグラフィ工程により第4絶縁層420に形成することができる。または、ビアホールHは、レーザードリリングにより形成することもできる。
第4絶縁層420は、真空ラミネートを用いてキャリアC上にラミネートされることができる。ただし、ラミネートされて選択的に露光工程を経た第4絶縁層420は、一括積層工程前までは、後硬化工程を経ないため半硬化状態(B-stage)にある。例として、選択的に露光工程を経た第4絶縁層420は、完全硬化状態(C-stage)対比10~20%の硬化度を有することができる。
一方、必要により、第4絶縁層420を別途の工程により完全硬化状態(C-stage)対比50%の硬化度を有するように半硬化させることができる。別途の半硬化工程としては、ビアホールHを形成するためのフォトリソグラフィ工程に使用される光を用いて行うことができる。しかし、この場合でも、第4絶縁層420は、一括積層工程前までは完全硬化されない。
次に、図6を参照すると、第4絶縁層420に高融点金属層610を形成する。
高融点金属層610は、電解メッキにより形成可能である。電解メッキの場合は、異方性または等方性メッキをすべて含む。
高融点金属層610は、銅電解メッキにより形成され、銅(Cu)を含むことができる。高融点金属層610を電解メッキにより形成するに当たって、シード層として第4導体パターン層410を用いることができる。または、シード層としては、第4導体パターン層410ではなく別途の工程により形成したものを用いることができる。後者の例として、第4導体パターン層410を形成した後に、第4導体パターン層410の表面に沿って無電解メッキを用いてシード層を形成し、その上に第4絶縁層420を形成することができる。
次に、図7を参照すると、高融点金属層610に低融点金属層620を形成する。低融点金属層620は、高融点金属層610に接する一面とは反対側の他面の表面粗度(Ra)が、0.1μm以下に形成される。
低融点金属層620は、通常光沢メッキと称され、低粗度を形成することが可能な電解メッキにより形成されるので、他面の粗度(Ra)が0.1μm以下に形成されることができる。この低融点金属層620を形成するために、錫及び有機化合物が含まれた錫メッキ液を使用する。
有機化合物は、アセトアルデヒド(acetaldehyde)を含む。メッキ液に含まれたアセトアルデヒドは、低融点金属層620の表面粗度を低くすることができる。有機化合物は、硫黄系化合物をさらに含むことができる。硫黄系化合物は、チオ尿素(Thiourea)及びサッカリンのうちのいずれか1種以上を含むことができる。硫黄系化合物は、アセトアルデヒドと同じく、低融点金属層620の表面粗度を低くすることができる。
錫メッキ液に含まれた有機化合物の濃度は、100ppmを超過する。通常の錫メッキ液での有機化合物の濃度が数十ppmであることに比べて、本実施例に係るプリント回路基板の製造方法に適用する錫メッキ液は、有機化合物の濃度が100ppmを超過する。このため、低融点金属層620は、通常の錫メッキ層に比べて炭素の含量が相対的に高い。具体的に、低融点金属層620には低融点金属層620の全体重量対比0.1wt%超過1wt%以下の炭素が含有される。これは、通常の錫メッキ層には、錫メッキ層の全体重量対比0.1wt%以下の炭素が含有されることと対比される。
次に、図8を参照すると、第4絶縁層420からキャリアCを除去することで第4単位基板400が製造される。このとき、キャリアCの銅箔CFと支持フィルムFとの間に形成された離型層を基準にして支持フィルムFを先に除去した後に、第4絶縁層420の下面に結合された銅箔CFを除去することにより、第4単位基板400を製造することができる。ただし、第4単位基板400の剛性のために、銅箔CFは一括積層工程直前に除去することもできる。
(単位基板を一括積層するステップ)
図9及び図10は、図3から図8により製造された単位基板を一括的に積層することを示す図である。
図9を参照すると、単位基板100、200、300、400、500を上下に配置し、互いに位置合わせする。このとき、単位基板100、200、300、400、500のそれぞれに形成された位置合わせマークを用いて単位基板100、200、300、400、500を互いに位置合わせする。
次に、図10を参照すると、単位基板100、200、300、400、500を一括接合した後に、第5導体パターン層510を形成する。V-press積層機等を用いて単位基板100、200、300、400、500を一括的に高温圧着する。
一括積層する際に、温度は180~200℃に設定され、プレス圧力は30~50kg/cm2に設定されることができるが、この数値に限定されず、一括積層する際の温度及び圧力は、絶縁層120、220、320、420の成分または低融点金属層620の成分等により異ならせて設定することができる。特に、一括積層する際の温度は、低融点金属層620の溶融点以上であることが好ましい。
一括積層する際に、低融点金属層620が溶融しながら、隣合う第1導体パターン層から第4導体パターン層110、210、310、410及び第5単位基板500を互いに接合させることができる。この場合、一括積層する際の圧力により低融点金属層620が絶縁層120、220、320、420側に広がることができる。これにより、低融点金属層620の上部断面積と低融点金属層620の下部断面積とは互いに異なり得る。
半硬化状態にあった絶縁層120、220、320、420は、一括積層後に完全硬化状態になる。
第5導体パターン層510は、第5単位基板500である第5導体パターン層形成用の銅箔を選択的にエッチングして形成される。第5導体パターン層形成用の銅箔500に第5導体パターン層510のパターンが逆転写されたエッチングレジストを形成し、その後第5導体パターン層形成用の銅箔500を選択的にエッチングすることにより第5導体パターン層510を形成することができる。以後、エッチングレジストは除去される。
その後、示していないが、第4導体パターン層410及び/または第5導体パターン層510のそれぞれにソルダーレジスト層を形成することができる。ソルダーレジスト層は、ソルダーレジストを第4導体パターン層410及び/または第5導体パターン層510の全面に形成し、その後、第4導体パターン層410及び/または第5導体パターン層510の一部を開放することで形成することができる。
ソルダーレジスト層は、上述したように、一括積層工程後に形成されることが可能であり、一括積層工程において単位基板100、200、300、400、500と共に積層されることも可能である。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
C キャリア
CF 銅箔
F 支持フィルム
H ビアホール
V1 第1ビア
V2 第2ビア
100、200、300、400、500 単位基板
110、210、310、410、510 導体パターン層
120、220、320、420、520 絶縁層
610 高融点金属層
620 低融点金属層
1000、2000 プリント回路基板

Claims (9)

  1. 第1及び第2 絶縁層と、
    前記第1及び第2絶縁層にそれぞれ形成される第1導体パターン層及び第2導体パターン層と、
    第1及び第2高融点金属層と前記第1及び第2高融点金属層との間に配置されて前記高融点金属層の溶融点よりも低い溶融点を有する低融点金属層を含み、前記第1導体パターン層と前記第2導体パターン層とを接続するために前記第1及び第2絶縁層を貫通するビアと、を含み、
    前記低融点金属層には、前記低融点金属層の全体重量対比0.1wt%超過1wt% 以下の炭素が含有されたプリント回路基板。
  2. 前記低融点金属層は、錫(Sn)を含む請求項1に記載のプリント回路基板。
  3. 前記低融点金属層は、
    銀(Ag)、銅(Cu)、ビスマス(Bi)及びインジウム(In)のうちの少なくともいずれか1種をさらに含む請求項2に記載のプリント回路基板。
  4. 前記第1及び第2絶縁層は、感光性物質を含む請求項1から請求項3のいずれか1項に記載のプリント回路基板。
  5. 複数の単位基板のそれぞれを形成するステップと、
    前記複数の単位基板を一括積層するステップと、を含み、
    前記複数の単位基板のそれぞれを形成するステップは、
    導体パターン層を形成するステップと、
    前記導体パターン層を埋め込む絶縁層を形成するステップと、
    前記絶縁層に高融点金属層を形成するステップと、
    前記高融点金属層に接する一面とは反対側の他面の表面粗度(Ra)が、0.1μm以下である低融点金属層を前記高融点金属層に形成するステップと、
    を含むプリント回路基板の製造方法。
  6. 前記低融点金属層は、
    錫(Sn)及び有機化合物を含むメッキ液を用いた電解メッキにより形成される請求項5に記載のプリント回路基板の製造方法。
  7. 前記有機化合物は、アセトアルデヒド(acetaldehyde)を含む請求項6に記載のプリント回路基板の製造方法。
  8. 前記有機化合物は、硫黄系化合物をさらに含む請求項7に記載のプリント回路基板の製造方法。
  9. 前記メッキ液での前記有機化合物の濃度は、100ppmを超過する、請求項6から請求項8のいずれか1項に記載のプリント回路基板の製造方法。
JP2017210962A 2016-11-08 2017-10-31 プリント回路基板及びプリント回路基板の製造方法 Active JP7163549B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160148323A KR102597172B1 (ko) 2016-11-08 2016-11-08 인쇄회로기판 및 인쇄회로기판의 제조방법
KR10-2016-0148323 2016-11-08

Publications (2)

Publication Number Publication Date
JP2018078291A JP2018078291A (ja) 2018-05-17
JP7163549B2 true JP7163549B2 (ja) 2022-11-01

Family

ID=62150768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017210962A Active JP7163549B2 (ja) 2016-11-08 2017-10-31 プリント回路基板及びプリント回路基板の製造方法

Country Status (2)

Country Link
JP (1) JP7163549B2 (ja)
KR (1) KR102597172B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108754385B (zh) * 2018-06-22 2019-08-16 北京梦之墨科技有限公司 一种低熔点金属的印刷方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335505A (ja) 2003-04-30 2004-11-25 Ibiden Co Ltd 多層プリント配線板
JP2005119264A (ja) 2003-09-25 2005-05-12 Kyocera Corp 樹脂フィルム付き金属箔及び配線基板並びにその製造方法
JP2010123829A (ja) 2008-11-21 2010-06-03 Panasonic Corp プリント配線板とその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718793B2 (ja) * 1989-12-26 1998-02-25 株式会社神戸製鋼所 光沢錫めっきを有する銅又は銅合金
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335505A (ja) 2003-04-30 2004-11-25 Ibiden Co Ltd 多層プリント配線板
JP2005119264A (ja) 2003-09-25 2005-05-12 Kyocera Corp 樹脂フィルム付き金属箔及び配線基板並びにその製造方法
JP2010123829A (ja) 2008-11-21 2010-06-03 Panasonic Corp プリント配線板とその製造方法

Also Published As

Publication number Publication date
KR20180051253A (ko) 2018-05-16
KR102597172B1 (ko) 2023-11-02
JP2018078291A (ja) 2018-05-17

Similar Documents

Publication Publication Date Title
JP5727521B2 (ja) 印刷回路基板及びその製造方法
US8926714B2 (en) Heat dissipating substrate and method of manufacturing the same
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2013214578A (ja) 配線板及びその製造方法
TWI617225B (zh) 印刷電路板及其製造方法
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2019080032A (ja) 多層プリント回路基板
US11011457B2 (en) Wiring substrate
JP7472412B2 (ja) 多層プリント回路基板
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
JP7163549B2 (ja) プリント回路基板及びプリント回路基板の製造方法
JP5861400B2 (ja) 半導体実装部材
JP2019029635A (ja) リジッドフレキシブルプリント回路基板及びその製造方法{rigid flexible printed circuit board and the manufacturing method thereof}
JP2014131034A (ja) パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板
KR101947052B1 (ko) 다층기판 및 다층기판 제조방법
JP7131740B2 (ja) プリント回路基板及びパッケージ
JP7423887B2 (ja) 多層プリント回路基板
JP2007208229A (ja) 多層配線基板の製造方法
JP7087236B2 (ja) プリント回路基板
JP6880432B2 (ja) 多層プリント回路基板
JP4451238B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
KR20100132358A (ko) 범프비아를 구비한 인쇄회로기판의 제조방법
KR101730468B1 (ko) 범프가 포함된 인쇄회로기판 및 그 제조방법
JP2012114110A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220927

R150 Certificate of patent or registration of utility model

Ref document number: 7163549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150