TW201903925A - 用於線上部分平均測試及潛在可靠性缺陷偵測之方法及系統 - Google Patents

用於線上部分平均測試及潛在可靠性缺陷偵測之方法及系統 Download PDF

Info

Publication number
TW201903925A
TW201903925A TW107109761A TW107109761A TW201903925A TW 201903925 A TW201903925 A TW 201903925A TW 107109761 A TW107109761 A TW 107109761A TW 107109761 A TW107109761 A TW 107109761A TW 201903925 A TW201903925 A TW 201903925A
Authority
TW
Taiwan
Prior art keywords
wafers
inspection
processors
statistical outliers
aggregated
Prior art date
Application number
TW107109761A
Other languages
English (en)
Other versions
TWI802560B (zh
Inventor
大衛 W 普利斯
羅伯 J 拉瑟
羅伯 卡佩爾
卡拉 L 榭曼
道格拉斯 G 蘇瑟蘭
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201903925A publication Critical patent/TW201903925A/zh
Application granted granted Critical
Publication of TWI802560B publication Critical patent/TWI802560B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C3/00—Registering or indicating the condition or the working of machines or other apparatus, other than vehicles
    • G07C3/14—Quality control systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Probability & Statistics with Applications (AREA)
  • Operations Research (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Databases & Information Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本發明揭示用於線上部分平均測試及潛在可靠性缺陷辨識或偵測之方法及系統。一種線上部分平均測試方法可包含：在晶圓製作期間在複數個關鍵步驟處對複數個晶圓執行線上檢測及計量；利用一或多個處理器聚合自線上檢測及計量獲得之檢測結果以針對該複數個晶圓獲得複數個經聚合檢測結果；至少部分地基於針對該複數個晶圓獲得之該複數個經聚合檢測結果來識別該複數個晶圓當中之一或多個統計離群值；及取消該一或多個統計離群值進入一供應鏈以用於一下游製造程序之資格，或分離該一或多個統計離群值以用於進一步評估、測試或再利用。

Description

用於線上部分平均測試及潛在可靠性缺陷偵測之方法及系統
本發明一般而言係關於程序控制領域，且特定而言係關於半導體裝置之檢測及計量。
薄經拋光板(諸如矽晶圓及諸如此類)係現代技術極重要之一部分。舉例而言，一晶圓可係指用於積體電路及其他裝置之製作中之一半導體材料薄片。薄經拋光板之其他實例可包含磁碟基板、規塊及諸如此類。雖然此處所闡述之技術主要係指晶圓，但應理解，該技術亦適用於其他類型之經拋光板。術語晶圓及術語薄經拋光板在本發明中可互換地使用。 在製造一半導體裝置之過程中，一晶圓經歷數百個處理步驟以圖案化一功能裝置。在此等步驟之過程內，執行檢測及計量步驟以確保程序處於控制中且將在製造週期之結束時產生功能產品。檢測工具可找到圖案中之無意缺陷，而計量工具可對照意圖而量測膜及圖案之實體參數。雖然某些缺陷及計量誤差可係顯著的以便清晰地指示一裝置失效，但較小變化可具有一未知效應。此等中之一部分稍後可在裝置曝露至其工作環境之後繼續致使該裝置之提早可靠性失效。半導體裝置之風險規避使用者(諸如汽車、軍事、航空及醫療應用)需要十億分之一(PPB)範圍中之失效率，其遠低於現有之失效率。辨識及控制此等所謂的潛在可靠性缺陷係滿足此等工業要求之關鍵。本文中需要提供用於潛在可靠性缺陷偵測之方法及系統。
本發明係針對一種線上部分平均測試方法。該方法可包含：在晶圓製作期間在複數個關鍵步驟處對複數個晶圓執行線上檢測及計量；利用一或多個處理器聚合自線上檢測及計量獲得之檢測結果以針對該複數個晶圓獲得複數個經聚合檢測結果；至少部分地基於針對該複數個晶圓獲得之該複數個經聚合檢測結果來識別該複數個晶圓當中之一或多個統計離群值；及取消該一或多個統計離群值進入一供應鏈以用於一下游製造程序之資格，或分離該一或多個統計離群值以用於進一步評估、測試或再利用。 本發明之一進一步實施例係一檢測系統。該系統可包含一或多個檢測工具，該一或多個檢測工具經組態以在晶圓製作期間在複數個關鍵步驟處對複數個晶圓執行線上檢測及計量。該系統亦可包含與該一或多個檢測工具通信之一或多個處理器。該一或多個處理器可經組態以促進該複數個晶圓之線上部分平均測試。該一或多個處理器可進一步經組態以：聚合自該一或多個檢測工具獲得之檢測結果以針對該複數個晶圓獲得複數個經聚合檢測結果；至少部分地基於針對該複數個晶圓獲得之該複數個經聚合檢測結果來識別該複數個晶圓當中之一或多個統計離群值；及取消該一或多個統計離群值進入一供應鏈以用於一下游製造程序之資格，或分離該一或多個統計離群值以用於進一步評估、測試或再利用。 本發明之一額外實施例係針對一種檢測系統。該系統可包含一或多個檢測工具，該一或多個檢測工具經組態以在晶圓製作期間在複數個關鍵步驟處對複數個晶圓執行線上檢測及計量。該系統亦可包含與該一或多個檢測工具通信之一或多個處理器。該一或多個處理器可經組態以促進該複數個晶圓之線上部分平均測試。該一或多個處理器可進一步經組態以：設立一控制界限以滿足針對利用該複數個晶圓之一下游製造程序界定之一風險容限位準(risk tolerance level)；聚合自該一或多個檢測工具獲得之檢測結果以針對該複數個晶圓獲得複數個經聚合檢測結果；至少部分地基於針對該複數個晶圓獲得之該複數個經聚合檢測結果來識別不能滿足針對該下游製造程序設立之該控制界限之一或多個統計離群值；及取消該一或多個統計離群值進入一供應鏈以用於一下游製造程序之資格，或分離該一或多個統計離群值以用於進一步評估、測試或再利用。 應理解，前述一般說明及以下詳細說明兩者皆僅係例示性及闡釋性的且不必限制本發明。　併入本說明書中且構成本說明書之一部分之隨附圖式圖解說明本發明之標的物。說明與圖式一起用於闡釋本發明之原理。
相關申請案交叉參考 本申請案依據35 U.S.C. § 119(e)主張於2017年3月23日提出申請之美國臨時申請案第62/475,749號之權益。該美國臨時申請案第62/475,749號據此藉由全文引用方式併入本文中。 現在將詳細參考附圖中所圖解說明之所揭示標的物。 本發明之實施例係針對用於線上部分平均測試及潛在可靠性缺陷辨識及/或偵測之方法及系統。潛在可靠性缺陷係指一裝置中存在的來自製造之缺陷，該等缺陷通過最初品質測試但當在其工作環境中啟動時仍致使過早失效。舉例而言，晶圓可經製作且用於生產各種類型之半導體電子組件。然後此等半導體電子組件可用於各種目的之領域(例如，其可併入至汽車或需要高可靠性或低現場失效率之其他類型之運載工具、飛行器、軍事、醫療及其他裝置中)且可在各種類型之環境中操作。此等半導體電子組件中之某些半導體電子組件可在將來在某些點處過早地失效，從而致使可靠性問題。根據本發明組態之方法及系統係針對提供潛在可靠性缺陷辨識/偵測，該潛在可靠性缺陷辨識/偵測可識別處於風險中之晶圓/晶粒以用於進一步測試或將處於風險中之晶圓/晶粒自供應鏈排除以減少可在現場中過早地失效之晶粒之數目。 根據本發明組態之方法及系統可利用線上部分平均(I-PAT)測試來提供潛在可靠性缺陷辨識。部分平均測試(PAT)係用於自按照所設立方針(例如，汽車工業可具有由汽車電子協會設立之方針)供應之半導體移除具有異常特性(離群值)之部分的一基於統計之方法。可基於針對具有其獨特設計及處理之特定部分之電測試結果之一樣本來設立用於PAT之測試界限。每一部分設計及其相關聯處理可展示針對每一測試要求之測試結果之一分佈且此資料可用作用於設立PAT界限之基礎。 可靠性研究已展示，具有異常電特性之半導體部分往往係影響長期品質及可靠性問題之較主要原因。具體而言，與同一群體或批次中更可能在現場中失效之其他部分相比，最初通過所有製造測試之裝置反而可視為離群值。因此，PAT方法可前攝性地識別此等離群值以用於進一步測試、評估或自生產貨物排除。然而，應注意，基於來自探測器及測試器之電參數資料之現有PAT通常允許製作以達成可靠性缺陷控制之百萬分之一(PPM)位準，但盡力偵測潛在可靠性缺陷。對汽車工業之新要求係十億分之一(PPB)，其表示現有PAT方法不能滿足之控制位準。 線上部分平均測試(I-PAT)藉由考量由線上缺陷檢測工具(例如，寬頻電漿、雷射掃描、宏觀、背側及諸如此類)提供之檢測結果來擴展PAT方法。研究已展示，針對一設計良好產品及一成熟半導體製造程序，可使用線上缺陷檢測工具來線上偵測將致使潛在可靠性失效之缺陷之大部分。複雜之處在於每個晶圓上存在數千個此等缺陷而僅該數千個此等缺陷之一極小部分繼續形成潛在可靠性問題。因此，單獨地使用由線上缺陷檢測工具提供之檢測結果可導致識別到過多缺陷(例如，在幾乎每個晶粒中皆可找到某些缺陷)，此可繼而導致極低產品良率(例如，簡單地廢棄晶圓上之幾乎每個晶粒，此乃因在幾乎每個晶粒中可存在某些缺陷)。 因此，預期根據本發明之某些實施例組態之I-PAT可考量由線上缺陷檢測工具、計量工具(例如，疊對、膜厚度、臨界尺寸及諸如此類)、缺陷分析或良率管理工具、最終測試資料、電老化資料及/或各種其他類型之統計資料之一組合提供之資料/結果以找到可用於理解哪些線上缺陷可具有形成潛在可靠性缺陷之一統計上較高機率的相關性。類似於當前現有參數方法，可表明具有較高位準之缺陷率或計量可變性、在正常群體分佈之外之晶粒可具有過早失效之一較高發生率，即使該等晶粒通過了最終電測試。供應商可使用此資訊來選擇性地使此等晶粒經受進一步評估、測試、再利用，或者選擇性地排除此等晶粒防止其進入一供應鏈用於一下游製造程序(例如，針對汽車或類似風險規避應用)供應鏈。 通常參考圖1及圖2。圖1係繪示表示自一線上缺陷檢測工具獲得之檢測結果之一堆疊缺陷圖100之一圖解。堆疊缺陷圖100可表示對複數個層獲得之一聚合檢測。圖2係可由已經歷相同線上檢測計劃之複數個晶圓(一晶圓群體)上之所有晶粒建立之一缺陷直方圖200。預期，然後可識別統計離群值，且可將此等離群值與生產貨物分離以用於進一步測試、再利用或排除，此乃因該等離群值可較可能在現場中失效。 如圖2中所展示，圖2中所展示之例示性直方圖200之y軸可表示堆疊缺陷之數目或其基於機率、缺陷大小、缺陷關鍵程度指數及/或其他類型之缺陷量測值之某種修改形式。虛線垂直線202可表示經設立以滿足針對一特定產品界定之一特定風險容限位準之一控制界限。舉例而言，用於一可棄式非安全關鍵裝置中之一半導體電子組件可具有一相對較高風險容限位準，此允許將控制界限202放置為較接近直方圖200右側以容許一較高可靠性風險(且因此廢棄較少潛在良好晶粒)。另一方面，用於一非可棄式安全關鍵裝置(例如，一汽車)中之一半導體電子組件可具有一相對較低風險容限位準，從而使得將控制界限202放置為較接近直方圖200之左側以提供潛在可靠性缺陷之一較積極分格(以廢棄較潛在良好晶粒為代價)。 預期，控制界限202可係靜態的，但在某些實施例中亦可經組態以可動態地調整。舉例而言，控制界限202可組態為每晶粒高風險異常之可允許數量之一動態界限，其中控制界限202可依據不同晶圓群體、晶圓批次或複數個晶圓批次而設定。亦預期，使用堆疊缺陷之數目及其某種修改形式來設定控制界限202僅僅係例示性的且並不意在係限制性的。預期，用於判定控制界限202及識別處於風險中之晶粒之準則可包含但不限於依據來自一或多個檢測源之檢測之每晶粒堆疊層缺陷計數、依據檢測之每晶粒單個關鍵層缺陷計數、每晶粒缺陷大小群體、每晶粒缺陷類型群體(例如，自影像屬性檢視或自影像屬性推斷出)、缺陷分格屬性(例如，在檢測期間導出之量值、極性或其他)及/或已知或者疑似熱點。 用於判定控制界限202之額外準則可包含缺陷數量、大小、類型或一特定區域內或已知或假定為對執行關鍵之一可界定敏感「注意區域」內之封殺率(kill ratio) (缺陷密度)、可靠性或耐久性。在設立控制界限202時亦可考量來自目標或晶粒、有關於疊對疊對量測值、臨界尺寸及/或光學臨界尺寸形狀量測值、膜厚度或組成物、晶圓平坦度或拓撲、電阻率或局域化應力資訊之計量資料。 預期，違反上文所提及之一或多個控制界限202之晶粒實際上可視為「處於風險中」(簡單地由於位於彼群體之正常分佈之外)且可被識別及/或被自生產貨物排除，此乃因該等可晶粒較可能在現場中失效。然而，應注意，此方法可具有某些限制。舉例而言，為使該方法變得有效，其可需要執行大量(但可管理)檢測。一般而言，執行之檢測愈多，製作將能夠識別潛在可靠性缺陷之可能性愈大。然而，在特定情形中，就此而言可有可能此資料(例如，特定步驟、缺陷類型、缺陷大小或諸如此類)之大部分可提供小的價值。另外，一統計方法可不可避免地導致某種程度之阿爾法風險(alpha risk) (錯誤地拒絕良好晶粒之風險，亦稱為「漏殺(underkill)」)及貝塔風險(beta risk) (不能拒絕實際不良晶粒之風險，亦稱為「過殺(overkill)」)。 過殺及漏殺兩者皆係昂貴的且若可能的話應最小化。在某些實施例中，可有可能藉由應用資料處理演算法來最佳化檢測負載且增加用於晶粒排除或隔離之參數之置信度以使線上檢測資料與依據老化可靠性測試品質控制資料、現場返回或其某種組合之結果相關。此等資料處理演算法之目的係識別哪些檢測步驟、缺陷類型、缺陷大小及/或計量參數最有可能提供可行動資料，依據該可行動資料可最有效的屏蔽統計離群值。預期，此方法可幫助消除低相關性檢測步驟且可幫助改良總體相關性，此繼而可減少漏殺及過殺。 圖3係繪示根據上文所闡述之程序組態之I-PAT之一例示性實施方案之一圖解。如圖3中所展示，可對照一潛在缺陷機率直方圖300來分析自多個(例如，10個)關鍵程序步驟收集之一晶圓之一堆疊缺陷圖。如先前所闡述，可針對晶圓上之每一晶粒基於堆疊缺陷之數目來計算一潛在缺陷機率，該潛在缺陷機率藉由大小、粗略分格分類、晶粒位置、注意區域、層步驟權重及/或其他類型之缺陷量測值修改。應注意，此等晶粒中之某些晶粒可識別為統計離群值(例如，基於與一所設立控制界限302之比較所判定，諸如平均值加上三個標準偏差或諸如此類)。然後可在一輸出檔案(例如，含有指示此等晶粒之位置之資料之一晶圓圖檔案)中識別此等統計離群值或將該等統計離群值實體地標記為有缺陷的或否則標記為分離的以用以進一步評估、再利用或拒絕進入供應鏈以幫助減少可在現場中過早地失效之晶圓/晶粒之數目。 圖4係繪示根據本發明組態之一線上部分平均測試(I-PAT)方法400之一實施例之一流程圖。如圖4中所展示，一晶圓製作商可選擇識別最終將經受老化可靠性測試之起始材料(步驟402)。晶圓製作商亦可選擇在製作程序期間在每一關鍵步驟處對所有晶圓執行檢測及計量(例如，100％檢測及計量) (步驟404)。預期，檢測處方可用於幫助找到所有可能缺陷。在某些實施例中，可包含且記錄原始缺陷資料以用於使用一或多個資料庫或資料儲存裝置之隨後分析。 在處理及最終測試之後，所有晶粒皆可經歷一可靠性測試(有時稱為一老化，亦即，一系統之組件在投入使用之前藉由其來實踐之一程序)以識別可靠性失效(步驟406)。另外及/或另一選擇係，可對所有可靠性失效執行實體失效分析及反擊(hit-back)分析(例如，實際上發生在現場返回中)以使可靠性失效與線上缺陷資料相關(步驟408)。然後可在步驟410中利用所得相關性來識別最關鍵層、缺陷類型、缺陷位置、大小臨限值、敏感度要求及/或檢測工具。在步驟410中獲得之資訊可用於設置一大批量製造(HVM)生產實施方案策略(步驟412)。預期，此一策略仍可需要非任意檢測(例如，如步驟404中所陳述之100％檢測及計量)，但可對一經減少層組執行。 在步驟410中所獲得之資訊亦可在步驟414中用於幫助繪製出阿爾法/貝塔曲線使得晶圓製作商可判定是否(及/或如何)調整先前所闡述之控制界限。預期，晶圓製作商可在一連續基礎上重複步驟402至步驟414，從而精細化檢測策略來以最低成本提供最高相關性。亦預期，隨著累積資料集生長，資料處理演算法可用於改良總體相關性且進一步改良檢測精確度。 如依據上文將瞭解，上文所闡述之線上部分平均測試(I-PAT)方法400提供線上檢測與部分平均測試之一整合。與現有檢測技術相比，以此方式組態之I-PAT方法400提供對潛在可靠性缺陷之一較高位準控制。預期，I-PAT方法400可充分利用諸多線上檢測及計量屬性來識別可能已逃離製作設施/現場之潛在缺陷。另外，I-PAT方法400之靈活之處在於其允許半導體製作商(及組件製造商)調整控制位準以達成實施方案成本與減少潛在可靠性缺陷之間的所要平衡。 現在參考圖5，展示繪示根據本發明之實施例組態之一檢測系統500之一方塊圖。檢測系統500可包含通信地耦合至一或多個電腦處理器504之一或多個線上缺陷檢測工具502。線上缺陷檢測工具502可經組態以利用各種線上檢測技術檢測複數個晶圓506之複數個層。可藉由將某種缺陷偵測演算法及/或方法應用於所獲得晶圓之影像來執行線上缺陷檢測。缺陷偵測演算法及/或方法可包含此項技術中已知之任何適合演算法及/或方法。舉例而言，處理器504可量化某些所偵測特徵且比較其與一臨限值。具有高於臨限值之值之任何輸出可識別為一潛在缺陷而具有低於臨限值之值之任何輸出可不識別為一潛在缺陷。在另一實例中，處理器504可經組態以在對輸出執行或不執行缺陷偵測之情況下將所獲得結果發送至一儲存媒體508。 處理器504亦可經組態以接收由線上缺陷檢測工具502獲得之檢測結果且聚合該等檢測結果以針對複數個晶圓獲得複數個聚合結果。然後處理器504可用於幫助判定一或多個控制界限，該一或多個控制界限可用於幫助識別實際上可視為「處於風險中」之晶粒且識別該等晶粒以用於進一步評估或將此等晶粒自生產貨物排除，此乃因該等晶粒可較可能在現場中失效。處理器504可進一步經組態以自老化可靠性測試工具510及/或現場返回512接收品質控制資料。處理器504可處理自老化可靠性測試工具510及/或現場返回512接收之資料以及自線上缺陷檢測工具502接收之資料以使線上檢測資料與自老化可靠性測試工具510及/或現場返回512接收之資料有關。如先前所提及，執行此資料相關之目的係幫助識別哪些檢測步驟、缺陷類型、缺陷大小及/或計量參數最有可能提供可行動資料，依據該可行動資料可最有效的屏蔽統計離群值。預期，此相關程序可幫助取消/消除低相關性檢測步驟且可幫助改良總體相關性，此繼而可減少漏殺及過殺。在某些實施例中，已被識別為具有潛在可靠性問題之晶圓/晶粒可報告於一或多個顯示裝置上。另一選擇係，已被識別為具有潛在可靠性問題之晶圓/晶粒可被識別或實體地標記為有缺陷的或否則分離的以用於進一步評估、再利用或被拒絕進入供應鏈以幫助減少可在現場中過早地失效之晶圓/晶粒之數目。 應理解，本文中所闡述之處理器中之每一者可採取各種形式，包含一個人電腦系統、影像電腦、主機電腦系統、工作站、網路器具、網際網路器具或其他裝置。一般而言，術語「電腦系統」可廣泛界定為囊括具有執行來自一記憶體媒體之指令之一或多個處理器之任何裝置。電腦子系統或系統亦可包含此項技術中已知之任何適合處理器，諸如一平行處理器。另外，電腦子系統或系統可包含具有高速處理及軟體之一電腦平臺作為一獨立工具或一網路化工具。 若一電腦系統包含一個以上電腦子系統，則不同電腦子系統可彼此耦合使得影像、資料、資訊、指令等可在電腦子系統之間發送，如本文中進一步闡述。舉例而言，一個電腦子系統可藉由任何適合傳輸媒介(其可包含此項技術中已知之任何適合有線及/或無線傳輸媒介)耦合至額外電腦子系統。此等電腦子系統中之兩者或兩者以上亦可藉由一共用電腦可讀儲存媒體有效地耦合。 預期，本發明之一額外實施例係關於一非暫時性電腦可讀媒體，該非暫時性電腦可讀媒體將可執行程式指令儲存於一電腦系統上以用於針對上文所闡述之目標放置執行一電腦實施方法。電腦可讀媒體可係一儲存媒體(諸如一磁碟或光碟、一磁帶)或此項技術中已知之任何其他適合非暫時性電腦可讀媒體。可以包含基於程序之技術、基於組件之技術及/或物件導向式技術以及其他技術之各種方式中之任何者來實施該等程式指令。舉例而言，可視需要使用ActiveX控件、C++物件、JavaBeans、微軟基礎類別(「MFC」)、SSE (SIMD串流擴展)或其他技術或方法來實施該等程式指令。 亦應理解，雖然上文之實例係指晶圓，但在不背離本發明之精神及範疇之情況下根據本發明之系統及方法亦適用於其他類型之經拋光板。本發明中所使用之術語晶圓可包含積體電路及其他裝置之製作中所使用之一半導體材料薄片以及諸如磁碟基板、規塊及諸如此類之其他薄經拋光板。 預期，本發明中所闡述之方法及系統可實施為獨立產品或實施為各種晶圓量測、檢測及/或熱點發現工具之組件。應理解，所揭示之方法中之具體步驟次序或層次係例示性方法之實例。基於設計偏好，應理解該方法中之具體步驟次序或層次可在保持於本發明之範疇及精神內之前提下經重新配置。亦應理解，出於圖解說明目的而單獨地呈現各圖中繪示之各種區塊。預期，雖然各圖中繪示之各種區塊可實施為單獨(且通信地耦合)裝置及/或處理單元，但在不背離本發明之精神及範疇之情況下該等區塊亦可整合於一起。 據信，依據前述說明將理解本發明之系統及設備及其諸多隨附優點，且將明瞭可在不背離所揭示之標的物或不犧牲其所有實質優點之情況下在組件之形式、構造及配置方面作出各種改變。所闡述之形式僅係解釋性的。
100‧‧‧堆疊缺陷圖
200‧‧‧缺陷直方圖/直方圖
202‧‧‧虛線垂直線/控制界限
300‧‧‧潛在缺陷機率直方圖
302‧‧‧所設立控制界限
400‧‧‧線上部分平均測試方法
402‧‧‧步驟
404‧‧‧步驟
406‧‧‧步驟
408‧‧‧步驟
410‧‧‧步驟
412‧‧‧步驟
500‧‧‧檢測系統
502‧‧‧線上缺陷檢測工具
504‧‧‧電腦處理器/處理器
506‧‧‧晶圓
508‧‧‧儲存媒體
510‧‧‧炙燒老化可靠性測試工具
512‧‧‧場返回現場返回
熟習此項技術者可藉由參考附圖而較佳理解本發明之眾多優點，在附圖中： 圖1係繪示一堆疊缺陷圖之一圖解，該堆疊缺陷圖表示自根據本發明之一實施例組態之一線上缺陷檢測工具獲得之檢測結果； 圖2係繪示由已經歷根據本發明之一實施例組態之相同線上檢測計劃之複數個晶圓上之晶粒建立之一缺陷直方圖的一圖解； 圖3係繪示根據本發明之一實施例組態之一線上缺陷檢測分析之缺陷直方圖及一例示性輸出之另一圖解； 圖4係繪示根據本發明組態之一線上部分平均測試(I-PAT)方法之一實施例之一流程圖；且 圖5係繪示根據本發明之實施例之組態之一檢測系統之一方塊圖。

Claims (20)

  1. 一種線上部分平均測試方法，其包括： 在晶圓製作期間在複數個關鍵步驟處對複數個晶圓執行線上檢測及計量； 利用一或多個處理器聚合自線上檢測及計量獲得之檢測結果以針對該複數個晶圓獲得複數個經聚合檢測結果； 至少部分地基於針對該複數個晶圓獲得之該複數個經聚合檢測結果來識別該複數個晶圓當中之一或多個統計離群值；及 取消該一或多個統計離群值進入一供應鏈以用於一下游製造程序之資格。
  2. 如請求項1之方法，其中該一或多個統計離群值包含該複數個晶圓中之一或多個晶圓中所含之一或多個晶粒。
  3. 如請求項1之方法，其進一步包括： 分離被取消進入該供應鏈之資格之該一或多個統計離群值以用於進一步評估、測試或再利用。
  4. 如請求項1之方法，其中該取消該一或多個統計離群值進入該供應鏈以用於該下游製造程序之資格進一步包括： 設立一控制界限以滿足針對該下游製造程序定義之一風險容限位準。
  5. 如請求項4之方法，其中至少部分地基於該複數個晶圓之該等經聚合檢測結果中之一缺陷數目來設立該控制界限。
  6. 如請求項4之方法，其中至少部分地基於以下各項來設立該控制界限：基於該線上檢測判定之每晶粒經聚合缺陷計數、基於該線上檢測判定之每晶粒單個關鍵層缺陷計數、每晶粒缺陷大小群體、每晶粒缺陷類型群體、缺陷數量、缺陷大小、一可界定區域內之封殺率、疊對量測值、臨界尺寸、光學臨界尺寸、形狀量測值、膜厚度、晶圓平坦度、晶圓電阻率或局域化晶圓應力。
  7. 如請求項1之方法，其進一步包括： 在晶圓製作之後執行該複數個晶圓之可靠性測試；及 使該複數個晶圓之該可靠性測試之結果與針對該複數個晶圓獲得之該複數個經聚合檢測結果相關以促進該一或多個統計離群值之識別。
  8. 如請求項7之方法，其進一步包括： 對自一或多個失效裝置擷取之一或多個晶粒執行失效分析；及 使該失效分析之結果與針對該複數個晶圓獲得之該複數個經聚合檢測結果相關以促進該一或多個統計離群值之識別。
  9. 一種系統，其包括： 一或多個檢測工具，其經組態以在晶圓製作期間在複數個關鍵步驟處對複數個晶圓執行線上檢測及計量；及 一或多個處理器，其與該一或多個檢測工具通信，該一或多個處理器經組態以促進該複數個晶圓之線上部分平均測試，該一或多個處理器進一步經組態以： 聚合自該一或多個檢測工具獲得之檢測結果以針對該複數個晶圓獲得複數個經聚合檢測結果； 至少部分地基於針對該複數個晶圓獲得之該複數個經聚合檢測結果來識別該複數個晶圓當中之一或多個統計離群值；及 取消該一或多個統計離群值進入一供應鏈以用於一下游製造程序之資格。
  10. 如請求項9之系統，其中該一或多個統計離群值包含該複數個晶圓中之一或多個晶圓中所含之一或多個晶粒。
  11. 如請求項9之系統，其中該一或多個處理器進一步經組態以： 分離被取消進入該供應鏈之資格之該一或多個統計離群值以用於進一步評估、測試或再利用。
  12. 如請求項9之系統，其中該一或多個處理器進一步經組態以： 設立一控制界限以滿足針對該下游製造程序定義之一風險容限位準。
  13. 如請求項12之系統，其中該一或多個處理器經組態以至少部分地基於該複數個晶圓之該等經聚合檢測結果中之一缺陷數目來設立該控制界限。
  14. 如請求項12之系統，其中該一或多個處理器經組態以至少部分地基於以下各項來設立該控制界限：基於該線上檢測判定之每晶粒經聚合缺陷計數、基於該線上檢測判定之每晶粒單個關鍵層缺陷計數、每晶粒缺陷大小群體、每晶粒缺陷類型群體、缺陷數量、缺陷大小、一可界定區域內之封殺率、疊對量測值、臨界尺寸、光學臨界尺寸、形狀量測值、膜厚度、晶圓平坦度、晶圓電阻率或局域化晶圓應力。
  15. 如請求項9之系統，其中該一或多個處理器進一步經組態以： 在晶圓製作之後執行該複數個晶圓之可靠性測試；及 使該複數個晶圓之該可靠性測試之結果與針對該複數個晶圓獲得之該複數個經聚合檢測結果相關以促進該一或多個統計離群值之識別。
  16. 如請求項15之系統，其中該一或多個處理器進一步經組態以： 對自一或多個失效裝置擷取之一或多個晶粒執行失效分析；及 使該失效分析之結果與針對該複數個晶圓獲得之該複數個經聚合檢測結果相關以促進該一或多個統計離群值之識別。
  17. 一種系統，其包括： 一或多個檢測工具，其經組態以在晶圓製作期間在複數個關鍵步驟處對複數個晶圓執行線上檢測及計量；及 一或多個處理器，其與該一或多個檢測工具通信，該一或多個處理器經組態以促進該複數個晶圓之線上部分平均測試，該一或多個處理器進一步經組態以： 設立一控制界限以滿足針對利用該複數個晶圓之一下游製造程序定義之一風險容限位準； 聚合自該一或多個檢測工具獲得之檢測結果以針對該複數個晶圓獲得複數個經聚合檢測結果； 至少部分地基於針對該複數個晶圓獲得之該複數個經聚合檢測結果來識別不能滿足針對該下游製造程序設立之該控制界限之一或多個統計離群值；及 取消該一或多個統計離群值進入一供應鏈以用於該下游製造程序之資格。
  18. 如請求項17之系統，其中該一或多個處理器進一步經組態以： 分離被取消進入該供應鏈之資格之該一或多個統計離群值以用於進一步評估、測試或再利用。
  19. 如請求項17之系統，其中該一或多個處理器進一步經組態以： 在晶圓製作之後執行該複數個晶圓之可靠性測試；及 使該複數個晶圓之該可靠性測試之結果與針對該複數個晶圓獲得之該複數個經聚合檢測結果相關以促進該一或多個統計離群值之識別。
  20. 如請求項19之系統，其中該一或多個處理器進一步經組態以： 對自一或多個失效裝置擷取之一或多個晶粒執行失效分析；及 使該失效分析之結果與針對該複數個晶圓獲得之該複數個經聚合檢測結果相關以促進該一或多個統計離群值之識別。
TW107109761A 2017-03-23 2018-03-22 用於線上部分平均測試及潛在可靠性缺陷偵測之方法及系統 TWI802560B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762475749P 2017-03-23 2017-03-23
US62/475,749 2017-03-23
US15/480,244 US10761128B2 (en) 2017-03-23 2017-04-05 Methods and systems for inline parts average testing and latent reliability defect detection
US15/480,244 2017-04-05

Publications (2)

Publication Number Publication Date
TW201903925A true TW201903925A (zh) 2019-01-16
TWI802560B TWI802560B (zh) 2023-05-21

Family

ID=63581758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109761A TWI802560B (zh) 2017-03-23 2018-03-22 用於線上部分平均測試及潛在可靠性缺陷偵測之方法及系統

Country Status (6)

Country Link
US (1) US10761128B2 (zh)
KR (1) KR102546453B1 (zh)
CN (1) CN110419099B (zh)
DE (1) DE112018001534T5 (zh)
TW (1) TWI802560B (zh)
WO (1) WO2018175214A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10867877B2 (en) 2018-03-20 2020-12-15 Kla Corporation Targeted recall of semiconductor devices based on manufacturing data
KR102603071B1 (ko) * 2018-12-07 2023-11-15 에이에스엠엘 네델란즈 비.브이. 반도체 제조 프로세스에서 수율에 영향을 주는 근본 원인을 결정하기 위한 방법
US11293970B2 (en) * 2020-01-12 2022-04-05 Kla Corporation Advanced in-line part average testing
US11754625B2 (en) * 2020-01-30 2023-09-12 Kla Corporation System and method for identifying latent reliability defects in semiconductor devices
US20220196723A1 (en) * 2020-12-18 2022-06-23 Kla Corporation System and method for automatically identifying defect-based test coverage gaps in semiconductor devices
US11656274B2 (en) * 2021-02-15 2023-05-23 Kla Corporation Systems and methods for evaluating the reliability of semiconductor die packages
US20220307990A1 (en) * 2021-03-24 2022-09-29 Kla Corporation Imaging reflectometry for inline screening
US11798827B2 (en) * 2021-05-06 2023-10-24 Kla Corporation Systems and methods for semiconductor adaptive testing using inline defect part average testing
CN113393422B (zh) * 2021-05-14 2022-03-22 深圳米飞泰克科技股份有限公司 确定探针卡异常的方法、装置、终端设备及存储介质
US11624775B2 (en) * 2021-06-07 2023-04-11 Kla Corporation Systems and methods for semiconductor defect-guided burn-in and system level tests
US11614480B2 (en) * 2021-06-08 2023-03-28 Kla Corporation System and method for Z-PAT defect-guided statistical outlier detection of semiconductor reliability failures
US11899065B2 (en) 2022-03-01 2024-02-13 Kla Corporation System and method to weight defects with co-located modeled faults
CN114850080A (zh) * 2022-04-29 2022-08-05 上海艾为电子技术股份有限公司 一种量产测试方法、***和存储介质
CN116223529A (zh) * 2023-05-09 2023-06-06 张家港大裕橡胶制品有限公司 一种膜压手套生产的智能检测方法及***

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267463B1 (ko) * 1998-07-20 2000-11-01 이재근 반도체 칩 결함에 기인한 수율손실칩수 및 유형별 불량칩수 측정방법
US7225107B2 (en) * 2001-05-24 2007-05-29 Test Advantage, Inc. Methods and apparatus for data analysis
US6794889B2 (en) * 2002-04-26 2004-09-21 Agilent Technologies, Inc. Unified apparatus and method to assure probe card-to-wafer parallelism in semiconductor automatic wafer test, probe card measurement systems, and probe card manufacturing
US7062410B2 (en) * 2004-06-23 2006-06-13 Intel Corporation Transistor performance analysis system
US8038897B2 (en) 2007-02-06 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for wafer inspection
US7494829B2 (en) * 2007-04-18 2009-02-24 Texas Instruments Incorporated Identification of outlier semiconductor devices using data-driven statistical characterization
US7711514B2 (en) 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
US8150140B2 (en) 2008-12-22 2012-04-03 Ngr Inc. System and method for a semiconductor lithographic process control using statistical information in defect identification
US8755045B2 (en) 2012-01-06 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Detecting method for forming semiconductor device
US8948495B2 (en) * 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
US10127652B2 (en) * 2014-02-06 2018-11-13 Kla-Tencor Corp. Defect detection and classification based on attributes determined from a standard reference image
US9767548B2 (en) 2015-04-24 2017-09-19 Kla-Tencor Corp. Outlier detection on pattern of interest image populations

Also Published As

Publication number Publication date
CN110419099A (zh) 2019-11-05
TWI802560B (zh) 2023-05-21
CN110419099B (zh) 2023-09-15
US10761128B2 (en) 2020-09-01
KR102546453B1 (ko) 2023-06-21
US20180275189A1 (en) 2018-09-27
KR20190123792A (ko) 2019-11-01
DE112018001534T5 (de) 2020-01-23
WO2018175214A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
TW201903925A (zh) 用於線上部分平均測試及潛在可靠性缺陷偵測之方法及系統
JP3870052B2 (ja) 半導体装置の製造方法及び欠陥検査データ処理方法
US7599817B2 (en) Abnormality cause specifying method, abnormality cause specifying system, and semiconductor device fabrication method
TWI469235B (zh) 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法
TWI614721B (zh) 在半導體製造中用於檢測之雜訊中所內嵌之缺陷之偵測
KR102212388B1 (ko) 설계 기반 소자 위험성 평가
TWI684000B (zh) 產生檢查配方的方法及其系統
JP2014239230A5 (zh)
US11688052B2 (en) Computer assisted weak pattern detection and quantification system
TWI758533B (zh) 設計關鍵性分析擴充之製程窗合格取樣
JP2011187836A (ja) 半導体製造装置の管理方法及び管理システム
US10133263B1 (en) Process condition based dynamic defect inspection
TWI647770B (zh) 晶圓的良率判斷方法以及晶圓合格測試的多變量偵測方法
JP2004296826A (ja) 品質管理装置及び品質管理方法
JP2008078392A (ja) 特性解析方法および装置、異常設備推定方法および装置、上記特性解析方法または異常設備推定方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体
JP4538205B2 (ja) 検査データの解析プログラム、検査データ解析装置
CN118151599A (zh) 机台监控***及机台监控方法
JP4563990B2 (ja) 分布解析方法および装置、異常設備推定方法および装置、上記分布解析方法または異常設備推定方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2003028930A (ja) 検査解析装置及び方法並びに検査解析実行手順プログラムを記録した記録媒体
JP2021135834A (ja) 不良増加検出装置及び不良増加検出方法
CN118043951A (zh) 用于经由缺陷及电性测试数据的相关性自动诊断及监测半导体缺陷裸片筛选性能的***
JP2002057195A (ja) 電子デバイスの検査における欠陥解析用データ作成方法、および、電子デバイスの検査データ解析システム
TW202331276A (zh) 用於多維動態部件平均測試之系統及方法
KR20050072166A (ko) 반도체 웨이퍼 검사방법