CN110419099A - 用于线上部分平均测试及潜在可靠性缺陷检验的方法及*** - Google Patents

用于线上部分平均测试及潜在可靠性缺陷检验的方法及*** Download PDF

Info

Publication number
CN110419099A
CN110419099A CN201880017721.XA CN201880017721A CN110419099A CN 110419099 A CN110419099 A CN 110419099A CN 201880017721 A CN201880017721 A CN 201880017721A CN 110419099 A CN110419099 A CN 110419099A
Authority
CN
China
Prior art keywords
outliers
statistics
inspection
chip
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880017721.XA
Other languages
English (en)
Other versions
CN110419099B (zh
Inventor
D·W·普利斯
R·J·拉瑟
R·卡佩尔
K·L·榭曼
D·G·苏瑟兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN110419099A publication Critical patent/CN110419099A/zh
Application granted granted Critical
Publication of CN110419099B publication Critical patent/CN110419099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C3/00—Registering or indicating the condition or the working of machines or other apparatus, other than vehicles
    • G07C3/14—Quality control systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Probability & Statistics with Applications (AREA)
  • Operations Research (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Databases & Information Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

本发明揭示用于线上部分平均测试及潜在可靠性缺陷辨识或检测的方法及***。一种线上部分平均测试方法可包含：在晶片制作期间在多个关键步骤处对多个晶片执行线上检验及计量；利用一或多个处理器聚合从线上检验及计量获得的检验结果以针对所述多个晶片获得多个经聚合检验结果；至少部分地基于针对所述多个晶片获得的所述多个经聚合检验结果而识别所述多个晶片当中的一或多个统计离群值；及取消所述一或多个统计离群值进入供应链以用于下游制造过程的资格，或分离所述一或多个统计离群值以用于进一步评估、测试或再利用。

Description

用于线上部分平均测试及潜在可靠性缺陷检验的方法及***
相关申请案交叉参考
本申请案依据35U.S.C.§119(e)主张于2017年3月23日提出申请的第62/475,749号美国临时申请案的权益。所述第62/475,749号美国临时申请案据此通过全文引用方式并入本文中。
技术领域
本发明一般来说涉及过程控制领域，且特定来说涉及半导体装置的检验及计量。
背景技术
薄经抛光板(例如硅晶片及类似者)是现代技术极重要的一部分。举例来说，晶片可能是指用于集成电路及其它装置的制作中的半导体材料薄片。薄经抛光板的其它实例可包含磁盘衬底、量块及类似者。虽然此处所描述的技术主要是指晶片，但应理解，所述技术还适用于其它类型的经抛光板。术语晶片及术语薄经抛光板在本发明中可互换地使用。
在制造半导体装置的过程中，晶片经历数百个处理步骤以图案化功能化装置。在这些步骤的过程中，执行检验及计量步骤以确保过程处于控制中且将在制造周期结束时产生功能化产品。检验工具可找到图案化中的非预期缺陷，而计量工具可对照意图而测量膜及图案的物理参数。虽然一些缺陷及计量误差可为显着的以便清晰地指示装置故障，但较少变化可具有不明确效应。这些的一部分可稍后继续致使装置在暴露于其工作环境之后提早发生可靠性故障。半导体装置的风险规避使用者(例如汽车、军事、航空及医疗应用)需要在十亿分率(PPB)范围内的故障率，其远低于现有的故障率。辨识及控制这些所谓的潜在可靠性缺陷是满足这些行业要求的关键。本文中需要提供用于潜在可靠性缺陷检测的方法及***。
发明内容
本发明针对于一种线上部分平均测试方法。所述方法可包含：在晶片制作期间在多个关键步骤处对多个晶片执行线上检验及计量；利用一或多个处理器聚合从线上检验及计量获得的检验结果以针对所述多个晶片获得多个经聚合检验结果；至少部分地基于针对所述多个晶片获得的所述多个经聚合检验结果而识别所述多个晶片当中的一或多个统计离群值；及取消所述一或多个统计离群值进入供应链以用于下游制造过程的资格，或分离所述一或多个统计离群值以用于进一步评估、测试或再利用。
本发明的额外实施例是一种检验***。所述***可包含一或多个检验工具，所述一或多个检验工具经配置以在晶片制作期间在多个关键步骤处对多个晶片执行线上检验及计量。所述***还可包含与所述一或多个检验工具通信的一或多个处理器。所述一或多个处理器可经配置以促进所述多个晶片的线上部分平均测试。所述一或多个处理器可进一步经配置以：聚合从所述一或多个检验工具获得的检验结果以针对所述多个晶片获得多个经聚合检验结果；至少部分地基于针对所述多个晶片获得的所述多个经聚合检验结果而识别所述多个晶片当中的一或多个统计离群值；及取消所述一或多个统计离群值进入供应链以用于下游制造过程的资格，或分离所述一或多个统计离群值以用于进一步评估、测试或再利用。
本发明的额外实施例针对于一种检验***。所述***可包含一或多个检验工具，所述一或多个检验工具经配置以在晶片制作期间在多个关键步骤处对多个晶片执行线上检验及计量。所述***还可包含与所述一或多个检验工具通信的一或多个处理器。所述一或多个处理器可经配置以促进所述多个晶片的线上部分平均测试。所述一或多个处理器可进一步经配置以：确立控制界限以满足针对利用所述多个晶片的下游制造过程界定的风险宽容度(risk tolerance level)；聚合从所述一或多个检验工具获得的检验结果以针对所述多个晶片获得多个经聚合检验结果；至少部分地基于针对所述多个晶片获得的所述多个经聚合检验结果而识别不能满足针对所述下游制造过程确立的所述控制界限的一或多个统计离群值；及取消所述一或多个统计离群值进入供应链以用于下游制造过程的资格，或分离所述一或多个统计离群值以用于进一步评估、测试或再利用。
应理解，前述一般说明及以下详细说明两者均仅为示范性及阐释性的且不必限制本发明。并入本说明书中且构成本说明书的一部分的随附图式图解说明本发明的标的物。说明与图式一起用于阐释本发明的原理。
附图说明
所属领域的技术人员可通过参考附图而较佳理解本发明的众多优点，在附图中：
图1是描绘堆叠缺陷图的图解，所述堆叠缺陷图表示从根据本发明的实施例配置的线上缺陷检验工具获得的检验结果；
图2是描绘由已经历根据本发明的实施例配置的相同线上检验计划的多个晶片上的裸片建立的缺陷直方图的图解；
图3是描绘根据本发明的实施例配置的线上缺陷检验分析的缺陷直方图及示范性输出的另一图解；
图4是描绘根据本发明配置的线上部分平均测试(I-PAT)方法的实施例的流程图；及
图5是描绘根据本发明的实施例配置的检验***的框图。
具体实施方式
现在将详细参考附图中所图解说明的所揭示标的物。
本发明的实施例针对于用于线上部分平均测试及潜在可靠性缺陷辨识及/或检测的方法及***。潜在可靠性缺陷是指装置中存在的来自制造的缺陷，所述缺陷通过最初质量测试，但当在其工作环境中启动时仍导致过早故障。举例来说，晶片可经制作且用于生产各种类型的半导体电子组件。这些半导体电子组件接着可在现场用于各种目的(例如，其可并入到汽车或需要高可靠性或低现场故障率的其它类型的运载工具、飞行器、军事、医疗及其它装置中)且可在各种类型的环境中操作。这些半导体电子组件中的一些半导体电子组件可在将来在某一点处过早地出故障，从而导致可靠性问题。根据本发明配置的方法及***针对于提供潜在可靠性缺陷辨识/检验，所述潜在可靠性缺陷辨识/检测可识别处于风险中的晶片/裸片以用于进一步测试或将处于风险中的晶片/裸片从供应链排除以减少可在现场中过早地出故障的裸片的数目。
根据本发明配置的方法及***可利用线上部分平均(I-PAT)测试来提供潜在可靠性缺陷辨识。部分平均测试(PAT)为用于从按照所确立方针(例如，汽车行业可具有由汽车电子协会确立的方针)供应的半导体移除具有异常特性(离群值)的部分的基于统计的方法。可基于针对具有其独特设计及处理的所述特定部分的电测试结果的样本而确立用于PAT中的测试界限。每一部分设计及其相关联处理可展示针对每一测试要求的测试结果的分布且此数据可用作用于确立PAT界限的基础。
可靠性研究已展示，具有异常电特性的半导体部分往往是影响长期质量及可靠性问题的较主要原因。具体来说，与同一群体或批次中更可能在现场出故障的其它部分相比较，最初通过所有制造测试的装置反而可被视为离群值。因此，PAT方法可前摄性地识别这些离群值以用于进一步测试、评估或从生产货物排除。然而，应注意，基于来自探测器及测试器的电参数数据的现有PAT一般允许制作达成可靠性缺陷控制的百万分率(PPM)水平，但尽力检测潜在可靠性缺陷。对汽车的新要求为十亿分率(PPB)，其表示现有PAT方法不能满足的控制水平。
线上部分平均测试(I-PAT)通过考虑由线上缺陷检验工具(例如，宽带等离子体、激光扫描、宏观、背侧及类似者)提供的检验结果来扩展PAT方法。研究已展示，针对设计良好产品及成熟半导体制造过程，可使用线上缺陷检验工具来线上检测将导致潜在可靠性故障的缺陷的大部分。复杂之处在于每个晶片上存在数千个这些缺陷而仅所述数千个这些缺陷的极小部分继续形成可能可靠性问题。因此，单独地使用由线上缺陷检验工具提供的检验结果可导致识别到过多缺陷(例如，在几乎每个裸片中均可找到一些缺陷)，此可继而导致极低产品合格率(例如，仅仅废弃晶片上的几乎每个裸片，因为在几乎每个裸片中可存在一些缺陷)。
因此，预期根据本发明的一些实施例配置的I-PAT可考虑由线上缺陷检验工具、计量工具(例如，叠对、膜厚度、临界尺寸及类似者)、缺陷分析或合格率管理工具、最终测试数据、电老化数据及/或各种其它类型的统计数据的组合提供的数据/结果以找到可用于理解哪些线上缺陷可具有形成潜在可靠性缺陷的统计上较高概率的相关性。类似于当前存在的参数方法，可表明具有较高水平的缺陷率或计量可变性、在正常群体分布之外的裸片可具有过早故障的较高发生率，即使所述裸片通过了最终电测试。供应商可使用此信息来选择性地使这些裸片经受进一步评估、测试、再利用，或者选择性地排除这些裸片防止其进入供应链用于下游制造过程(例如，针对汽车或类似风险规避应用)供应链。
一般参考图1及2。图1是描绘表示从线上缺陷检验工具获得的检验结果的堆叠缺陷图100的图解。堆叠缺陷图100可表示对多个层获得的聚合检验。图2是可依据已经历相同线上检验计划的多个晶片(晶片群体)上的所有裸片创建的缺陷直方图200。预期，接着可识别统计离群值，且可将这些离群值与生产货物分离以用于进一步测试、再利用或排除，因为所述离群值可更有可能在现场出故障。
如图2中所展示，图2中所展示的示范性直方图200的y轴可表示堆叠缺陷的数目或其基于概率、缺陷大小、缺陷临界度指数及/或其它类型的缺陷测量值的某种修改。虚线垂直线202可表示经确立以满足针对特定产品界定的特定风险宽容度的控制界限。举例来说，在可弃式非安全关键装置中所利用的半导体电子组件可具有相对较高风险宽容度，此允许将控制界限202放置为较接近直方图200右侧以容许较高可靠性风险(且因此废弃较少可能良好裸片)。另一方面，在非可弃式安全关键装置(例如，汽车)中所利用的半导体电子组件可具有相对较低风险宽容度，从而使得将控制界限202放置为较接近直方图200的左侧以提供可能可靠性缺陷的较积极分格(以废弃较可能良好裸片为代价)。
预期，控制界限202可为静态的，但在一些实施例中还可经配置以可动态地调整。举例来说，控制界限202可配置为每裸片高风险异常的可允许数量的动态界限，其中控制界限202可依据不同晶片群体、晶片批次或多个晶片批次而设定。还预期，使用堆叠缺陷的数目及其某种修改形式来设定控制界限202仅仅为示范性的且并不打算为限制性的。预期，用于确定控制界限202及识别处于风险中的裸片的准则可包含但不限于依据一或多个检验源的检验的每裸片堆叠层缺陷计数、依据检验的每裸片单个关键层缺陷计数、每裸片缺陷大小群体、每裸片缺陷类型群体(例如，从图像属性检视或从图像属性推断出)、缺陷分格属性(例如，在检验期间导出的量值、极性或其它)及/或已知或者疑似热点。
用于确定控制界限202的额外准则可包含在特定区域内或在已知或假定为对性能、可靠性或耐久性关键的可界定敏感“关注区域”内的缺陷数量、大小、类型或封杀率(缺陷密度)。在确立控制界限202时还可考虑来自目标或裸片的有关于叠对测量值、临界尺寸及/或光学临界尺寸形状测量值、膜厚度或组成物、晶片平坦度或拓扑、电阻率或局部应力信息的计量数据。
预期，违反上文所提及的一或多个控制界限202的裸片实际上可被视为“处于风险中”(仅仅由于位于所述群体的正常分布之外)且可被识别及/或被从生产货物排除，因为所述裸片可更有可可能在现场出故障。然而，应注意，此方法可具有一些限制。举例来说，为使所述方法变得有效，其可需要执行大(但可管理)量的检验。一般来说，执行的检验越多，制作将能够识别潜在可靠性缺陷的可能性越大。然而，在特定情景中，可能的情况为：此数据(例如，特定步骤、缺陷类型、缺陷大小或类似者)的大部分可在这方面提供较小价值。另外，统计方法可不可避免地导致某种程度的阿尔法风险(错误地拒绝良好裸片的风险，还称为“漏杀(underkill)”)及贝塔风险(不能拒绝实际不良裸片的风险，还称为“过杀(overkill)”)。
漏杀及过杀两者均为昂贵的且应在可能的情况下最小化。在一些实施例中，可有可能通过应用数据处理算法来优化检验负载且增加用于裸片排除或隔离的参数的置信度以使线上检验数据与依据老化可靠性测试质量控制数据、现场返回或其某种组合得出的结果相关。这些数据处理算法的目的为识别哪些检验步骤、缺陷类型、缺陷大小及/或计量参数最有可能提供可行动数据，依据所述可行动数据可最有效地屏蔽统计离群值。预期，此方法可帮助消除低相关性检验步骤且可帮助改进总体相关性，此继而可减少过杀及漏杀。
图3是描绘根据上文所描述的过程配置的I-PAT的示范性实施方案的图解。如图3中所展示，可对照潜在缺陷概率直方图300来分析从多个(例如，10个)关键过程步骤收集的晶片的堆叠缺陷图。如先前所描述，可针对晶片上的每一裸片基于堆叠缺陷的数目来计算潜在缺陷概率，所述潜在缺陷概率通过大小、粗略分格分类、裸片位置、关注区域、层步骤加权及/或其它类型的缺陷测量值来修改。应注意，这些裸片中的一些裸片可识别为统计离群值(例如，基于与所确立控制界限302的比较而确定，例如平均值加上三个标准偏差或类似者)。接着可在输出文件(例如，含有指示这些裸片的位置的数据的晶片图文件)中识别这些统计离群值或将所述统计离群值物理地标记为有缺陷的或否则标记为分离的以用以进一步评估、再利用或拒绝进入供应链以帮助减少可在现场过早地出故障的晶片/裸片的数目。
图4是描绘根据本发明配置的线上部分平均测试(I-PAT)方法400的实施例的流程图。如图4中所展示，晶片制作商可选择识别最终将经受老化可靠性测试的起始材料(步骤402)。晶片制作商还可选择在制作过程期间在每一关键步骤处对所有晶片执行检验及计量(例如，100％检验及计量)(步骤404)。预期，可利用检验处方来帮助找到所有可能缺陷。在一些实施例中，可包含且记录原始缺陷数据以用于使用一或多个数据库或数据存储装置进行后续分析。
在处理及最终测试之后，所有裸片均可经历可靠性测试(有时称为老化，即，***的组件在投入运行之前借以实践的过程)以识别可靠性故障(步骤406)。另外及/或替代地，可对所有可靠性故障执行物理故障分析及反击(hit-back)分析(例如，实际上发生在现场返回中)以使可靠性故障与线上缺陷数据相关(步骤408)。接着可在步骤410中利用所得相关性来识别最关键层、缺陷类型、缺陷位置、大小阈值、敏感度要求及/或检验工具。在步骤410中获得的信息可用于设置大批量制造(HVM)生产实施策略(步骤412)。预期，此策略仍可需要非任意检验(例如，如步骤404中所陈述的100％检验及计量)，但可对经减少层组执行。
在步骤410中所获得的信息还可在步骤414中用于帮助绘制出阿尔法/贝塔曲线，使得晶片制作商可确定是否(及/或如何)调整先前所描述的控制界限。预期，晶片制作商可在连续基础上重复步骤402到414，从而精细化检验策略来以最低成本提供最高相关性。还预期，随着积累数据集生长，数据处理算法可用于改进总体相关性且进一步改进检验精确度。
如依据上文将了解，上文所描述的线上部分平均测试(I-PAT)方法400提供线上检验与部分平均测试的整合。与现有检验技术相比较，以此方式配置的I-PAT方法400提供对潜在可靠性缺陷的较高水平的控制。预期，I-PAT方法400可充分利用许多线上检验及计量属性来识别可能已逃离制作设施/地点的潜在缺陷。另外，I-PAT方法400的灵活之处在于其允许半导体制作商(及组件制造商)调整控制水平以达成实施成本与潜在可靠性缺陷的减少之间的所要平衡。
现在参考图5，展示描绘根据本发明的实施例配置的检验***500的框图。检验***500可包含通信地耦合到一或多个计算机处理器504的一或多个线上缺陷检验工具502。线上缺陷检验工具502可经配置以利用各种线上检验技术检验多个晶片506的多个层。可通过将某种缺陷检测算法及/或方法应用于所获得晶片的图像来执行线上缺陷检验。缺陷检测算法及/或方法可包含此项技术中已知的任何适合算法及/或方法。举例来说，处理器504可量化一些所检测特征且将其与阈值进行比较。具有高于阈值的值的任何输出可识别为可能缺陷，而具有低于阈值的值的任何输出不可识别为可能缺陷。在另一实例中，处理器504可经配置以在对输出执行或不执行缺陷检测的情况下将所获得结果发送到存储媒体508。
处理器504还可经配置以接收由线上缺陷检验工具502获得的检验结果且聚合所述检验结果以针对多个晶片获得多个聚合结果。接着处理器504可用于帮助确定一或多个控制界限，所述一或多个控制界限可用于帮助识别实际上可被视为“处于风险中”的裸片且识别所述裸片以用于进一步评估或将这些裸片从生产货物排除，因为所述裸片可更有可能在现场出故障。处理器504可进一步经配置以从老化可靠性测试工具510及/或现场返回512接收质量控制数据。处理器504可处理从老化可靠性测试工具510及/或现场返回512接收的数据以及从线上缺陷检验工具502接收的数据以使线上检验数据与从老化可靠性测试工具510及/或现场返回512接收的数据有关。如先前所提及，执行此数据相关的目的为帮助识别哪些检验步骤、缺陷类型、缺陷大小及/或计量参数最有可能提供可行动数据，依据所述可行动数据可最有效地屏蔽统计离群值。预期，此相关过程可帮助取消/消除低相关性检验步骤且可帮助改进总体相关性，此继而可减少过杀及漏杀。在一些实施例中，可在一或多个显示装置上报告已被识别为具有潜在可靠性问题的晶片/裸片。替代地，已被识别为具有潜在可靠性问题的晶片/裸片可被识别或物理地标记为有缺陷的或否则分离的以用于进一步评估、再利用或被拒绝进入供应链以帮助减少可在现场过早地出故障的晶片/裸片的数目。
应理解，本文中所描述的处理器中的每一者可采取各种形式，包含个人计算机***、图像计算机、主机计算机***、工作站、网络器具、因特网器具或其它装置。一般来说，术语“计算机***”可广泛地定义为囊括具有执行来自存储器媒体的指令的一或多个处理器的任何装置。计算机子***或***还可包含此项技术中已知的任何适合处理器，例如平行处理器。另外，计算机子***或***可包含具有高速处理及软件的计算机平台作为独立或网络化工具。
如果计算机***包含一个以上计算机子***，那么不同计算机子***可彼此耦合使得图像、数据、信息、指令等可在计算机子***之间发送，如本文中进一步描述。举例来说，一个计算机子***可通过任何适合传输媒介(其可包含此项技术中已知的任何适合有线及/或无线传输媒介)耦合到额外计算机子***。这些计算机子***中的两者或两者以上还可通过共用计算机可读存储媒体有效地耦合。
预期，本发明的额外实施例涉及存储程序指令的非暂时性计算机可读媒体，所述程序指令可在计算机***上执行以用于针对上文所描述的目标放置执行计算机实施的方法。计算机可读媒体可为存储媒体(例如磁盘或光盘、磁带)或此项技术中已知的任何其它适合非暂时性计算机可读媒体。可以包含基于过程的技术、基于组件的技术及/或面向对象的技术以及其它技术的各种方式中的任何者来实施所述程序指令。举例来说，可视需要使用ActiveX控件、C++对象、JavaBeans、微软基础类别(“MFC”)、SSE(流式SIMD扩展)或其它技术或方法来实施所述程序指令。
还应理解，虽然上文的实例是指晶片，但在不背离本发明的精神及范围的情况下根据本发明的***及方法还适用于其它类型的经抛光板。本发明中所使用的术语晶片可包含集成电路及其它装置的制作中所使用的半导体材料薄片以及例如磁盘衬底、量块及类似者的其它薄经抛光板。
预期，本发明中所描述的方法及***可实施为独立产品或实施为各种晶片测量、检验及/或热点发现工具的组件。应理解，所揭示的方法中的具体步骤次序或层次为示范性方法的实例。基于设计偏好，应理解，所述方法中的具体步骤次序或层次可在保持于本发明的范围及精神内的同时经重新布置。还应理解，出于图解说明目的而单独地呈现各图中描绘的各种块。预期，虽然各图中描绘的各种块可实施为单独(且通信地耦合)装置及/或处理单元，但在不背离本发明的精神及范围的情况下所述块还可整合在一起。
据信，依据前述说明将理解本发明的***及设备及其许多随附优点，且将明了可在不背离所揭示的标的物或不牺牲其所有实质优点的情况下在组件的形式、构造及布置方面作出各种改变。所描述的形式仅为解释性的。

Claims (20)

1.一种线上部分平均测试方法，其包括：
在晶片制作期间在多个关键步骤处对多个晶片执行线上检验及计量；
利用一或多个处理器聚合从线上检验及计量获得的检验结果以针对所述多个晶片获得多个经聚合检验结果；
至少部分地基于针对所述多个晶片获得的所述多个经聚合检验结果而识别所述多个晶片当中的一或多个统计离群值；及
取消所述一或多个统计离群值进入供应链以用于下游制造过程的资格。
2.根据权利要求1所述的方法，其中所述一或多个统计离群值包含所述多个晶片中的一或多个晶片中所含纳的一或多个裸片。
3.根据权利要求1所述的方法，其进一步包括：
分离被取消进入所述供应链的资格的所述一或多个统计离群值以用于进一步评估、测试或再利用。
4.根据权利要求1所述的方法，其中所述取消所述一或多个统计离群值进入所述供应链以用于所述下游制造过程的资格进一步包括：
确立控制界限以满足针对所述下游制造过程定义的风险宽容度。
5.根据权利要求4所述的方法，其中至少部分地基于所述多个晶片的所述经聚合检验结果中的缺陷数目而确立所述控制界限。
6.根据权利要求4所述的方法，其中至少部分地基于以下各项而确立所述控制界限：基于所述线上检验而确定的每裸片经聚合缺陷计数、基于所述线上检验而确定的每裸片单个关键层缺陷计数、每裸片缺陷大小群体、每裸片缺陷类型群体、缺陷数量、缺陷大小、可界定区域内的封杀率、叠对测量值、临界尺寸、光学临界尺寸、形状测量值、膜厚度、晶片平坦度、晶片电阻率或局部晶片应力。
7.根据权利要求1所述的方法，其进一步包括：
在晶片制作之后执行所述多个晶片的可靠性测试；及
使所述多个晶片的所述可靠性测试的结果与针对所述多个晶片获得的所述多个经聚合检验结果相关以促进所述一或多个统计离群值的识别。
8.根据权利要求7所述的方法，其进一步包括：
对从一或多个出故障装置检索的一或多个裸片执行故障分析；及
使所述故障分析的结果与针对所述多个晶片获得的所述多个经聚合检验结果相关以促进所述一或多个统计离群值的识别。
9.一种***，其包括：
一或多个检验工具，其经配置以在晶片制作期间在多个关键步骤处对多个晶片执行线上检验及计量；及
一或多个处理器，其与所述一或多个检验工具通信，所述一或多个处理器经配置以促进所述多个晶片的线上部分平均测试，所述一或多个处理器进一步经配置以：
聚合从所述一或多个检验工具获得的检验结果以针对所述多个晶片获得多个经聚合检验结果；
至少部分地基于针对所述多个晶片获得的所述多个经聚合检验结果而识别所述多个晶片当中的一或多个统计离群值；及
取消所述一或多个统计离群值进入供应链以用于下游制造过程的资格。
10.根据权利要求9所述的***，其中所述一或多个统计离群值包含所述多个晶片中的一或多个晶片中所含纳的一或多个裸片。
11.根据权利要求9所述的***，其中所述一或多个处理器进一步经配置以：
分离被取消进入所述供应链的资格的所述一或多个统计离群值以用于进一步评估、测试或再利用。
12.根据权利要求9所述的***，其中所述一或多个处理器进一步经配置以：
确立控制界限以满足针对所述下游制造过程定义的风险宽容度。
13.根据权利要求12所述的***，其中所述一或多个处理器经配置以至少部分地基于所述多个晶片的所述经聚合检验结果中的缺陷数目而确立所述控制界限。
14.根据权利要求12所述的***，其中所述一或多个处理器经配置以至少部分地基于以下各项而确立所述控制界限：基于所述线上检验而确定的每裸片经聚合缺陷计数、基于所述线上检验而确定的每裸片单个关键层缺陷计数、每裸片缺陷大小群体、每裸片缺陷类型群体、缺陷数量、缺陷大小、可界定区域内的封杀率、叠对测量值、临界尺寸、光学临界尺寸、形状测量值、膜厚度、晶片平坦度、晶片电阻率或局部晶片应力。
15.根据权利要求9所述的***，其中所述一或多个处理器进一步经配置以：
在晶片制作之后执行所述多个晶片的可靠性测试；及
使所述多个晶片的所述可靠性测试的结果与针对所述多个晶片获得的所述多个经聚合检验结果相关以促进所述一或多个统计离群值的识别。
16.根据权利要求15所述的***，其中所述一或多个处理器进一步经配置以：
对从一或多个出故障装置检索的一或多个裸片执行故障分析；及
使所述故障分析的结果与针对所述多个晶片获得的所述多个经聚合检验结果相关以促进所述一或多个统计离群值的识别。
17.一种***，其包括：
一或多个检验工具，其经配置以在晶片制作期间在多个关键步骤处对多个晶片执行线上检验及计量；及
一或多个处理器，其与所述一或多个检验工具通信，所述一或多个处理器经配置以促进所述多个晶片的线上部分平均测试，所述一或多个处理器进一步经配置以：
确立控制界限以满足针对利用所述多个晶片的下游制造过程定义的风险宽容度；
聚合从所述一或多个检验工具获得的检验结果以针对所述多个晶片获得多个经聚合检验结果；
至少部分地基于针对所述多个晶片获得的所述多个经聚合检验结果而识别不能满足针对所述下游制造过程确立的所述控制界限的一或多个统计离群值；及
取消所述一或多个统计离群值进入供应链以用于所述下游制造过程的资格。
18.根据权利要求17所述的***，其中所述一或多个处理器进一步经配置以：
分离被取消进入所述供应链的资格的所述一或多个统计离群值以用于进一步评估、测试或再利用。
19.根据权利要求17所述的***，其中所述一或多个处理器进一步经配置以：
在晶片制作之后执行所述多个晶片的可靠性测试；及
使所述多个晶片的所述可靠性测试的结果与针对所述多个晶片获得的所述多个经聚合检验结果相关以促进所述一或多个统计离群值的识别。
20.根据权利要求19所述的***，其中所述一或多个处理器进一步经配置以：
对从一或多个出故障装置检索的一或多个裸片执行故障分析；及
使所述故障分析的结果与针对所述多个晶片获得的所述多个经聚合检验结果相关以促进所述一或多个统计离群值的识别。
CN201880017721.XA 2017-03-23 2018-03-16 用于线上部分平均测试及潜在可靠性缺陷检验的方法及*** Active CN110419099B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762475749P 2017-03-23 2017-03-23
US62/475,749 2017-03-23
US15/480,244 US10761128B2 (en) 2017-03-23 2017-04-05 Methods and systems for inline parts average testing and latent reliability defect detection
US15/480,244 2017-04-05
PCT/US2018/022770 WO2018175214A1 (en) 2017-03-23 2018-03-16 Methods and systems for inline parts average testing and latent reliability defect detection

Publications (2)

Publication Number Publication Date
CN110419099A true CN110419099A (zh) 2019-11-05
CN110419099B CN110419099B (zh) 2023-09-15

Family

ID=63581758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880017721.XA Active CN110419099B (zh) 2017-03-23 2018-03-16 用于线上部分平均测试及潜在可靠性缺陷检验的方法及***

Country Status (6)

Country Link
US (1) US10761128B2 (zh)
KR (1) KR102546453B1 (zh)
CN (1) CN110419099B (zh)
DE (1) DE112018001534T5 (zh)
TW (1) TWI802560B (zh)
WO (1) WO2018175214A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114930511A (zh) * 2020-01-12 2022-08-19 科磊股份有限公司 高级线上零件平均测试
CN116583936A (zh) * 2020-12-18 2023-08-11 科磊股份有限公司 用于自动识别半导体装置中基于缺陷的测试覆盖间隙的***及方法
CN116686076A (zh) * 2021-02-15 2023-09-01 科磊股份有限公司 用于评估半导体裸片封装的可靠性的***及方法
CN116897291A (zh) * 2021-06-08 2023-10-17 科磊股份有限公司 用于半导体可靠性故障的z-pat缺陷导引统计异常值检测的***及方法
CN116964461A (zh) * 2021-05-06 2023-10-27 科磊股份有限公司 使用内嵌缺陷部分平均测试进行半导体自适应测试的***及方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10867877B2 (en) 2018-03-20 2020-12-15 Kla Corporation Targeted recall of semiconductor devices based on manufacturing data
US11803127B2 (en) 2018-12-07 2023-10-31 Asml Netherlands B.V. Method for determining root cause affecting yield in a semiconductor manufacturing process
US11754625B2 (en) 2020-01-30 2023-09-12 Kla Corporation System and method for identifying latent reliability defects in semiconductor devices
US20220307990A1 (en) * 2021-03-24 2022-09-29 Kla Corporation Imaging reflectometry for inline screening
CN113393422B (zh) * 2021-05-14 2022-03-22 深圳米飞泰克科技股份有限公司 确定探针卡异常的方法、装置、终端设备及存储介质
US11624775B2 (en) * 2021-06-07 2023-04-11 Kla Corporation Systems and methods for semiconductor defect-guided burn-in and system level tests
US11899065B2 (en) 2022-03-01 2024-02-13 Kla Corporation System and method to weight defects with co-located modeled faults
CN114850080A (zh) * 2022-04-29 2022-08-05 上海艾为电子技术股份有限公司 一种量产测试方法、***和存储介质
CN116223529A (zh) * 2023-05-09 2023-06-06 张家港大裕橡胶制品有限公司 一种膜压手套生产的智能检测方法及***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080187842A1 (en) * 2007-02-06 2008-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and System For Wafer Inspection
CN104620097A (zh) * 2012-08-01 2015-05-13 科磊股份有限公司 检验晶片及/或预测形成于晶片上的装置的一或多个特性
CN105960702A (zh) * 2014-02-06 2016-09-21 科磊股份有限公司 基于从标准参考图像确定的属性的缺陷检测及分类
US20160314578A1 (en) * 2015-04-24 2016-10-27 Kla-Tencor Corporation Outlier Detection on Pattern of Interest Image Populations

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267463B1 (ko) * 1998-07-20 2000-11-01 이재근 반도체 칩 결함에 기인한 수율손실칩수 및 유형별 불량칩수 측정방법
US7225107B2 (en) * 2001-05-24 2007-05-29 Test Advantage, Inc. Methods and apparatus for data analysis
US6794889B2 (en) * 2002-04-26 2004-09-21 Agilent Technologies, Inc. Unified apparatus and method to assure probe card-to-wafer parallelism in semiconductor automatic wafer test, probe card measurement systems, and probe card manufacturing
US7062410B2 (en) * 2004-06-23 2006-06-13 Intel Corporation Transistor performance analysis system
US7494829B2 (en) * 2007-04-18 2009-02-24 Texas Instruments Incorporated Identification of outlier semiconductor devices using data-driven statistical characterization
US7711514B2 (en) 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
US8150140B2 (en) 2008-12-22 2012-04-03 Ngr Inc. System and method for a semiconductor lithographic process control using statistical information in defect identification
US8755045B2 (en) 2012-01-06 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Detecting method for forming semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080187842A1 (en) * 2007-02-06 2008-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and System For Wafer Inspection
CN104620097A (zh) * 2012-08-01 2015-05-13 科磊股份有限公司 检验晶片及/或预测形成于晶片上的装置的一或多个特性
CN105960702A (zh) * 2014-02-06 2016-09-21 科磊股份有限公司 基于从标准参考图像确定的属性的缺陷检测及分类
US20160314578A1 (en) * 2015-04-24 2016-10-27 Kla-Tencor Corporation Outlier Detection on Pattern of Interest Image Populations

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114930511A (zh) * 2020-01-12 2022-08-19 科磊股份有限公司 高级线上零件平均测试
CN116583936A (zh) * 2020-12-18 2023-08-11 科磊股份有限公司 用于自动识别半导体装置中基于缺陷的测试覆盖间隙的***及方法
CN116686076A (zh) * 2021-02-15 2023-09-01 科磊股份有限公司 用于评估半导体裸片封装的可靠性的***及方法
CN116964461A (zh) * 2021-05-06 2023-10-27 科磊股份有限公司 使用内嵌缺陷部分平均测试进行半导体自适应测试的***及方法
CN116897291A (zh) * 2021-06-08 2023-10-17 科磊股份有限公司 用于半导体可靠性故障的z-pat缺陷导引统计异常值检测的***及方法
CN116897291B (zh) * 2021-06-08 2024-05-24 科磊股份有限公司 用于半导体可靠性故障的z-pat缺陷导引统计异常值检测的***及方法

Also Published As

Publication number Publication date
KR102546453B1 (ko) 2023-06-21
KR20190123792A (ko) 2019-11-01
DE112018001534T5 (de) 2020-01-23
US20180275189A1 (en) 2018-09-27
WO2018175214A1 (en) 2018-09-27
CN110419099B (zh) 2023-09-15
TWI802560B (zh) 2023-05-21
TW201903925A (zh) 2019-01-16
US10761128B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
CN110419099A (zh) 用于线上部分平均测试及潜在可靠性缺陷检验的方法及***
US10234401B2 (en) Method of manufacturing semiconductor devices by using sampling plans
US20220163320A1 (en) Monitoring system and method for verifying measurements in pattened structures
US6473665B2 (en) Defect analysis method and process control method
JP3870052B2 (ja) 半導体装置の製造方法及び欠陥検査データ処理方法
KR101466798B1 (ko) 제조 공정에서의 제품 불량의 원인 설비를 탐지하는 방법 및 장치
CN105074896A (zh) 图案测定装置以及半导体测量***
CN106407490A (zh) 在芯片设计布局中发现未知问题图案的***与方法
US11404331B2 (en) System and method for determining cause of abnormality in semiconductor manufacturing processes
US20110284029A1 (en) Foreign material contamination detection
US7991497B2 (en) Method and system for defect detection in manufacturing integrated circuits
KR20240018407A (ko) 반도체 신뢰성 불량의 z-pat 결함 유도 통계적 이상치 검출을 위한 시스템 및 방법
CN116964461A (zh) 使用内嵌缺陷部分平均测试进行半导体自适应测试的***及方法
CN109075096A (zh) 计算机辅助弱图案检测及鉴定***
CN116583936A (zh) 用于自动识别半导体装置中基于缺陷的测试覆盖间隙的***及方法
TW201931015A (zh) 設計關鍵性分析擴充之製程窗合格取樣
TWI427487B (zh) 工件抽樣檢驗的方法及其電腦程式產品
CN109219871B (zh) 使用设计分析的计量目标的电相关放置
Sakamoto et al. New method of screening out outlier; expanded part average testing during package level test
US20050137736A1 (en) Fuzzy reasoning model for semiconductor process fault detection using wafer acceptance test data
TWI647770B (zh) 晶圓的良率判斷方法以及晶圓合格測試的多變量偵測方法
JP4538205B2 (ja) 検査データの解析プログラム、検査データ解析装置
US20090206870A1 (en) Method for analyzing ic devices and wafers
JP2005019808A (ja) 品質管理方法、品質管理システムおよび半導体装置の製造方法
JP2003028930A (ja) 検査解析装置及び方法並びに検査解析実行手順プログラムを記録した記録媒体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant