KR20050072166A - 반도체 웨이퍼 검사방법 - Google Patents

반도체 웨이퍼 검사방법 Download PDF

Info

Publication number
KR20050072166A
KR20050072166A KR1020040000064A KR20040000064A KR20050072166A KR 20050072166 A KR20050072166 A KR 20050072166A KR 1020040000064 A KR1020040000064 A KR 1020040000064A KR 20040000064 A KR20040000064 A KR 20040000064A KR 20050072166 A KR20050072166 A KR 20050072166A
Authority
KR
South Korea
Prior art keywords
wafer
eds
kla
defect
inspection
Prior art date
Application number
KR1020040000064A
Other languages
English (en)
Inventor
이봉신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040000064A priority Critical patent/KR20050072166A/ko
Publication of KR20050072166A publication Critical patent/KR20050072166A/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 웨이퍼의 특정 부분에만 지속적이고 국부적으로 발생되는 불량정도를 정확하게 파악하여 수율을 향상시킬 수 있는 반도체 웨이퍼 검사방법으로서, 그의 방법은 상기 웨이퍼의 KLA 검사 결과 및 EDS 검사결과로부터 웨이퍼 상에 형성된 적어도 두개 이상의 칩을 선택하고, 상기 선택되는 칩들 간의 상기 결함 불량 발생 유무에 따른 수율을 호스트 컴퓨터 또는 사용자 인터페이스 컴퓨터에서 계산하는 것으로 이루어진다.

Description

반도체 웨이퍼 검사방법{Method for testing wafer}
본 발명은 반도체 제조방법에 관한 것으로, 상세하게는 반도체 제조공정에서웨이퍼의 결함(Defect)을 파악하여 수율을 향상시키기 위한 반도체 웨이퍼의 검사 방법에 관한 것이다.
최근 반도체 기술이 급속하게 발전함에 따라 웨이퍼 제조공정에서 발생되는 공정불량을 방지하고, 생산 수율을 높이기 위한 연구가 활발히 이루어지고 있다. 특히, 반도체 소자의 고집적화에 의해 한 장의 웨이퍼 상에는 수백 내지 수천만개에 달하는 반도체 칩이 탑재되고 있다. 이에 따라 반도체 제조공정 조건 뿐만 아니라, 반도체 제조장비의 각종 요인으로 발생되는 폴리머 또는 파티클(particle)및 포토리소그래피 공정에서 발생되는 결함(defect fail) 또는 전기적 불량(electric fail)을 검사하고, 검사된 결과를 해석하는 일은 반도체 제조 공정에 있어 대단히 중요한 작업이 되고 있다.
여기서, 반도체 제조의 각 단위공정을 완료한 후, 수행되는 결함(defect)을 검사는 대표적으로 KLA, AIT, TSK, SEM 등의 검사장치를 이용한 KLA(양산) 검사를 들 수 있다. 이때, KLA 검사 장치에서는 반도체 웨이퍼의 표면을 검사하여 이물질이나 결함등이 발생된 칩의 위치 및 결함의 유형의 데이터를 KLA 검사 장치의 데이터 베이스에 저장하게 된다. 상기 KLA 검사는 상기 각 단위공정이 완료된 웨이퍼 중 임의의 웨이퍼를 선택하여 사용자 또는 검사원에 의해 선택된 웨이퍼가 풀칩 모니터링되어 결함의 유형이 구분된다.
또한, 반도체 제조공정을 완료한 후, 수행되는 전기적 불량 검사는 대표적으로 EDS 검사를 들 수 있다. 이때, EDS 검사 장치는 반도체 웨이퍼에 형성된 다수개의 칩 중에 정상적으로 동작되는 칩 및 비정상적으로 동작되는 칩의 위치 및 전기적 불량의 정도의 데이터를 EDS 검사 장치의 데이터 베이스에 저장하게 된다. 마찬가지로, EDS 검사는 풀칩 테스트 방식으로 수행되며, 칩의 정확한 동작 여부를 확인하기 위해 각종 조건 하에서 검사가 실시된다.
이와 같은 KLA 검사 및 EDS 검사를 통하여 수율 손실 및 특성 불량 등에 대한 측정 기술 수준은 웨이퍼 상에 발생된 총 결함수, 총 결함 칩수, 결함 크기별 분류, 유형별 측정 등이 가능한 상태이며, 이러한 측정 결과를 수율 측정 결과에 매칭시킨후 통계 처리하여 총 결함수 대비 수율 손실량, 총 결함수 대비 특정 불량 칩수, 총 결함 칩수 대비 수율 손실량, 총 결함 칩수 대비 특정 불량 칩수 등의 해석 및 측정이 가능한 상태이다.
따라서, 종래 기술에 따른 반도체 웨이퍼 검사 방법은 KLA 검사 결과 및 EDS 검사 결과로부터 총 결함수, 총 결함 칩수가 증가하면 수율 손실량 및 특정 불량율도 증가한다는 해석이 가능한 수준, 즉 상대적인 측정이 가능한 수준이다.
하지만, 종래 기술에 따른 반도체 웨이퍼 검사 방법은 KLA 검사 결과 및 EDS검사 결과로부터 웨이퍼 전체에 대한 수율을 파악하기 때문에 반도체 제조공정에서 웨이퍼의 특정 부분에만 지속적이고 국부적으로 발생되는 결함 정도를 정확하게 파악할 수 없는 단점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, KLA 검사 결과 및 EDS 검사 결과로부터 웨이퍼의 특정 부분에만 지속적이고 국부적으로 발생되는 불량정도를 정확하게 파악할 수 있도록 하는 반도체 웨이퍼 검사 방법을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양태(aspect)에 따라, 반도체 웨이퍼 검사방법은, 웨이퍼의 결함을 검사하는 반도체 웨이퍼 검사 방법에 있어서, 상기 웨이퍼의 KLA 검사 결과 및 EDS 검사결과로부터 웨이퍼 상에 형성된 적어도 두개 이상의 칩을 선택하고, 상기 선택되는 칩들 간의 상기 결함 발생 유무에 따른 수율을 호스트 컴퓨터 또는 사용자 인터페이스 컴퓨터에서 계산함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 반도체 웨이퍼 검사 방법을 설명하기 위한 계측 및 분석 시스템을 개략적으로 나타낸 블록도로서, 본 발명에 따른 반도체 웨이퍼 계측 및 분석 시스템은 반도체 제조공정에서 발생되는 결함을 검사하는 KLA 검사 장치(10)와, 상기 KLA 검사 장치(10)로부터 KLA 검사 결과의 KLA 데이터를 저장(back-up)하는 KLA 데이터 베이스(11)와, 반도체 제조공정이 완료된 웨이퍼 내의 다수개의 칩을 전기적으로 검사하는 EDS 검사 장치(20)와, EDS 검사 장치(20)로부터 EDS 검사 결과의 EDS 데이터를 저장(back-up)하는 EDS 데이터 베이스(21)와, 상기 KLA 데이터 베이스(11) 및 EDS 데이터 베이스(21)와 온라인으로 연결되어 각 데이터 베이스로부터 데이터를 전송받아 웨이퍼에 형성된 칩의 결함 발생에 따른 수율을 계산하는 호스트 컴퓨터(30)를 포함하여 구성된다.
여기서, 상기 호스트 컴퓨터(30)는 별도의 분석 장치 또는 호스트 컴퓨터(30)와 온라인으로 연결되어 반도체 제조 공정진행과 관련된 데이터를 작업자 또는 엔지니어에게 제공하는 사용자 인터페이스 컴퓨터를 더 구비할 수도 있다.
따라서, 본 발명에 따른 반도체 웨이퍼 계측 및 통계시스템은 KLA 데이터 베이스(11) 및 EDS 데이터 베이스(21)와 온라인으로 연결된 호스트 컴퓨터(30) 또는 사용자 인터페이스 컴퓨터를 이용하여 KLA 검사 결과 및 EDS 검사 결과의 각 데이터를 전송받아 웨이퍼에 형성되는 칩의 결함 발생에 따른 수율을 계산할 수 있다.
도 2는 본 발명에 따른 반도체 웨이퍼 검사 방법을 설명하기 위해 나타낸 KLA 검사 결과 또는 EDS 검사 결과의 비트맵 이미지이다.
도 2에 도시한 바와 같이, 본 발명에 따른 반도체 웨이퍼 검사 방법은 웨이퍼(100)의 KLA 검사결과와 EDS 검사결과로부터 적어도 두개 이상의 칩(110)을 선택하고, 상기 선택되는 칩(110)들 간의 상기 결함 발생 유무에 따른 수율을 호스트 컴퓨터(30) 또는 사용자 인터페이스 컴퓨터에서 계산할 수 있도록 이루어진다.
여기서, 상기 KLA 검사결과 및 EDS 검사결과는 웨이퍼(100)에 형성된 칩(110)단위의 정보를 각 검사장치의 데이터 베이스에 저장된다.
또한, 상기 각 데이터 베이스는 서로 링크되어 있거나, 상기 KLA검사결과 및 EDS 검사결과를 호스트 컴퓨터 또는 사용자 인터페이스 컴퓨터에 입출력할 수 있다. 이때, 검사자 또는 사용자가 임의의 상기 칩(110)을 선택하여 선택된 칩(110)들간의 결함에 따른 수율을 산출할 수 있도록 커스 또는 마우스를 이용하여 소정부분을 블록화할 수 있다.
따라서, 본 발명에 따른 반도체 웨이퍼 검사방법은 KLA 검사결과 및 EDS 검사 결과로부터 웨이퍼(100)의 특정 부분에만 지속적이고 국부적으로 발생되는 불량정도를 정확하게 파악하도록 임의로 선택된 칩(110)들간의 결함에 따른 수율을 산출할 수 있다.
도 3은 본 발명에 따른 반도체 웨이퍼 검사 방법을 설명하기 위해 종래기술에 따른 반도체 웨이퍼의 KLA 검사 비트맵 이미지로서, 종래 기술에 따른 반도체 웨이퍼 검사 방법은 하나의 웨이퍼(100) 전체를 기준으로 반도체 제조공정에서 발생되는 결함에 의한 불량 확률을 통해 특정 불량 및 결함이 발생되는 칩(110) 수와 해당 반도체 제조 공정의 수율 비교를 통해 취약한 공정, 불량 종류 등을 표시할 수 있지만, 해당 반도체 제조 공정에서 국부적으로 발생되는 결함에 의한 불량을 찾기에는 어려운점이 있다.
표 1은 본 발명에 따른 반도체 웨이퍼 검사 방법을 이용하여 수율을 산출하기 위한 분석표이다.
표1
구분 EDS Test Pass/Fail Bin
"2" "5" "6" "22" "22" "32"
Defect Chip 31 24 4 1 1 0 1
Yield-Random 100 .774 .129 .032 .032 0 .032
Non-Defect Chip 270 174 1 1 1 2 0
Yield-Systematic 100 .644
여기서, 상기 EDS 검사 결과의 분석표는 가로로 EDS 검사 결과 불량의 유형을 표시하고, 세로로 KLA 검사 결과의 결함이 발생된 칩(110) 또는 수율에 대한 구분을 표시한다. "2"는 EDS 검사에서 정상적으로 동작되는 칩(110)의 고유명이며, "5", "6", "22","32"는 EDS 검사에서 비정상적으로 동작되는 칩(110)의 고유명으로 각각 전기적인 불량의 유형이 다름을 표시한다.
따라서, KLA 검사 결과에서 결함 발생 칩(110)은 전체 31개 중에서 EDS 검사 결과에서 정상적으로 동작되는 칩(110)이 24개이고, 나머지 7개의 칩(110)이 EDS 검사 결과 각기 다른 유형의 불량을 갖는다. 또한, 상기 결함 발생에 따른 수율은 백분율로 환산하여 약 77.4%정도이다. 그리고, 결함이 발생하지 않은 270개의 칩(110) 중에 174개가 EDS 검사 결과에서 정상적으로 동작되고, 결함이 발생되지 않고 EDS 검사 결과에서 정상적으로 동작되는 칩(110)의 수율은 이를 다시 백분율로 환산하여 약 64.4%정도이다.
이때, 다음과 같은 수학식1이 성립함을 알 수 있다.
(1- 결함이 발생된 칩이 EDS 검사 결과에서 불량이 발생될 확률) = (1- 결함이 발생되어 EDS 검사 결과에서 불량이 발생될 확률) ×(1-결함이 발생되지 않은 칩이 EDS 검사 결과에서 불량이 발생될 확률)
따라서, 본 발명에 따른 반도체 웨이퍼 검사 방법은, 선택된 부분에서 결함이 발생되어 EDS 검사 결과에서 불량이 발생될 확률이 1-(1- 결함이 발생된 칩이 EDS 검사 결과에서 불량이 발생될 확률)/(1-결함이 발생되지 않은 칩이 EDS 검사 결과에서 불량이 발생될 확률)로 표시되도록 할 수 있다.
이때, 결함이 발생되어 EDS 검사 결과에서 불량이 발생될 확률이 0이하로 계산될 경우, 결함이 발생에 의한 반도체 제조공정에서의 이득이라 볼 수 있으나 이러한 값을 사용하지 않는다.
결국, 본 발명에 따른 반도체 웨이퍼 검사방법은 KLA 검사결과 및 EDS 검사 결과로부터 웨이퍼의 특정 부분을 임의로 선택하여 선택된 부분에서의 결함에 따른 수율을 계산함으로써 해당 반도체 제조공정에서 국부적으로 발생되는 불량정도를 정확하게 파악하도록 할 수 있다.
이상 상술한 바와 같이, 본 발명에 있어서, 본 발명에 따른 반도체 웨이퍼 검사방법은 KLA 검사 결과 및 EDS 검사 결과로부터 웨이퍼의 특정 부분을 임의로 선택하여 선택된 부분에서의 결함에 따른 수율을 계산할 수 있기 때문에 해당 반도체 제조공정에서 국부적으로 발생되는 불량정도를 정확하게 파악하도록 할 수 있다.
도 1은 본 발명에 따른 반도체 웨이퍼 검사 방법을 설명하기 위한 계측 및 분석 시스템을 개략적으로 나타낸 블록도.
도 2는 본 발명에 따른 반도체 웨이퍼 검사 방법을 설명하기 위해 나타낸 KLA 검사 결과 또는 EDS 검사 결과의 비트맵 이미지.
도 3은 본 발명에 따른 반도체 웨이퍼 검사 방법을 설명하기 위해 종래기술에 따른 반도체 웨이퍼의 KLA 검사 결과의 비트맵 이미지.
*도면의 주요 부분에 대한 부호의 설명*
10 : KLA 검사장치 11 : KLA 데이터 베이스
20 : EDS 검사장치 21 : EDS 데이터 베이스
30 : 호스트 컴퓨터 100 : 웨이퍼
110 : 칩

Claims (1)

  1. 웨이퍼의 결함을 검사하는 반도체 웨이퍼 검사 방법에 있어서,
    상기 웨이퍼의 KLA 검사결과 및 EDS 검사결과로부터 웨이퍼 상에 형성된 적어도 두개 이상의 칩을 선택하고, 상기 선택되는 칩들 간의 상기 결함발생 유무에 따른 수율을 호스트 컴퓨터 또는 사용자 인터페이스 컴퓨터에서 계산함을 특징으로 하는 반도체 웨이퍼 검사 방법.
KR1020040000064A 2004-01-02 2004-01-02 반도체 웨이퍼 검사방법 KR20050072166A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040000064A KR20050072166A (ko) 2004-01-02 2004-01-02 반도체 웨이퍼 검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000064A KR20050072166A (ko) 2004-01-02 2004-01-02 반도체 웨이퍼 검사방법

Publications (1)

Publication Number Publication Date
KR20050072166A true KR20050072166A (ko) 2005-07-11

Family

ID=37261669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000064A KR20050072166A (ko) 2004-01-02 2004-01-02 반도체 웨이퍼 검사방법

Country Status (1)

Country Link
KR (1) KR20050072166A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150123962A (ko) * 2005-11-18 2015-11-04 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
US9424954B2 (en) 2013-05-23 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor package including stacked chips and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150123962A (ko) * 2005-11-18 2015-11-04 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
US9424954B2 (en) 2013-05-23 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor package including stacked chips and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP4077951B2 (ja) 欠陥解析方法、記録媒体及び工程管理方法
KR100998388B1 (ko) 프로브 재검사 데이터 분석을 사용한 웨이퍼 검사 시의생산성 제고
US7386418B2 (en) Yield analysis method
US6613593B2 (en) Method of fabricating a semiconductor device
TWI469235B (zh) 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法
US20140198975A1 (en) Region-of-interest determination apparatus, observation tool or inspection tool, region-of-interest determination method, and observation method or inspection method using region-of-interest determination method
US20030130806A1 (en) Process management system
US6701204B1 (en) System and method for finding defective tools in a semiconductor fabrication facility
CN104062305B (zh) 一种集成电路缺陷的分析方法
JP2010231338A (ja) 要因分析装置および要因分析方法
KR20030051064A (ko) 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템
KR20240018407A (ko) 반도체 신뢰성 불량의 z-pat 결함 유도 통계적 이상치 검출을 위한 시스템 및 방법
CN111653500A (zh) 判断晶圆良率损失的方法
TW202248659A (zh) 使用內嵌缺陷部分平均測試用於半導體適應測試之系統及方法
US20220196723A1 (en) System and method for automatically identifying defect-based test coverage gaps in semiconductor devices
JP2004047542A (ja) チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法
US20030158679A1 (en) Anomaly detection system
US6487511B1 (en) Method and apparatus for measuring cumulative defects
US6539272B1 (en) Electric device inspection method and electric device inspection system
JP4611369B2 (ja) デバイスの製造方法
KR20050072166A (ko) 반도체 웨이퍼 검사방법
US11656274B2 (en) Systems and methods for evaluating the reliability of semiconductor die packages
Coyette et al. Latent defect screening with visually-enhanced dynamic part average testing
US20080153184A1 (en) Method for manufacturing integrated circuits by guardbanding die regions
US7137085B1 (en) Wafer level global bitmap characterization in integrated circuit technology development

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination