CN115763416A - 一种金属框架封装基板及其制造方法 - Google Patents
一种金属框架封装基板及其制造方法 Download PDFInfo
- Publication number
- CN115763416A CN115763416A CN202211338344.4A CN202211338344A CN115763416A CN 115763416 A CN115763416 A CN 115763416A CN 202211338344 A CN202211338344 A CN 202211338344A CN 115763416 A CN115763416 A CN 115763416A
- Authority
- CN
- China
- Prior art keywords
- layer
- heat dissipation
- metal frame
- dielectric layer
- solder mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 158
- 239000002184 metal Substances 0.000 title claims abstract description 158
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 27
- 230000017525 heat dissipation Effects 0.000 claims abstract description 119
- 239000011248 coating agent Substances 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 claims abstract description 7
- 229910000679 solder Inorganic materials 0.000 claims description 79
- 239000011810 insulating material Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 380
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 32
- 229910052802 copper Inorganic materials 0.000 description 20
- 239000010949 copper Substances 0.000 description 20
- 239000012790 adhesive layer Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000000034 method Methods 0.000 description 15
- 238000011161 development Methods 0.000 description 14
- 239000011889 copper foil Substances 0.000 description 12
- 239000003989 dielectric material Substances 0.000 description 12
- 238000010030 laminating Methods 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000005553 drilling Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 238000004381 surface treatment Methods 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000005234 chemical deposition Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000009740 moulding (composite fabrication) Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 organic soldermask Chemical compound 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种金属框架封装基板,包括金属框架、位于所述金属框架的贯穿空腔内的器件、位于所述金属框架的贯穿通孔内的通孔柱,以及包覆所述金属框架、所述器件及所述通孔柱的核心介质层;其中,所述器件和所述通孔柱通过所述核心介质层与所述金属框架间隔开,并且在所述器件的散热面上设置有散热层,所述散热层与所述金属框架导通连接。还公开了一种金属框架封装基板的制造方法。
Description
本申请是申请日为2021年1月5日、申请号为202110009078.X、发明名称为“一种金属框架封装基板及其制造方法”的分案申请。
技术领域
本发明涉及电子器件封装结构,具体涉及金属框架封装基板及其制造方法。
背景技术
随着电子技术的发展与进步,电子产品的性能要求越来越高,这就要求电子元件及线路板基板线路越来越复杂;同时随着电子产品尺寸要求越来越小、越来越薄,使得电子元件及线路办基板线路集成化、小型化、***化、多功能化是必然趋势。集成电路和器件的更有效、更精密封装再提升电子产品的功能和进一步小型化方面发挥了关键作用,从而芯片等器件嵌埋到基板,形成嵌入式封装基板成为一个趋势。嵌入式封装基板是指采用多步骤制造工艺将器件嵌入到基板中。单芯片、多芯片或者无源器件均可并排式嵌入到有机基质框架之中,芯片等器件嵌入式封装已经兴起多年,目前仍是主流的嵌埋封装方式。但是随着高频高速产品的兴起,嵌入式封装产品有极高的低损耗和散热需求,有机基质作为框架的嵌埋封装方法的发展应用遇到了瓶颈,即使散热性再好的有机基质材料,散热特性都存在局限性,很难从根本上解决高频高速嵌埋产品的散热问题。本申请发明人认为寻求散热性更佳的材料制作框架,以替代有机基质框架,是突破散热瓶颈的关键所在。
现有的嵌入式封装基板主要有两种模式:有机框架(Frame)封装和无框架封装(Frameless)。
有机框架在目前应用最多、最广,有机基质框架内部设有导通铜柱,实现两面线路导通;根据嵌埋器件大小、厚度以及数量的需求,在框架上预置好空腔(Cavity),如珠海越亚的中国专利CN105679682B公开的有机基质框架。在预置的空腔内贴上有源和/或无源器件后,通过压合介电材料来实现封装,如珠海越亚的中国专利CN104332414B公开的封装方式。
无框架封装是指无需预置的框架所进行的嵌埋封装,在载板(Carrier)表面直接贴装有源和/或无源器件,然后进行封装,封装材料为有机介电材料,并制作重新布线层(RDL)及其他导通铜柱(孔)及线路。
但是,现有技术中,一方面,有机基质框架除了导通孔或柱外,主要材料为有机介质材料,如聚酰亚胺、环氧树脂或双马来酰亚胺-三嗪树脂或它们与玻璃纤维的共混物等,此类有机树脂材料导热系数相对较差,芯片等器件运行过程中,产生的热量很难得到快速散发,一定程度影响产品的性能,而且长时间的高温下运作,产品的可靠性会大幅度降低。另一方面,有机基质框架刚性相对较差,尺寸稳定性不够高,导致在制作过程中,封装基板翘曲度无法有效得到控制,产品的翘曲会影响封装效率、良率,甚至封装后产品性能。
发明内容
本发明的实施方案涉及提供一种金属框架封装基板及其制造方法,以解决上述技术问题。本发明通过使用铜箔板作为嵌埋封装基板的金属框架,在金属框架内制作贯穿空腔和贯穿通孔,贯穿空腔用于嵌埋器件,贯穿通孔用于后续制作通孔柱,实现层与层之间的导通。铜箔板作为嵌埋封装基板的金属框架,相对于有机基质框架而言,一方面嵌埋封装基板的刚性得到提升,可以有效降低产品的翘曲度,另一方面能够迅速将器件运行过程中产生的热量快速散发,有效降低产品运行时的环境温度。并且器件封装后,通过线路制作,将器件背面和金属框架的主体连为一体,有助于辅助散热。
本发明第一方面涉及一种金属框架封装基板,包括金属框架、位于所述金属框架的贯穿空腔内的器件、位于所述金属框架的贯穿通孔内的通孔柱,以及包覆所述金属框架、所述器件及所述通孔柱的核心介质层;其中,所述器件和所述通孔柱通过所述核心介质层与所述金属框架间隔开,并且在所述器件的散热面上设置有散热层,所述散热层与所述金属框架导通连接。
在一些实施方案中,其中所述核心介质层的上表面设置有第一散热层和第一导电线路层,所述第一导电线路层与所述器件的端子连通,所述第一散热层与所述金属框架连通;所述核心介质层的下表面设置有下介质层,所述下介质层与所述核心介质层接触的内表面设置有第二散热层和导通线路凸块,所述第二散热层与所述器件的背面或所述金属框架连通,所述通孔柱将所述第一导电线路层及所述导通线路凸块导通连接。
在一些实施方案中,其中所述下介质层的外表面设置有第三散热层和第三导电线路层,所述第三散热层穿透所述下介质层与所述第二散热层连通,所述第三导电线路层穿透所述下介质层与所述导通线路凸块连通,所述第一导电线路层与所述第三导电线路层通过所述通孔柱及所述导通线路凸块导通连接。
在一些实施方案中,其中所述第一导电线路层及所述第一散热层外设置有第一阻焊层,所述第三散热层及所述第三导电线路层外设置有第二阻焊层,所述第一阻焊层及所述第二阻焊层内分别设置有第一阻焊开窗及第二阻焊开窗。
在一些实施方案中,其中所述核心介质层的上表面设置有第四散热层,所述第四散热层与所述器件的背面或所述金属框架连通;所述核心介质层的下表面设置有下介质层,所述下介质层的外表面设置有第五导电线路层和第五散热层,所述第五散热层穿透所述下介质层与所述金属框架连通,所述第五导电线路层穿透所述下介质层与所述器件的端子连通。
在一些实施方案中,其中所述第四散热层外设置有上介质层,所述上介质层的外表面设置有第六导电线路层和第六散热层,所述第六散热层穿透所述上介质层与所述第四散热层连通,所述第六导电线路层穿透所述上介质层与所述第五导电线路层通过所述通孔柱导通连接。
在一些实施方案中,其中所述第六导电线路层及所述第六散热层外设置有第一阻焊层,所述第五导电线路层及所述第五散热层外设置有第二阻焊,所述第一阻焊层及所述第二阻焊层内分别设置有第一阻焊开窗及第二阻焊开窗。
在一些实施方案中,其中所述上介质层和所述下介质层包括相同或不同的绝缘材料。
在一些实施方案中,其中所述金属框架内设置有至少一个通孔柱,所述通孔柱为铜通孔柱,所述散热层为铜散热层。
在一些实施方案中,其中至少一个通孔柱具有相同或不同的截面尺寸和/或形状。
本发明的第二方面提供一种金属框架封装基板的制造方法,包括如下步骤:
(a)准备铜箔板,在所述铜箔板上形成沿高度方向贯穿的贯穿通孔和贯穿空腔,由此制得金属框架;
(b)在所述金属框架的底面粘贴粘合层,在所述贯穿空腔内将器件贴装在所述粘合层上;
(c)层压感光型材料形成核心介质层,在所述核心介质层的上表面制作包括第一散热层和第一导电线路层的第一线路层,在所述核心介质层的下表面制作包括第二散热层和导通线路凸块的第二线路层,在所述贯穿通孔内制作通孔柱;
(d)在所述第二线路层外层压介质材料形成下介质层,并在所述下介质层的外表面制作包括第三散热层和第三导电线路层的第三线路层;
(e)在所述第一线路层外制作第一阻焊层,在所述第三线路层外制作第二阻焊层,对所述第一阻焊层和所述第二阻焊层分别进行开窗形成第一阻焊开窗和第二阻焊开窗,并进行金属表面处理。在一些实施方案中,其中步骤(a)包括通过冲型、钻铣或图形遮蔽蚀刻的方式制备金属框架。
在一些实施方案中,其中步骤(b)包括将器件的背面贴装在所述贯穿空腔内暴露的粘合层上。
在一些实施方案中,其中步骤(c)包括如下子步骤:
(c1)层压感光型材料形成核心介质层,在所述核心介质层中暴露所述器件的端子和所述贯穿通孔并形成第一金属框架开窗;
(c2)移除所述粘合层;
(c3)在所述核心介质层的上下表面、所述第一金属框架开窗的内壁以及所述贯穿通孔的内壁形成第一金属种子层;
(c4)在所述核心介质层的上下表面分别施加第一光刻胶层和第二光刻胶层,并分别图案化所述第一光刻胶层和所述第二光刻胶层形成第一特征图案和第二特征图案;
(c5)电镀所述第一特征图案形成包括第一散热层和第一导电线路层的第一线路层,电镀所述第二特征图案形成包括第二散热层和导通线路凸块的第二线路层,电镀所述贯穿通孔形成通孔柱;
(c6)移除所述第一光刻胶层和所述第二光刻胶层,并蚀刻暴露的第一金属种子层。
在一些实施方案中,其中步骤(c1)通过曝光显影的方式局部去除所述核心介质层暴露所述器件的端子和所述贯穿通孔并形成第一金属框架开窗。
在一些实施方案中,其中步骤(d)包括以下子步骤:
(d1)在所述第二线路层外层压介质材料形成下介质层,并在所述下介质层中形成第二散热层开窗及导通线路凸块开窗;
(d2)在所述下介质层的表面、所述第二散热层开窗的内壁以及所述导通线路凸块开窗的内壁形成第二金属种子层;
(d3)在所述第一线路层外施加保护层,在所述下介质层的表面、所述第二散热层开窗的内壁以及所述导通线路凸块开窗的内壁施加第三光刻胶层,并图案化所述第三光刻胶层形成第三特征图案;
(d4)电镀所述第三特征图案形成包括第三散热层和第三导电线路层的第三线路层;
(d5)移除所述保护层和所述第三光刻胶层,并蚀刻暴露的第二金属种子层。在一些实施方案中,其中步骤(e)包括通过湿印或压合的方式制作第一阻焊层和第二阻焊层,并通过曝光显影的方式分别形成第一阻焊开窗和第二阻焊开窗。
在一些实施方案中,其中步骤(e)还包括通过分别在第一阻焊开窗内和第二阻焊开窗内涂覆化镍钯金、化镍金、有机保焊膜、化银或镀锡进行金属表面处理。
本发明的第三方面提供一种金属框架封装基板的制造方法,包括如下步骤:
(a)准备铜箔板,在所述铜箔板上形成沿高度方向贯穿的贯穿通孔和贯穿空腔,由此制得金属框架;
(b)在所述金属框架的底面粘贴粘合层,在所述贯穿空腔内将器件贴装在所述粘合层上;
(c)层压感光型材料形成核心介质层,并在所述核心介质层的上表面制作第四散热层;
(d)移除所述粘合层,在所述第四散热层外层压介质材料形成上介质层,在所述核心介质层的下表面层压介质材料形成下介质层,并在所述下介质层的下表面制作包括第五导电线路层和第五散热层的第五线路层,在所述上介质层的上表面制作包括第六导电线路层和第六散热层的第六线路层,在所述贯穿通孔内制作通孔柱;
(e)在所述第六线路层外制作第三阻焊层,在所述第五线路层外制作第四阻焊层,对所述第三阻焊层和所述第四阻焊层分别进行开窗形成第三阻焊开窗和第四阻焊开窗,并进行金属表面处理。
在一些实施方案中,其中步骤(a)包括通过冲型、钻铣或图形遮蔽蚀刻的方式制备金属框架。
在一些实施方案中,其中步骤(c)包括如下子步骤:
(c1)层压感光型材料形成核心介质层,并在所述核心介质层中暴露所述器件的背面和所述贯穿通孔并形成第二金属框架开窗;
(c2)在所述核心介质层的上表面、所述第二金属框架开窗的内壁以及所述贯穿通孔的内壁形成第三金属种子层;
(c3)在所述核心介质层的上表面施加第四光刻胶层,并图案化所述第四光刻胶层形成第四特征图案;
(c4)电镀所述第四特征图案形成第四散热层;
(c5)移除所述第四感光干膜,并蚀刻暴露的第三金属种子层。
在一些实施方案中,其中步骤(c1)通过曝光显影的方式局部去除所述核心介质层以暴露所述器件的背面和所述贯穿通孔并形成第二金属框架开窗。
在一些实施方案中,其中步骤(d)包括如下子步骤:
(d1)移除所述粘合层;
(d2)在所述第四散热层外层压介质材料形成上介质层,在所述上介质层内形成第四散热层开窗并暴露所述贯穿通孔,在所述核心介质层的下表面层压介质材料形成下介质层,在所述下介质层内暴露所述器件的端子和所述贯穿通孔并形成第三金属框架开窗;
(d3)在所述上介质层的上表面、所述第四散热层开窗内壁、所述贯穿通孔内壁、所述下介质层的下表面以及所述第三金属框架开窗内壁形成第四金属种子层;
(d4)在所述上介质层的上表面施加第六光刻胶层,并图案化所述第六光刻胶层形成第六特征图案,在所述下介质层的下表面施加第五光刻胶层,并图案化所述第五光刻胶层形成第五特征图案;
(d5)电镀所述第六特征图案形成包括第六导电线路层和第六散热层的第六线路层,电镀所述第五特征图案形成包括第五导电线路层和第五散热层的第五线路层,电镀所述贯穿通孔形成通孔柱;
(d6)移除所述第五光刻胶层和所述第六光刻胶层,并蚀刻暴露的第四金属种子层。
在一些实施方案中,其中步骤(e)包括通过湿印或压合的方式制作第三阻焊层和第四阻焊层,并通过曝光显影的方式分别形成第三阻焊开窗和第四阻焊开窗。
在一些实施方案中,其中步骤(e)还包括通过分别在第三阻焊开窗内和第四阻焊开窗内涂覆化镍钯金、化镍金、有机保焊膜、化银或镀锡进行金属表面处理。
附图说明
为了更好地理解本发明并示出本发明的实施方式,以下纯粹以举例的方式参照附图。
具体参照附图时,必须强调的是特定的图示是示例性的并且目的仅在于说明性地讨论本发明的优选实施方案,并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言,没有试图将本发明的结构细节以超出对本发明基本理解所必须的详细程度来图示;参照附图的说明使本领域技术人员认识到本发明的几种形式可如何实际体现出来。在附图中:
图1为根据本发明的一个实施方案的金属框架封装基板的截面示意图;
图2(a)~2(l)示出图1所示的金属框架封装基板的制造方法的各步骤中间结构的截面示意图;
图3为根据本发明的另一个实施方案的金属框架封装基板的截面示意图;
图4(a)~4(l)示出图3所示的金属框架封装基板的制造方法的各步骤中间结构的截面示意图。
具体实施方式
参照图1,示出金属框架封装基板100的截面示意图。封装基板100包括金属框架101,使用金属框架101取代有机基质框架,利用金属优越的导热、散热性能,能够迅速将器件运行过程中产生的热量快速散发,有效降低产品运行时的环境温度,并提升产品的性能及可靠性;同时,与传统有机基质框架相比,金属框架具有更好的刚性,更佳的尺寸稳定性,能够有效降低产品的翘曲度。
封装基板100还包括位于金属框架101的贯穿空腔内的器件103以及位于金属框架101的贯穿通孔内的通孔柱1014,包覆金属框架101、器件103及通孔柱1014的核心介质层104;金属框架101的下表面与核心介质层104的下表面平齐,器件103的背面1032与核心介质层104的下表面平齐,通孔柱1014沿高度方向贯穿核心介质层104。器件103和通孔柱1014通过核心介质层104与金属框架101间隔开,以与金属框架101保持绝缘。在器件103的散热面(例如背面)上设置有散热层1051、1061、1081,所述散热层与金属框架101导通连接,使得器件103产生的热量能够通过金属框架101快速散发导出,从而极大地改进嵌埋基板的散热性能。
通孔柱1014可以为铜通孔柱,金属框架101内设置有至少一个通孔柱1014,通孔柱1014的数量及位置可以根据实际需要确定。通常,金属框架101内具有多个通孔柱1014作为IO通道,以实现层与层之间的导通,多个通孔柱1014的尺寸和/或形状可以相同,也可以不同;通孔柱1014的端部可以与核心介质层104平齐,也可以高出核心介质层104。图1仅示出具有单面端子的器件,但是本发明并不限于单面端子器件,也可以适用于双面导通的双面端子器件;并且图1仅示出以单个器件贴装于贯穿空腔内,但是本发明并不限于单个器件,也可以是多个器件,例如多个芯片。通常,核心介质层104的材料可以包括感光型绝缘材料。
核心介质层104的上表面设置有第一散热层1051和第一导电线路层1052;第一导电线路层1052与器件103的端子1031连通,实现器件103与位于核心介质层104的上侧外部的组件的导通;第一散热层1051与金属框架101连通,便于将器件103运行过程中产生的热量向外散发。核心介质层104的下表面设置有下介质层107,下介质层107与核心介质层104接触的内表面设置有第二散热层1061和导通线路凸块1062;第二散热层1061与器件103的背面1032或金属框架101连通,从而将器件103的背面1032与金属框架101连成一体,进一步将器件103运行过程中产生的热量向外散发;通孔柱1014将第一导电线路层1052及导通线路凸块1062导通连接,从而实现器件103与位于核心介质层104的下侧外部的组件的导通。通常,下介质层107的厚度可以根据产品叠构需求确定,下介质层107的材料可以包括感光型绝缘材料。第一散热层1051和第一导电线路层1052的厚度可以根据实际需求确定,第二散热层1061和导通线路凸块1062的厚度可以根据实际需求确定。
下介质层107的外表面设置有第三散热层1081和第三导电线路层1082,第三散热层1081穿透下介质层107与第二散热层1061连通,从而实现将器件103运行过程中产生的热量进一步向封装基板100的外部散发,提高散热效率;第三导电线路层1082穿透下介质层107与导通线路凸块1062连通,第一导电线路层1052与第三导电线路层1082通过通孔柱1014及导通线路凸块1062导通连接,实现了器件103与封装基板100外部组件的连通。通常,第三散热层1081和第三导电线路层1082的厚度可以根据实际需求确定。
如图1所示,第一导电线路层1052及第一散热层1051外设置有第一阻焊层109,第三散热层1081及第三导电线路层1082外设置有第二阻焊层110,第一阻焊层109及第二阻焊层110内分别设置有第一阻焊开窗1091和第二阻焊开窗1101。通常,根据实际需求进行阻焊开窗设计,并且阻焊层厚度也可以根据实际需求确定。
参照图2(a)~2(l),示出图1的金属框架封装基板的制造方法的各个步骤的中间结构的截面示意图。
制造方法包括如下步骤:准备铜箔板1011—步骤(a),如图2(a)所示。通常,铜箔板1011的厚度可以根据封装基板的嵌埋需求确定,例如根据嵌埋器件的厚度确定。
接着,制备金属框架101—步骤(b),如图2(b)所示。通常,可以通过对铜箔板1011进行冲型、钻铣或图形遮蔽蚀刻的方式制备金属框架101。金属框架101包括沿高度方向贯穿金属框架101的贯穿通孔1012以及被金属框架包围的贯穿空腔1013。通常,贯穿空腔1013为矩形空腔,贯穿空腔1013的数量可以根据需要嵌埋的器件数量确定,贯穿通孔1012用于后续制作通孔柱,贯穿通孔1012的数量及位置可以根据实际需要确定。
然后,在金属框架101的底面粘贴粘合层102,在贯穿空腔1013内贴装器件103—步骤(c),如图2(c)所示。通常,粘合层102为市售的可以热分解或者可以采用紫外线照射分解的透明膜。将器件103的背面1032贴装在贯穿空腔1013内暴露的粘合层102上,以固定器件103。
接着,层压感光型绝缘材料形成核心介质层104,在核心介质层104中形成金属框架开窗1041以暴露器件103的端子1031和贯穿通孔1012—步骤(d),如图2(d)所示。通常,感光型绝缘材料将金属框架101和器件103固定结合在一起;可以通过曝光显影的方式局部去除核心介质层104暴露器件103的端子1031及贯穿通孔1012的位置,并在金属框架101上进行开窗,形成金属框架开窗1041;还可以通过镭射加工或钻孔的方式局部去除核心介质层104,暴露器件103的端子1031及贯穿通孔1012的位置,从而形成第一金属框架开窗1041。
然后,移除粘合层102,在核心介质层104的上下表面、第一金属框架开窗1041的内壁以及贯穿通孔1012的内壁形成第一金属种子层1042—步骤(e),如图2(e)所示。通常,可以采用热分解或可以采用在紫外线照射下分解的方式移除粘合层102;或者,在本发明的一个实施例中,当感光型绝缘材料将金属框架101和器件103固定在一起后,可以通过直接剥离的方式将粘合层102移除。通常,可以通过化学沉积或金属喷溅的方式在核心介质层104的上下表面、第一金属框架开窗1041的内壁以及贯穿通孔1012的内壁制作第一金属种子层1042,优选,通过金属喷溅的方式制作金属种子层。金属种子层的材料可以为铜、钛或它们的组合,优选铜和钛的组合。
接着,在核心介质层104的上下表面分别施加第一感光干膜1043和第二感光干膜1044,并分别图案化第一感光干膜1043和第二感光干膜1044形成第一特征图案和第二特征图案,电镀第一特征图案形成包括第一散热层1051和第一导电线路层1052的第一线路层,电镀第二特征图案形成包括第二散热层1061和导通线路凸块1062的第二线路层,电镀贯穿通孔1012形成通孔柱1014—步骤(f),如图2(f)所示。通常,电镀金属为铜,第一线路层的厚度以及第二线路层的厚度均可以根据实际需求确定。通过分别曝光显影第一感光干膜1043和第二感光干膜1044的方式形成第一特征图案和第二特征图案。
然后,移除第一感光干膜1043和第二感光干膜1044,并蚀刻暴露的第一金属种子层1042—步骤(g),如图2(g)所示。
接着,在第二线路层外层压介质材料形成下介质层107,并在下介质层107中形成第二散热层开窗1071及导通线路凸块开窗1072—步骤(h),如图2(h)所示。通常,下介质层107的材料可以包括感光型绝缘材料,下介质层107的厚度可以根据实际需求确定;可以通过曝光显影的方式局部去除下介质层107,将第二散热层1061进行开窗形成第二散热层开窗1071,同时将导通线路凸块1062进行开窗形成导通线路凸块开窗1072;还可以通过镭射加工或钻孔的方式局部去除下介质层107,形成第二散热层开窗1071及导通线路凸块开窗1072。
然后,在下介质层107的表面、第二散热层开窗1071的内壁以及导通线路凸块开窗1072的内壁形成第二金属种子层1073—步骤(i),如图2(i)所示。通常,可以通过化学沉积或金属喷溅的方式在下介质层107的表面、第二散热层开窗1071的内壁以及导通线路凸块开窗1072的内壁制作第二金属种子层1073,优选通过金属喷溅的方式制作第二金属种子层。第二金属种子层的材料可以为铜、钛或它们的组合,优选铜和钛的组合。
接着,在第一线路层外施加保护感光干膜1053,在下介质层107的表面、第二散热层开窗1071的内壁以及导通线路凸块开窗1072的内壁施加第三感光干膜1074,并图案化第三感光干膜1074形成第三特征图案,电镀第三特征图案形成包括第三散热层1081和第三导电线路层1082的第三线路层—步骤(j),如图2(j)所示。通常,通过整版施加保护感光干膜1053以在后续电镀形成第三线路层的过程中保护第一线路层。通过曝光显影第三感光干膜1074的方式形成第三特征图案;电镀金属为铜,第三线路层的厚度可以根据实际需求确定。
然后,移除保护感光干膜1053和第三感光干膜1074,并蚀刻暴露的第二金属种子层1073—步骤(k),如图2(k)所示。
最后,在第一线路层外制作第一阻焊层109,在第三线路层外制作第二阻焊层110,对第一阻焊层109和第二阻焊层110分别进行阻焊开窗形成第一阻焊开窗1091和第二阻焊开窗1101,并进行金属表面处理—步骤(l),如图2(l)所示。通常,可以通过湿印或压合的方式制作第一阻焊层109和第二阻焊层110,并通过曝光显影的方式形成第一阻焊开窗1091和第二阻焊开窗1101;通过在阻焊开窗内涂覆化镍钯金、化镍金、有机保焊膜、化银或镀锡对第一阻焊开窗1091和第二阻焊开窗1101内暴露的线路进行金属表面处理,从而完成封装基板100的3L板结构。
参照图3,示出金属框架封装基板200的截面示意图。与封装基板100不同的是,封装基板200内器件203的端子2031与核心介质层204的下表面平齐。图3仅示出具有单面端子的器件,但是本发明并不限于单面端子器件,也可以适用于双面导通的双面端子器件;并且图3仅示出以单个器件贴装与贯穿空腔内,但是本发明并不限于单个器件,也可以是多个器件,例如多个芯片。
核心介质层204的上表面设置有第四散热层2051,第四散热层2051与器件203的背面2032或金属框架201连通,从而将器件203的背面2032与金属框架201连成一体,将器件203运行过程中产生的热量向外散发;核心介质层204的下表面设置有下介质层207,下介质层207的外表面设置有第五导电线路层2081和第五散热层2082,第五散热层2082穿透下介质层207与金属框架101连通,便于进一步将器件203运行过程中产生的热量向外散发;第五导电线路层2081穿透下介质层207与器件203的端子2031连通,实现器件203与位于核心介质层204的下侧外部的组件的导通。通常,第四散热层2051的厚度可以根据实际需求确定,第五散热层2082和第五导电线路层2081的厚度也可以根据实际需求确定。
第四散热线层2051外设置有上介质层206,上介质层206的外表面设置有第六导电线路层2091和第六散热层2092,第六散热层2092穿透上介质层206与第四散热层2051连通,从而实现将器件203运行过程中产生的热量进一步向封装基板200外部散发,提高散热效率;第六导电线路层2091穿透上介质层206与第五导电线路层2081通过通孔柱2014导通连接,实现了器件203与封装基板200外部组件的连通。通常,第六导电线路层2091和第六散热层2092的厚度可以根据实际需求确定。
如图3所示,第六导电线路层2091及第六散热层2092外设置有第三阻焊层210,第五导电线路层2081和第五散热层2082外设置有第四阻焊层211,第三阻焊层210及第四阻焊层211内分别设置有第三阻焊开窗2101及第四阻焊开窗2111。通常,根据实际需求进行阻焊开窗设计,并且阻焊层厚度也可以根据实际需求确定。
参照图4(a)~4(l),示出图3的金属框架封装基板的制造方法的各个步骤的中间结构的截面示意图。
制造方法包括如下步骤:准备铜箔板2011—步骤(a),如图4(a)所示。通常,铜箔板2011的厚度可以根据封装基板的嵌埋需求确定。
接着,制备金属框架201—步骤(b),如图4(b)所示。通常,可以通过对铜箔板2011进行冲型、钻铣或图形遮蔽蚀刻的方式制备金属框架201。金属框架201包括沿高度方向贯穿金属框架201的贯穿通孔2012以及被金属框架包围的贯穿空腔2013。通常,贯穿空腔2013为矩形空腔,贯穿空腔2013的数量可以根据需要嵌埋的器件数量确定,贯穿通孔2012用于后续制作通孔柱,贯穿通孔2012的数量及位置可以根据实际需要确定。
然后,在金属框架201的底面粘贴粘合层202,在贯穿空腔2013内贴装器件203—步骤(c),如图4(c)所示。通常,粘合层202为市售的可以热分解或者可以采用紫外线照射分解的透明膜。将器件203的端子2031贴装在贯穿空腔2013内暴露的粘合层202上,以固定器件203。
接着,层压感光型绝缘材料形成核心介质层204,在核心介质层204中形成第二金属框架开窗2041以暴露器件203的背面2032和贯穿通孔2012—步骤(d),如图4(d)所示。通常,感光型绝缘材料将金属框架201和器件203固定在一起;可以通过曝光显影的方式局部去除核心介质层204暴露器件203的背面2031及贯穿通孔2012的位置,并在金属框架201上进行开窗,形成第二金属框架开窗2041;还可以通过镭射加工或钻孔的方式局部去除核心介质层,暴露器件203的背面2032及贯穿通孔2012的位置,并形成第二金属框架开窗2041。
然后,在核心介质层204的上表面、第二金属框架开窗2041的内壁以及贯穿通孔2012的内壁形成第三金属种子层2042—步骤(e),如图4(e)所示。通常,可以通过化学沉积或金属喷溅的方式在核心介质层204的上表面、第二金属框架开窗2041的内壁以及贯穿通孔2012的内壁制作第三金属种子层2042,优选,通过金属喷溅的方式制作金属种子层。金属种子层的材料可以为铜、钛或它们的组合,优选,铜和钛的组合。
接着,在核心介质层204的上表面施加第四感光干膜2043,并图案化第四感光干膜2043形成第四特征图案,电镀第四特征图案形成第四散热层2051—步骤(f),如图4(f)所示。通常,可以通过曝光显影的方式图案化第四感光干膜2043形成第四特征图案;电镀金属为铜,第四散热层2051的厚度可以根据实际需求确定。
然后,移除第四感光干膜2043,并蚀刻暴露的第三金属种子层2042—步骤(g),如图4(g)所示。
接着,移除粘合层202,在第四散热层2051外层压介质材料形成上介质层206,在上介质层206内形成第四散热层开窗2061并暴露贯穿通孔2012,在核心介质层204的下表面层压介质材料形成下介质层207,在下介质层207内形成第三金属框架开窗2071并暴露器件203的端子2031和贯穿通孔2012—步骤(h),如图4(h)所示。通常,上介质层206的材料可以包括感光型绝缘材料,下介质层207的材料可以包括感光型绝缘材料,上介质层206和下介质层207的材料可以相同,也可以不同;上介质层206和下介质层207的厚度可以根据实际需求确定。可以通过曝光显影的方式局部去除上介质层206,将第四散热层2051进行开窗形成第四散热层开窗2061,同时暴露贯穿通孔2012的位置;还可以通过镭射或钻孔加工的方式局部去除上介质层206,形成第四散热层开窗2061并暴露贯穿通孔2012。可以通过曝光显影的方式局部去除下介质层207,将金属框架201进行开窗形成第三金属框架开窗2071,同时暴露器件203的端子2031和贯穿通孔2012的位置;还可以通过镭射或钻孔加工的方式局部去除下介质层207,形成第三金属框架开窗2071并暴露器件203的端子2031和贯穿通孔2012的位置。
然后,在上介质层206的上表面、第四散热层开窗2061内部、贯穿通孔2012内壁、下介质层207的下表面以及第三金属框架开窗2071内壁形成第四金属种子层2072,在上介质层206的上表面施加第六感光干膜2062,并图案化第六感光干膜2062形成第六特征图案,在下介质层207的下表面施加第五感光干膜2073,并图案化第五感光干膜2073形成第五特征图案—步骤(i),如图4(i)所示。通常,可以通过化学沉积或金属喷溅的方式形成第四金属种子层2072,优选,通过金属喷溅的方式制作金属种子层。金属种子层的材料可以为铜、钛或它们的组合,优选,铜和钛的组合。通常,可以通过曝光显影的方式分别图案化第五感光干膜2073和第六感光干膜2062形成第五特征图案和第六特征图案。
接着,电镀第六特征图案形成包括第六导电线路层2091和第六散热线路层2092的第六线路层,电镀第五特征图案形成包括第五导电线路层2081和第五散热层2082的第五线路层,电镀贯穿通孔2012形成通孔住2014—步骤(j),如图4(j)所示。通常,电镀金属为铜,第五线路层和第六线路层的厚度可以根据实际需求确定。
然后,移除第五感光干膜2073和第六感光干膜2062,并蚀刻暴露的第四金属种子层2072—步骤(k),如图4(k)所示。
最后,在第六线路层外制作第三阻焊层210,在第五线路层外制作第四阻焊层211,对第三阻焊层210和第四阻焊层211分别进行阻焊开窗形成第三阻焊开窗2101和第四阻焊开窗2111,并进行金属表面处理—步骤(l),如图4(l)所示。通常,可以通过湿印或压合的方式制作第三阻焊层210和第四阻焊层211,并通过曝光显影的方式形成第三阻焊开窗2101和第四阻焊开窗2111;通过在阻焊开窗内涂覆化镍钯金、化镍金、有机保焊膜、化银或镀锡对第三阻焊开窗2101和第四阻焊开窗2111内暴露的线路进行金属表面处理,从而完成封装基板200的3L板结构。
本领域技术人员将会认识到,本发明不限于上下文中具体图示和描述的内容。而且,本发明的范围由所附权利要求限定,包括上文所述的各个技术特征的组合和子组合以及其变化和改进,本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
在权利要求书中,术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内,但一般不排除其他组件。
Claims (4)
1.一种金属框架封装基板,包括金属框架、位于所述金属框架的贯穿空腔内的器件、位于所述金属框架的贯穿通孔内的通孔柱,以及包覆所述金属框架、所述器件及所述通孔柱的核心介质层;其中,所述器件和所述通孔柱通过所述核心介质层与所述金属框架间隔开,其中所述核心介质层的上表面设置有第四散热层,所述第四散热层与所述器件的散热底面或所述金属框架连通;所述核心介质层的下表面设置有下介质层,所述下介质层的外表面设置有第五导电线路层和第五散热层,所述第五散热层穿透所述下介质层与所述金属框架连通,所述第五导电线路层穿透所述下介质层与所述器件的端子连通。
2.根据权利要求1所述的金属框架封装基板,其中所述第四散热层外设置有上介质层,所述上介质层的外表面设置有第六导电线路层和第六散热层,所述第六散热层穿透所述上介质层与所述第四散热层连通,所述第六导电线路层穿透所述上介质层与所述第五导电线路层通过所述通孔柱导通连接。
3.根据权利要求2所述的金属框架封装基板,其中所述第六导电线路层及所述第六散热层外设置有第一阻焊层,所述第五导电线路层及所述第五散热层外设置有第二阻焊层,所述第一阻焊层及所述第二阻焊层内分别设置有第一阻焊开窗及第二阻焊开窗。
4.根据权利要求2所述的金属框架封装基板,其中所述上介质层和所述下介质层包括相同或不同的绝缘材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211338344.4A CN115763416A (zh) | 2021-01-05 | 2021-01-05 | 一种金属框架封装基板及其制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211338344.4A CN115763416A (zh) | 2021-01-05 | 2021-01-05 | 一种金属框架封装基板及其制造方法 |
CN202110009078.XA CN112820713B (zh) | 2021-01-05 | 2021-01-05 | 一种金属框架封装基板及其制造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110009078.XA Division CN112820713B (zh) | 2021-01-05 | 2021-01-05 | 一种金属框架封装基板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115763416A true CN115763416A (zh) | 2023-03-07 |
Family
ID=75857399
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211338344.4A Pending CN115763416A (zh) | 2021-01-05 | 2021-01-05 | 一种金属框架封装基板及其制造方法 |
CN202110009078.XA Active CN112820713B (zh) | 2021-01-05 | 2021-01-05 | 一种金属框架封装基板及其制造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110009078.XA Active CN112820713B (zh) | 2021-01-05 | 2021-01-05 | 一种金属框架封装基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN115763416A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114361040B (zh) * | 2021-11-18 | 2023-03-24 | 珠海越亚半导体股份有限公司 | 一种双面互联嵌入式芯片封装结构及其制造方法 |
CN117525029B (zh) * | 2024-01-03 | 2024-03-15 | 上海陛通半导体能源科技股份有限公司 | 半导体器件及其制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7863103B2 (en) * | 2008-10-22 | 2011-01-04 | Texas Instruments Incorporated | Thermally improved semiconductor QFN/SON package |
CN101789380B (zh) * | 2009-01-23 | 2012-02-15 | 日月光半导体制造股份有限公司 | 内埋芯片封装的结构及工艺 |
TW201815240A (zh) * | 2016-10-07 | 2018-04-16 | 南亞電路板股份有限公司 | 元件埋入式電路板結構及其製造方法 |
-
2021
- 2021-01-05 CN CN202211338344.4A patent/CN115763416A/zh active Pending
- 2021-01-05 CN CN202110009078.XA patent/CN112820713B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112820713A (zh) | 2021-05-18 |
CN112820713B (zh) | 2022-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
JP3677429B2 (ja) | フリップチップ型半導体装置の製造方法 | |
US7297562B1 (en) | Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns | |
JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
US7820233B2 (en) | Method for fabricating a flip chip substrate structure | |
CN112164677A (zh) | 一种线路预排布散热嵌埋封装结构及其制造方法 | |
US7435618B2 (en) | Method to manufacture a coreless packaging substrate | |
JP5188426B2 (ja) | 半導体装置及びその製造方法、電子装置 | |
KR20110003453A (ko) | 회로판 및 그 제조방법 | |
TW200810638A (en) | Method for fabricating a flip-chip substrate | |
US9824977B2 (en) | Semiconductor packages and methods of forming the same | |
JP7333454B2 (ja) | モールド成形プロセスに基づくパッケージ基板及びその製造方法 | |
CN112820713B (zh) | 一种金属框架封装基板及其制造方法 | |
JP3870778B2 (ja) | 素子内蔵基板の製造方法および素子内蔵基板 | |
TW202245171A (zh) | 一種多器件分次嵌埋封裝基板及其製造方法 | |
JP7497407B2 (ja) | 両面相互接続組み込みチップパッケージ構造及びその製造方法 | |
CN111106090A (zh) | 基于刚性框架的tmv扇出型封装结构及其制备方法 | |
US6207354B1 (en) | Method of making an organic chip carrier package | |
JP2023086100A (ja) | 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法 | |
US20220302037A1 (en) | Embedded packaging structure and manufacturing method thereof | |
KR20150043135A (ko) | 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지 | |
JP2001110928A (ja) | 半導体パッケージの製造方法 | |
JP7497490B2 (ja) | 液体循環冷却パッケージ基板及びその製造方法 | |
TW200926377A (en) | Aluminum oxide-based substrate and method for manufacturing the same | |
TWI296436B (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |