TW201812890A - 半導體晶圓的粗磨方法及半導體晶圓 - Google Patents
半導體晶圓的粗磨方法及半導體晶圓 Download PDFInfo
- Publication number
- TW201812890A TW201812890A TW106114616A TW106114616A TW201812890A TW 201812890 A TW201812890 A TW 201812890A TW 106114616 A TW106114616 A TW 106114616A TW 106114616 A TW106114616 A TW 106114616A TW 201812890 A TW201812890 A TW 201812890A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- rough grinding
- wafer
- fixed plate
- nanotopography
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000000227 grinding Methods 0.000 claims description 128
- 238000011156 evaluation Methods 0.000 claims description 13
- 239000007788 liquid Substances 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 239000006061 abrasive grain Substances 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 172
- 238000009826 distribution Methods 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 12
- 229910052715 tantalum Inorganic materials 0.000 description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 9
- 238000005498 polishing Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000003513 alkali Substances 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/27—Work carriers
- B24B37/28—Work carriers for double side lapping of plane surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
提供半導體晶圓的粗磨方法，其能夠抑制奈米形貌/地圖中的環狀圖案的發生。
本發明的半導體晶圓的粗磨方法，其特徵在於包括：停止半導體晶圓W的粗磨之停止程序；該停止程序之後，使得半導體晶圓W的對於上定盤10A及下定盤10B的對向面反轉的反轉程序；及該反轉程序之後，維持對向面Wa及Wb的反轉，並再開始半導體晶圓W的粗磨的再開始程序。
Description
本發明係關於半導體晶圓的粗磨(lapping)方法及半導體晶圓。
已知有矽晶圓及GaAs等的化合物半導體晶圓作為半導體晶圓。一般而言，係依序經過後述程序獲致半導體晶圓：以線鋸將單結晶鑄錠切片成為薄圓板狀晶圓的切片程序；將已切片的晶圓之表裏面平坦化，成為特定厚度的粗磨程序；消除粗磨後的晶圓的表面凹凸，施以高平坦度的鏡面加工的研磨程序。另外，亦可執行作為機械研削的兩頭研削程序以取代粗磨程序，或者與粗磨程序併用。
近年來，尤其是在大口徑的半導體晶圓中，作為晶圓的表面高低起伏成分的參數之「奈米形貌(Nanotopography)」(SEMI規格M43)受到重視。奈米形貌為，空間波長成分約0.2mm到20mm的半導體晶圓表面存在的凹凸指標，藉由某個指定尺寸之區域內的高低差來表示。而且，在將半導體晶圓鏡面加工後的狀態下，藉由使用光干涉法的光學測定得出奈米形貌。半導體晶圓的奈米形貌有可能因為前述的切片程序、粗磨程序及兩頭研削程序等的加工造成的高低起伏 而惡化。
在此，使用第1圖，說明按照習知技術的一般的半導體晶圓之粗磨方法。如第1圖模式地顯示，半導體晶圓W裝填在載體片20的保持孔20a。載體片20配置為彼此對向，而且設置在彼此相反方向旋轉的上定盤10A及下定盤10B之間。由於圖面的簡略化，未圖示齒輪形狀，載體片的外周齒輪20b與中心齒輪11和內齒輪12咬合。藉由這些齒輪彼此的咬合，伴隨著下定盤10B的旋轉，載體片20以中心齒輪11為中心進行公轉，並且載體片20本身自轉，進行行星旋轉。然後，一邊供應含有磨粒的液體(未圖示)，一邊用上定盤10A及下定盤10B對半導體晶圓W加壓，以將半導體晶圓W的表裏面粗磨。再者，通常，執行特定時間的粗磨之後，或者測量半導體晶圓的厚度等，確認已得到目標粗磨移除量之後，結束粗磨。
例如，專利文獻1中記載的半導體晶圓的粗磨方法包括：準備與預設的粗磨後之半導體晶圓厚度大致相同厚度的載體片的程序；以及當檢出上定盤抵接於載體片時，結束半導體晶圓的粗磨的程序。依據專利文獻1記載的粗磨方法，能夠提高粗磨後的半導體晶圓之平坦度(亦即，更平坦化)。
先行技術文獻
[專利文獻]專利文獻1：日本特開2001-260015號公報
首先，本發明者確認：在測繪經過切片、粗磨及研磨的矽晶圓表面的奈米形貌的奈米形貌/地圖之評價中，在矽晶 圓的周緣部觀察到環狀圖案(參照第2圖(A))。再者，第2圖(A)所示之奈米形貌/地圖係由KLA-TENCOR公司製Wafersight 3所取得。另外，在第2圖(A)的奈米形貌/地圖中，淺色部表示凸部，深色部表示凹部。第2圖(A)的例中確認：在從晶圓邊緣朝向晶圓中心大約20~30mm的周緣部中，形成了環狀的凹部圖案。再者，第2圖(A)所示之奈米形貌/地圖所對應的矽晶圓的徑方向之模式剖面圖顯示於第2圖(B)。另一方面，本發明者也確認：和第2圖(A)的例相反，也有觀察到在相同範圍的周緣部中，形成環狀的凸部圖案的奈米形貌/地圖。
因此，本發明者致力探討在奈米形貌/地圖中形成此種環狀圖案的原因，發現粗磨後的半導體晶圓之形狀分布、和經過粗磨後的研磨的奈米形貌的分布有很強的相關關係，並檢討了由粗磨造成的加工影響。再者，本說明書中所謂的半導體晶圓的形狀分布為，如第2圖(B)所示，半導體晶圓(矽晶圓)在徑方向上的半導體晶圓的厚度中心位置相對於基準面的高度分布(第2圖(B)中的虛線)。第2圖(B)之例的情況下，半導體晶圓全體都向上朝向凸方向彎曲，但在徑方向的半導體晶圓的厚度為一定。而且，半導體晶圓的形狀分布上，在半導體晶圓兩方的邊緣側存在拐點。
在此，第3圖及第4圖為說明第1圖中已述的粗磨方法中的粗磨中之定盤、載體片及半導體晶圓的配置的模式圖。半導體晶圓W距離定盤(上定盤10A及下定盤10B)的中心最遠時的模式圖，第4圖為半導體晶圓W距離定盤(上定盤10A及下定盤10B)的中心最近時的模式圖。再者，第3圖(A)、第4圖(A)相當於 假想將上定盤排除時的俯視圖。而且，第3圖(B)為第3圖(A)中的I-I剖面圖，第4圖(B)為第4圖(A)中的II-II剖面圖。
本發明者確認得知：上定盤10A及下定盤10B在當初導入粗磨裝置時是平坦的，但隨著重複執行半導體晶圓之粗磨，在上定盤10A及下定盤10B產生形狀變形。變形後的上定盤10A及下定盤10B的形狀模式地顯示於第3圖(B)及第4圖(B)。在上定盤10A中，在徑方法上，中心齒輪11側及內齒輪12側(一併參照第1圖)之間的中央部成為凹形狀，並且，在中心齒輪11側及內齒輪12側的兩方形成局部的凸部。和上定盤10A相反，在下定盤10B中，在徑方法上，中心齒輪11側及內齒輪12側之間的中央部成為凸形狀，並且，在中心齒輪11側及內齒輪12側的兩方形成凹部。而且，上定盤10A及下定盤10B中的凹凸，兩者大致嵌合。
上定盤10A及下定盤10B變形為如第3圖(B)和第4圖(B)模式顯示的形狀。因此，如第3圖(B)所示，半導體晶圓W遠離定盤的中心時(亦即，靠近內齒輪側時)，比較強的加壓力FS施加在定盤的內齒輪12側，而比較弱的加壓力FW施加在定盤的中心齒輪11側。另外，如第4圖(B)所示，半導體晶圓W靠近定盤的中心時(亦即，靠近中心齒輪側時)，比較弱的加壓力FW施加在定盤的內齒輪12側，而比較強的加壓力FS施加於定盤的中心齒輪11側。
粗磨時，像這樣有偏頗的加壓力施加在半導體晶圓。因此，本發明者認為，在半導體晶圓表面殘留了加工影響的高低起伏，即使經過後續的研磨程序，也無法充分修正高低 起伏，而在取得奈米形貌/地圖時觀察到環狀的凸部圖案或者凹部圖案。在習知技術中，認為藉由粗磨程序後執行的研磨程序，能夠充分消除粗磨時導入的加工影響的高低起伏。但是，近年來奈米形貌品質備受注目，今後應該會要求用奈米形貌/地圖評價未觀察到環狀的凹部圖案及凸部圖案的任一者。
因此，本發明之目的在於提供半導體晶圓的粗磨方法，其能夠抑制奈米形貌/地圖中的環狀圖案的發生。
本發明者欲達成上述目的而致力研究。並且，本發明者想到，為了要抑制定盤形狀造成的高低起伏，暫時停止粗磨，使得半導體晶圓的面向定盤的對向面反轉的作法。而且了解到，若為此種經過反轉的半導體晶圓，在研磨後的奈米形貌/地圖中，能夠抑制環狀圖案的發生，進而完成本發明。
亦即，本發明的要旨構成如以下所述。
(1)一種半導體晶圓的粗磨方法，其係為在彼此對向配置的上定盤及下定盤之間，一邊供給含有磨粒的液體，一邊使得裝填了半導體晶圓的載體片行星旋轉，以將前記半導體晶圓的表裏面粗磨的半導體晶圓的粗磨方法，該方法包括：開始前記半導體晶圓的粗磨的開始程序；停止前記半導體晶圓的粗磨的停止程序；該停止程序之後，使得前記半導體晶圓的對於前記上定盤及前記下定盤的對向面反轉的反轉程序；及該反轉程序之後，維持前記對向面的反轉，並再開始前記半導體晶圓的粗磨的再開始程序。
(2)如前記(1)記載的半導體晶圓的粗磨方法，已得到相對於目標粗磨移除量的40%以上60%以下的粗磨移除量時，執行前記反轉程序。
(3)如前記(1)或(2)記載的半導體晶圓的粗磨方法，前記半導體晶圓為矽晶圓。
(4)一種半導體晶圓，其係為已鏡面研磨的半導體晶圓，其特徵在於：用奈米形貌/地圖評價，在該半導體晶圓的表面上未觀察到環狀的凹部圖案及凸部圖案中的任一者。
在此，本說明書中所謂的「奈米形貌/地圖評價」為，在使用光學干涉式的平坦度測定裝置(KLA-TENCOR公司製：Wafersight 3)對已鏡面研磨的半導體晶圓表面測定半導體晶圓表面的高度分布(高低差)的奈米形貌/地圖中，判斷是否在晶圓周緣部觀察到環狀的凹部圖案或者凸部圖案。具體言之，以20mm為截止濾波值，用雙高思濾波器對於鏡面研磨處理後的半導體晶圓的高度測定結果施以濾波處理，去除長波長成分後，從奈米形貌的測定結果以深淺色圖示化後的奈米形貌/地圖，判斷環狀圖案的發生。再者，在此奈米形貌/地圖中，成為越深色的高度越低，最深的部分相當於從中心高度起算-20nm，成為越淺色的高度越高，最淺的部分相當於從中心高度起算+20nm。因此，從最低高度導最高高度的高低差為40nm。
再者，在取得奈米形貌/地圖時，使得半導體晶圓的表裏面為鉛直面，同時固定半導體晶圓之外緣的任意3點，以測定半導體晶圓表面。因此，奈米形貌/地圖表示非吸附狀態下的半導體晶圓表面的高低差。尤其是，在奈米形貌/地圖的剖面 圖中，若半導體晶圓的面內中央部的平均高度、和包圍前記面內中央部的前記半導體晶圓的面內周緣部的平均高度的差分在1nm以內，則未觀察到環狀圖案。
(5)前記(4)記載的半導體晶圓，前記半導體晶圓的直徑為300mm以上。
(6)前記(4)或(5)記載的半導體晶圓，前記半導體晶圓為矽晶圓。
依據本發明，能夠提供半導體晶圓的粗磨方法，其能夠抑制奈米形貌/地圖中的環狀圖案的發生。
10A‧‧‧上定盤
10B‧‧‧下定盤
11‧‧‧中心齒輪
12‧‧‧內齒輪
20‧‧‧載體片
W‧‧‧半導體晶圓
【第1圖】說明習知技術中的半導體晶圓的粗磨方法的模式圖。
【第2圖】(A)為表示本發明者觀察到的矽晶圓的奈米形貌/地圖之一例的圖，(B)為(A)所示的奈米形貌/地圖所對應的矽晶圓的徑方向上的模式剖面圖。
【第3圖】表示依據本發明者的研究，粗磨半導體晶圓時的定盤、載體片及半導體晶圓的配置的模式圖，(A)為俯視圖，(B)為其I-I剖面圖。
【第4圖】表示依據本發明者的研究，粗磨半導體晶圓時的定盤、載體片及半導體晶圓的配置的模式圖，(A)為俯視圖，(B)為其II-II剖面圖。
【第5圖】用以說明依據本發明的一實施形態的半導體晶 圓的粗磨方法的流程圖。
【第6圖】實施例中，表示習知例1、發明例1及2的晶圓形狀分布及奈米形貌分布的圖以及奈米形貌/地圖。
【第7圖】實施例，表示發明例3~5的晶圓形狀分布及奈米形貌分布的圖以及奈米形貌/地圖。
以下，一邊參照圖面，一邊說明依據本發明的一實施形態的半導體晶圓的粗磨方法。再者，圖中的各構成的縱橫比，為了說明的便利而誇張圖示，與實際有差異。
(半導體晶圓的粗磨方法)
如使用第1圖的模式顯示，依據本發明的一實施形態的半導體晶圓的粗磨方法，在彼此對向配置的定盤10A及下定盤10B之間，一邊供給含有磨粒的液體(未圖示)，一邊使得裝填了半導體晶圓W的載體片20行星旋轉，以將半導體晶圓W的表裏面粗磨。而且，如第5圖所示，依據本實施形態的半導體晶圓的粗磨方法包括：開始半導體晶圓W的粗磨的開始程序(第5圖(A))；停止半導體晶圓W的粗磨的停止程序(第5圖(B))；停止程序之後，使得半導體晶圓W的對於上定盤10A及下定盤10B的對向面反轉的反轉程序(第5圖(C))；及該反轉程序之後，維持對向面的反轉，並再開始半導體晶圓W的粗磨的再開始程序(第5圖(D))。藉此，能夠抑制奈米形貌/地圖中的環狀圖案的發生。再者，第5圖中僅圖示上記各程序中的上定盤10A、下定盤10B及半導體晶圓W。以下，依序說明各程序的細節。
首先，執行開始半導體晶圓W的粗磨的開始程序 (第5圖(A))。如第1圖中模式顯示，此開始程序和習知技術一樣，將半導體晶圓W裝填在載體片20的保持孔20a中。然後，將裝填了半導體晶圓W的載體片20，設置在彼此對向配置的上定盤10A及下定盤10B之間。上定盤10A及下定盤10B以彼此相反方向旋轉，載體片的外周齒輪20b與中心齒輪11及內齒輪12咬合，藉此，載體片20以載體片20的中心為中心軸進行旋轉(以下稱之為「自轉」)，載體片20以上定盤10A及下定盤10B的中心為中心軸在中心齒輪11的周圍旋轉(以下稱之為「公轉」)。此種載體片20的自轉且旋轉的運動稱之為行星旋轉。在本程序中，使得載體片20本身進行行星旋轉，同時供給含有磨粒的液體(未圖示)，藉由上定盤10A及下定盤10B將半導體晶圓W加壓，藉此開始半導體晶圓W的表裏面的粗磨。再者，粗磨造成的移除量，隨著粗磨開始後的粗磨時間而增加。
繼之，執行停止半導體晶圓W的粗磨之停止程序(第5圖(B))。例如，和習知技術的粗磨方法中的粗磨結束方式一樣，停止含有磨粒的液體之供給，同時將上定盤10A及下定盤10B的旋轉停止即可。再者，從剛才的開始程序(第5圖(A))到本程序(第5圖(B))中將粗磨停止為止的時間為任意，按照本實施形態依序執行停止程序、反轉程序及再開始程序，就能夠得到本發明的效果。
本實施形態中，已得到相對於目標粗磨移除量的40%以上60%以下的粗磨移除量時，執行前記反轉程序為佳。再者，在此所說的目標粗磨移除量相當於依據本實施形態的粗磨方法所造成的移除量的全體。因此，開始程序後的停止程序 的執行，在已得到相對於目標粗磨移除量的40%以上60%以下的粗磨移除量的階段為佳，在已得到相對於目標粗磨移除量的45%以上55%以下的粗磨移除量的階段尤佳。藉此，能夠在已得到所欲的粗磨移除量時，執行緊接在停止程序後的反轉程序。再者，藉由時間管理設定目標粗磨移除量的情況下，在經過總粗磨時間的40%以上60%以下之後執行停止程序即可，在經過總粗磨時間的45%以上55%以下後執行停止程序亦可。藉此，如已使用第3圖及第4圖說明的，能夠更確實地抑制因為上定盤10A及下定盤10B的形狀、及裝填在載體片20中的半導體晶圓W的行星旋轉所造成的加工影響。其結果為，在粗磨後且為進行研磨前的狀態下，能夠使得半導體晶圓W的徑方向上的晶圓形狀的PV(Peak to Valley)值為0.51μm以下，而且，也能夠使得PV值在0.26μm以下。再者，所謂的徑方向上的晶圓形狀的PV值為，從直徑方向的一端到另一端掃描半導體晶圓W的形狀分布時的最大值(Peak)和最小值(Valley)的差。
在停止半導體晶圓W的粗磨之後，進行使得半導體晶圓W的對於上定盤10A及下定盤10B的對向面(面Wa,Wb)反轉的反轉程序(第5圖(C))，此已如前述。使用第5圖(A)~(C)，更具體說明此反轉程序。如第5圖(A)及(B)所示，從粗磨開始後直到其停止為止，半導體晶圓W之對於上定盤10A的對向面為面Wa，半導體晶圓W之對於下定盤10B的對向面為面Wb。本程序中，將上述面Wa及面Wb分別相對於上定盤10A及下定盤10B反轉。亦即，藉由本程序，使得半導體晶圓W的對於上定盤10A的對向面為面Wb，使得半導體晶圓W的 對於下定盤10B的對向面為面Wa。
在本反轉程序中，半導體晶圓W的對向面的反轉手法為任意。例如，藉由吸附墊或真空墊等的公知的固持裝置將已裝填在載體片20的半導體晶圓W拿起，將對向面如上述般反轉，再度將半導體晶圓W裝填在載體片20即可。
最後，維持對向面的反轉，並進行再開始半導體晶圓W的粗磨的再開始程序(第5圖(D))。粗磨再開始時，和開始程序一樣進行粗磨即可。然後，依據本程序再開始後的粗磨移除量、和從開始程序到停止程序為止已經得到的粗磨移除量的合計到達目標粗磨移除量後，將粗磨結束即可。另外，若用時間管理粗磨造成的目標粗磨移除量，則在粗磨再開始後，在對於總粗磨時間的殘餘時間經過後結束粗磨即可。
如以上說明，如此所獲致的半導體晶圓W，其因為上定盤10A及下定盤10B的形狀所造成的偏頗的加壓力的影響受到抑制。因此，能夠抑制粗磨對半導體晶圓表面造成的加工影響。而且，若對於經過依據本實施形態的粗磨的半導體晶圓施以研磨程序，則能夠抑制在取得奈米形貌/地圖時的環狀圖案的發生。
再者，可以使用KLA-TENCOR公司、RAYTEX公司、ADE公司等販賣的測定裝置，依照SEMI規格M43及M78測定奈米形貌。另外，測定奈米形貌時，在粗磨後進行的研磨程序的研磨條件可以為一般的條件。而且，測定奈米形貌時，在粗磨和研磨之間，可以進行半導體晶圓表面的清洗及蝕刻中的任一者或兩者，也可以進行其他的任意程序。另外，在本實 施形態中，在開始程序之後，可以依序進行複數次的停止程序、反轉程序、再開始程序，之後再結束粗磨亦可。在此情況下，只要相對於目標粗磨移除量適當設定粗磨的停止時間點即可。
以下，說明本實施形態中的具體態樣。
本實施形態的粗磨方法能適用的半導體晶圓W為任意，能適用於用線鋸將矽或者GaAs等的化合物半導體等的單結晶鑄錠切片而得到的薄圓板狀的晶圓。本實施形態的粗磨方法適用在作為半導體晶圓W的追求良好的奈米形貌的矽晶圓為佳。
半導體晶圓W的尺寸並無任何限制，但將本實施形態的粗磨方法適用於大口徑的晶圓為佳。例如，適用於直徑300mm以上的矽晶圓為佳，適用於直徑450mm以上的矽晶圓為佳。即使是像這樣的大口徑的矽晶圓，藉由適用本實施形態的粗磨方法，能夠在研磨後的奈米形貌/地圖中，抑制環狀圖案的發生。
再者，可以使用粗磨所用的一般的上定盤10A、下定盤10B、載體片20。能夠使用鋁/鋯等小粒徑的遊離磨粒和含有界面活性劑的水等的液體混合而成的水溶性的液體等，作為粗磨使用的含有磨粒的液體。
另外，第1~4圖中，顯示使用5枚載體片的例，但載體片的枚數並無任何限制。另外，第1~4圖中，1枚的載體片上裝填了1枚的半導體晶圓W，但1枚的載體片上裝填複數枚的半導體晶圓W亦可。
另外，當然也可能使用未圖示的馬達等的驅動裝置、或控制裝置。
(半導體晶圓)
依據本發明的半導體晶圓，為已鏡面研磨的半導體晶圓，藉由奈米形貌/地圖評價，該半導體晶圓的表面未觀察到環狀的凹部圖案及凸部圖案中的任一者。依據本發明的半導體晶圓，能夠適用上述的粗磨方法的實施形態，再經過依照一般方法的鏡面研磨製造。依據習知技術的半導體晶圓中，在鏡面研磨後進行奈米形貌/地圖評價時，在半導體晶圓的表面觀察到環狀的凹部圖案或凸部圖案。但是，使用依據上記實施形態的粗磨方法，能夠製造出使用奈米形貌/地圖評價不會觀察到環狀圖案的半導體晶圓。
另外，在已鏡面研磨的半導體晶圓的奈米形貌/地圖的剖面圖中，半導體晶圓的面內中央部的平均高度、和包圍面內中央部的前記半導體晶圓的面內周緣部的平均高度的差分在1nm以內為佳，在此情況下，確實不會觀察到環狀圖案。為了例示，更具體說明面內中央部及面內周緣部的範圍，半導體晶圓的直徑為450mm(半徑225mm)的情況下，可以將距離半導體晶圓的中心160mm以內的區域作為面內中央部，可以將距離半導體晶圓的中心160~200mm的區域作為半導體晶圓的面內周緣部。
另外，半導體晶圓的直徑為300mm以上為佳，直徑為450mm以上為佳。另外，半導體晶圓為矽晶圓為佳。即使是大口徑的矽晶圓，藉由使用依照上記實施形態的粗磨方法，能夠實現用奈米形貌/地圖評價未觀察到環狀圖案的矽晶圓。
繼之，為了使本發明的效果更明確，舉出以下的 實施例，但本發明並受以下的實施例之任何限制。
(發明例1)
依據前述第1圖的構成及第5圖所示的流程圖，進行直徑450mm的矽晶圓的粗磨。亦即，將單結晶鑄錠切片得到的直徑450mm的矽晶圓裝填在載體片，設置在粗磨裝置的上定盤及下定盤之間。再者，事先確認得到目標粗磨移除量為止的總粗磨時間。
首先，開始對矽晶圓的粗磨，在經過總粗磨時間的35%後即停止粗磨。粗磨停止後，使用吸附墊，將矽晶圓從載體片取下，使矽晶圓之與上定盤及下定盤的對向面反轉，將矽晶圓裝填在載體片。亦即，在已得到相對於目標粗磨移除量的35%之粗磨移除量時，執行此反轉程序。繼之，使粗磨再開始，在經過總粗磨時間的殘餘時間(亦即，總粗磨時間的65%)後，將粗磨結束。
(發明例2~5)
除了將粗磨開始到粗磨停止為止的粗磨時間分別改變為總粗磨時間的40%、50%、60%、65%以外，和發明例1一樣進行直徑450mm的矽晶圓的粗磨。亦即，發明例2~5中，分別在已得到相對於目標粗磨移除量的40%、50%、60%、65%的粗磨移除量時，執行反轉程序。
(習知例1)
除了不停止粗磨，在經過總粗磨時間後經過粗磨後將粗磨結束以外，和發明例1一樣進行直徑450mm的矽晶圓的粗磨。亦即，習知例1中，未執行矽晶圓的反轉及粗磨的再開始。
<評價1：形狀評價>
對於發明例1~5及習知例1的粗磨後的各矽晶圓，以同樣 條件進行鹼蝕刻(以下略記為「鹼ET」)。之後，使用靜電容量式形狀測定器(kobelco科研社製；SBW-451/R)，測定矽晶圓的徑方向(奈米形貌/地圖中所示之箭頭方向，相當於線鋸移動方向的剖面圖，使其不受切片切斷的高低起伏影響)的形狀分布的圖。結果顯示於第6及7圖。另外，個別的形狀分布的PV值顯示於表1中。第6及7圖中的圖中，橫軸表示距離晶圓中心的距離，高度為相對值(A.U.)。再者，鹼ET係以粗磨後的矽晶圓之清洗為主目的，不影響由靜電容量式形狀測定器測定的矽晶圓的形狀分布的PV值。再者，粗磨後的晶圓面為，表面導入了微裂等的加工損傷的梨狀面，藉由鹼ET成為孔洞明顯化的面。
<評價2：奈米形貌評價>
對於發明例1~5及習知例1的粗磨後的各矽晶圓，以同樣條件執行上記評價1中執行的鹼ET之後，再以同一條件施以雙面研磨，進行鏡面加工。用奈米形貌測定裝置(KLA-TENCOR公司製；WaferSight 3)測定鏡面加工後的矽晶圓，得到晶圓表面的奈米形貌/地圖。另外，也一併測定徑方向(奈米形貌/地圖中所示之箭頭方向，相當於線鋸移動方向的剖面圖，使其不受切片切斷的高低起伏影響)的奈米形貌的分布。結果顯示如第6及7圖。第6及7圖中的圖中，橫軸表示距離晶圓中心的距離。另外，徑方向中的奈米形貌(NT)的高低差(面內中央部的平均高度、及面內周緣部的平均高度的差)顯示於表1中。再者，在此所謂的面內中央部為距離矽晶圓的中心160mm以內的區域，所謂的面內周緣部為距離矽晶圓的中心160~200mm的區域。
【表1】
由第6及7圖確認得知：相較於習知例1，發明例1~5中，抑制了奈米形貌/地圖中的環狀圖案的發生。尤其是，發明例2~4中，用奈米形貌/地圖評價完全沒有觀察到環狀圖案。另外還確認道，若鹼ET後的形狀分布的PV值為0.3μm以下(具體言之，為0.26μm以下)，則能夠更確實抑制奈米形貌/地圖中的環狀圖案的發生。另外，也可以說，奈米形貌/地圖中未確實觀察到環狀圖案是在研磨後剖面圖中NT的高低差為1nm以下(具體言之，為0.80nm以下)的情況中。
依據本發明，提供半導體晶圓的粗磨方法，其能夠抑制奈米形貌/地圖中的環狀圖案的發生，在半導體產業中是有用的。
Claims (6)
- 一種半導體晶圓的粗磨方法，其係為在彼此對向配置的上定盤及下定盤之間，一邊供給含有磨粒的液體，一邊使得裝填了半導體晶圓的載體片行星旋轉，以將前記半導體晶圓的表裏面粗磨的半導體晶圓的粗磨方法，該方法包括：開始前記半導體晶圓的粗磨的開始程序；停止前記半導體晶圓的粗磨的停止程序；該停止程序之後，使得前記半導體晶圓的對於前記上定盤及前記下定盤的對向面反轉的反轉程序；及該反轉程序之後，維持前記對向面的反轉，並再開始前記半導體晶圓的粗磨的再開始程序。
- 如申請專利範圍第1項所記載的半導體晶圓的粗磨方法，已得到相對於目標粗磨移除量的40%以上60%以下的粗磨移除量時，執行前記反轉程序。
- 如申請專利範圍第1或2項所記載的半導體晶圓的粗磨方法，前記半導體晶圓為矽晶圓。
- 一種半導體晶圓，其係為已鏡面研磨的半導體晶圓，其特徵在於：用奈米形貌/地圖評價，在該半導體晶圓的表面上未觀察到環狀的凹部圖案及凸部圖案中的任一者。
- 如申請專利範圍第4項所記載的半導體晶圓，前記半導體晶圓的直徑為300mm以上。
- 如申請專利範圍第4或5項所記載的半導體晶圓，前記 半導體晶圓為矽晶圓。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016-169383 | 2016-08-31 | ||
| JP2016169383A JP6323515B2 (ja) | 2016-08-31 | 2016-08-31 | 半導体ウェーハのラッピング方法および半導体ウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201812890A true TW201812890A (zh) | 2018-04-01 |
| TWI642099B TWI642099B (zh) | 2018-11-21 |
Family
ID=61300419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106114616A TWI642099B (zh) | 2016-08-31 | 2017-05-03 | 半導體晶圓的粗磨方法及半導體晶圓 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11456168B2 (zh) |
| JP (1) | JP6323515B2 (zh) |
| KR (1) | KR102264085B1 (zh) |
| CN (1) | CN109643650B (zh) |
| DE (1) | DE112017004349T5 (zh) |
| TW (1) | TWI642099B (zh) |
| WO (1) | WO2018042761A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210090318A (ko) | 2020-01-09 | 2021-07-20 | (주)에이치엠씨 | 다기능 스마트 가로등 |
| TWI786672B (zh) * | 2021-06-09 | 2022-12-11 | 環球晶圓股份有限公司 | 晶圓的研磨方法 |
| CN116175397A (zh) * | 2022-12-13 | 2023-05-30 | 西安奕斯伟材料科技有限公司 | 一种用于研磨硅片的设备和方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US330881A (en) * | 1885-11-24 | Jacob pelbel | ||
| JP3379097B2 (ja) * | 1995-11-27 | 2003-02-17 | 信越半導体株式会社 | 両面研磨装置及び方法 |
| JP2001260015A (ja) | 2000-03-10 | 2001-09-25 | Mitsubishi Materials Silicon Corp | 半導体ウェーハのラッピング方法およびその装置 |
| JP2002280332A (ja) * | 2001-03-22 | 2002-09-27 | Toyoda Mach Works Ltd | 研磨方法および研磨装置 |
| KR100932741B1 (ko) * | 2002-03-28 | 2009-12-21 | 신에쯔 한도타이 가부시키가이샤 | 웨이퍼의 양면연마장치 및 양면연마방법 |
| JP2004314192A (ja) * | 2003-04-11 | 2004-11-11 | Speedfam Co Ltd | ワークの研磨装置及び研磨方法 |
| JP2006100799A (ja) * | 2004-09-06 | 2006-04-13 | Sumco Corp | シリコンウェーハの製造方法 |
| CN100392818C (zh) * | 2004-12-08 | 2008-06-04 | 中国电子科技集团公司第四十六研究所 | 一种可以改善半导体晶片几何参数的晶片加工方法 |
| JP2006237055A (ja) * | 2005-02-22 | 2006-09-07 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法 |
| JP4752475B2 (ja) * | 2005-12-08 | 2011-08-17 | 信越半導体株式会社 | 半導体ウェーハの両頭研削装置、静圧パッドおよびこれを用いた両頭研削方法 |
| JP4654209B2 (ja) * | 2007-02-27 | 2011-03-16 | 信越半導体株式会社 | 研磨装置 |
| JP2010010358A (ja) * | 2008-06-26 | 2010-01-14 | Sumco Corp | 半導体ウェーハの製造方法 |
| KR101079468B1 (ko) * | 2009-03-04 | 2011-11-03 | 주식회사 엘지실트론 | 양면 연마장치용 캐리어 및 이를 이용한 양면 연마방법 |
| DE102009030292B4 (de) * | 2009-06-24 | 2011-12-01 | Siltronic Ag | Verfahren zum beidseitigen Polieren einer Halbleiterscheibe |
| JP5630414B2 (ja) * | 2011-10-04 | 2014-11-26 | 信越半導体株式会社 | ウェーハの加工方法 |
| JP5862492B2 (ja) * | 2012-07-09 | 2016-02-16 | 信越半導体株式会社 | 半導体ウェーハの評価方法及び製造方法 |
| WO2014052130A1 (en) * | 2012-09-28 | 2014-04-03 | Saint-Gobain Ceramics & Plastics, Inc. | Modified microgrinding process |
| DE112014000276B4 (de) * | 2013-02-19 | 2022-03-31 | Sumco Corporation | Verfahren zum Prozessieren von Halbleiterwafern |
| KR101660900B1 (ko) * | 2015-01-16 | 2016-10-10 | 주식회사 엘지실트론 | 웨이퍼 연마 장치 및 이를 이용한 웨이퍼 연마 방법 |
-
2016
- 2016-08-31 JP JP2016169383A patent/JP6323515B2/ja active Active
-
2017
- 2017-05-01 KR KR1020187035078A patent/KR102264085B1/ko active IP Right Grant
- 2017-05-01 US US16/324,291 patent/US11456168B2/en active Active
- 2017-05-01 DE DE112017004349.2T patent/DE112017004349T5/de active Pending
- 2017-05-01 WO PCT/JP2017/017201 patent/WO2018042761A1/ja active Application Filing
- 2017-05-01 CN CN201780036024.4A patent/CN109643650B/zh active Active
- 2017-05-03 TW TW106114616A patent/TWI642099B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018037517A (ja) | 2018-03-08 |
| CN109643650A (zh) | 2019-04-16 |
| KR102264085B1 (ko) | 2021-06-10 |
| CN109643650B (zh) | 2023-05-23 |
| JP6323515B2 (ja) | 2018-05-16 |
| KR20190004771A (ko) | 2019-01-14 |
| US11456168B2 (en) | 2022-09-27 |
| WO2018042761A1 (ja) | 2018-03-08 |
| US20190181001A1 (en) | 2019-06-13 |
| DE112017004349T5 (de) | 2019-05-23 |
| TWI642099B (zh) | 2018-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI390616B (zh) | Semiconductor wafer manufacturing method | |
| TWI515783B (zh) | Processing method of semiconductor wafers | |
| US7601644B2 (en) | Method for manufacturing silicon wafers | |
| TWI680507B (zh) | 晶圓研磨方法 | |
| EP1852899A1 (en) | Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer | |
| TWI642099B (zh) | 半導體晶圓的粗磨方法及半導體晶圓 | |
| KR101994782B1 (ko) | 경면연마 웨이퍼의 제조방법 | |
| JP2007053178A (ja) | シリコンウェーハの製造方法 | |
| JP6327329B1 (ja) | シリコンウェーハの研磨方法およびシリコンウェーハの製造方法 | |
| KR20120101146A (ko) | 반도체 웨이퍼 및 그 제조 방법 | |
| JP2009302408A (ja) | 半導体ウェーハの製造方法 | |
| JP4103808B2 (ja) | ウエーハの研削方法及びウエーハ | |
| US9962802B2 (en) | Workpiece double-disc grinding method | |
| JP5074845B2 (ja) | 半導体ウェハの研削方法、及び半導体ウェハの加工方法 | |
| JPH11348031A (ja) | 半導体基板の製造方法、外面加工装置及び単結晶インゴット | |
| KR100827574B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| JP2009298680A (ja) | 半導体ウェーハ | |
| TWI637812B (zh) | 晶圓之兩面研磨方法 | |
| JP2003109990A (ja) | 半導体ウェーハの平坦度評価方法 | |
| KR20070017237A (ko) | 실리콘 웨이퍼의 제조방법 |