JPH11348031A - 半導体基板の製造方法、外面加工装置及び単結晶インゴット - Google Patents

半導体基板の製造方法、外面加工装置及び単結晶インゴット

Info

Publication number
JPH11348031A
JPH11348031A JP16089998A JP16089998A JPH11348031A JP H11348031 A JPH11348031 A JP H11348031A JP 16089998 A JP16089998 A JP 16089998A JP 16089998 A JP16089998 A JP 16089998A JP H11348031 A JPH11348031 A JP H11348031A
Authority
JP
Japan
Prior art keywords
single crystal
outer peripheral
peripheral surface
crystal ingot
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16089998A
Other languages
English (en)
Other versions
JP4224871B2 (ja
Inventor
Shinichi Tomita
真一 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP16089998A priority Critical patent/JP4224871B2/ja
Publication of JPH11348031A publication Critical patent/JPH11348031A/ja
Application granted granted Critical
Publication of JP4224871B2 publication Critical patent/JP4224871B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 高品質の半導体基板を経済的に製造する。 【解決手段】 CZ法又はFZ法により育成された単結
晶インゴット10から複数のブロック11,11・・を
切り出す。各ブロック11を、外周面に複数の環状凸部
12,12・・が形成された特殊形状のブロック14に
加工する。各環状凸部12は、面取り加工を受けた単結
晶ウエーハの周縁部に対応する。ブロック14をエッチ
ングして、外周面の加工歪層16を除去する。その外周
面に保護膜17を形成したあと、隣接する環状凸部1
2,12間でブロック14を切断して、複数枚の単結晶
ウエーハ18,18・・を採取する。ウエーハ外周面の
面取り加工及びエッチング処理をインゴットの状態で行
うことにより、工程が簡略化される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体デバイスの素
材として使用される半導体基板の製造方法、その製造方
法に使用される外面加工装置、及びその製造方法によっ
て中間製品として得られる単結晶インゴットに関する。
【0002】
【従来の技術】半導体デバイスの素材として使用される
半導体基板は、CZ法又はFZ法によりシリコン単結晶
のインゴットを育成し、そのインゴットからウエーハを
切り出すことにより製造される。この製造方法は、例え
ば精密機械51/7/1985「シリコン結晶とウエハ
加工」に説明されている。インゴットから製品ウエーハ
を得る工程の詳細は以下の通りである。
【0003】CZ法又はFZ法により育成されたシリコ
ン単結晶のインゴットは、図7(a)に示すように、複
数のブロック1,1・・に切断される。各ブロック1
は、図7(b)に示すように、外面研削により直径が一
定のブロック2に丸め加工される。場合によっては、丸
め加工をした後に各ブロックに切断することもある。丸
め加工に使用される外面研削機としては、ダイヤモンド
カップホイールグラインダが一般的であり、円筒3次元
研削盤として市販されている。
【0004】丸め加工が終わると、X線でブロック2の
結晶方位を確認し、その外周面の周方向一部に、結晶方
位を示すオリエンテーションフラット(以下オリフラと
いう)又はノッチを全長にわたって加工する。この加工
を受けたブロック2は、図7(c)に示すように、内周
刃又はワイヤソーにより多数枚のウエーハ3,3・・・
にスライスされる。
【0005】各ウエーハ3に対しては、まず、図7
(d)に示すように、周縁部の欠けやチップ防止を目的
として、面取り加工を施す。次いで、ウエーハ3の厚み
を均一にするために、ラッピングを行う。ラッピングと
は、定盤と被加工物の間に砥液を注入し、定盤の回転に
よる砥液の移動や引き掻き作用で被加工物の表面を研磨
する加工である。
【0006】ラッピングが終わると、図7(e)に示す
ように、エッチングによりウエーハ3の表面全体を溶解
する。エッチングの目的は、これまでの機械加工により
形成された加工歪層4の除去や表面粗さの低減、平坦化
等にある。エッチング液としては、フッ酸と硝酸の混合
液に減速剤として酢酸を加えた酸性液が多用されている
が、KOHやNaOHなどに界面活性剤を添加したアル
カリ液も一部では使用されている。
【0007】エッチングが終わると、図には示されてい
ないが、ゲッタリングのために裏面にサンドブラストで
加工歪付けを行い、650℃でドナキラー処理を行う。
現在では、裏面の加工歪はデバイス工程で発塵源となる
ため、裏面にポリシリコン膜を形成する場合もある。ま
た、IGを目的として650℃前後の温度で酸素析出核
を成長させる場合もある。更に、後述するエピ成長時の
オートドープ防止を目的として、裏面にCVDで酸化膜
を形成する場合もある。
【0008】そして最後に、表面研磨を行うことによ
り、鏡面をもつシリコンウエーハが得られる。この表面
研磨は、従来は片面のみに行われていたが、高精度の要
求により両面に行う場合も増加している。高精度化のた
めに、表面研磨の前に高精度で低ダメージの表面研削を
行う場合もある。また、デバイス工程での発塵、欠けな
どを低減するために、表面研磨の前に面取り面を鏡面に
研磨することもある。
【0009】更に、上記工程の外にも、シリコンウエー
ハのデバイス形成層である表層の結晶品質を改善するこ
とを目的として、高温での熱処理やエピ層の成長を行う
場合がある。なお、洗浄は適宜行われる。
【0010】
【発明が解決しようとする課題】このような従来の半導
体基板の製造方法では、インゴットから製品ウエーハを
得るのに多くの工程が必要である。主なものだけでも、
インゴットの切断によるブロック1の採取、外面研削に
よる定径ブロック2への丸め加工、結晶方位を表すオリ
フラ又はノッチの加工、スライスによるウエーハ3の採
取、ウエーハ周縁部の面取り加工、ウエーハ厚を均一に
するためのラッピング、加工歪層を除去するためのエッ
チング、表面研磨による鏡面加工などがある。
【0011】これらの加工のなかでも、例えばウエーハ
周縁部の面取りは、ブロック2から切り出された多数枚
のウエーハ3,3・・のそれぞれに実施されるために、
能率が低く、能率を上げるためには多数の加工機を必要
とする。加工歪層を除去するためのエッチングも、多数
枚のウエーハ3,3・・のそれぞれに実施される。
【0012】このような事情のため、インゴットから製
品ウエーハを得るための設備投資に必要な額は現状でも
膨大であり、現状より大径の基板を製造したり、デバイ
スの高集積化に伴う高平坦度化や、裏面・外周面の鏡面
化の要求に応えるためには、その額は更に膨らむことが
予想され、これによる製造コストの増大が大きな問題と
して懸念される。
【0013】本発明の目的は、従来より低コストで高品
質の半導体基板を製造できる半導体基板の製造方法、そ
の製造方法に使用される外面加工装置、及びその製造方
法によって中間製品として得られる特殊な形状の単結晶
インゴットを提供することにある。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体基板の製造方法は、単結晶インゴッ
トから単結晶ウエーハを切り出す前に、単結晶インゴッ
トの外周面に、周方向に連続する複数の環状凸部を軸方
向に所定の間隔で形成する外面加工工程と、外面加工工
程より後に、単結晶インゴットを、隣接する2つの環状
凸部の間で切断して、単結晶インゴットから複数枚の単
結晶ウエーハを切り出すスライス工程とを包含してい
る。
【0015】本発明の半導体基板の製造方法では、外面
加工の前に、インゴット外周面の周方向一部に結晶方位
を表す加工を軸方向の全長にわたって実施することがで
きる。その場合、インゴットの外周面に形成される環状
凸部は、全周に連続するものとはならない。周方向に連
続する環状凸部とは、全周にわたって切れ目なく連続す
るものを意味せず、周方向の一部で分断されているもの
を含む。
【0016】環状凸部は、面取り加工を受けた単結晶ウ
エーハの周縁部形状に対応する形状とすることができ
る。
【0017】外面加工は、エッチング等の化学的なもの
でもよいが、効率の点からはインゴットの外周面を研削
する機械加工が好ましい。
【0018】外面加工では、丸め加工、凹凸加工及び面
取り加工を同時に行うことができる。これにより、工程
の簡素化が図られる。
【0019】外面加工の後には、当該加工によって単結
晶インゴットの外周面表層部に生じた加工歪層を除去す
るための外面仕上げを実施することができる。この外面
仕上げとしては、例えばエッチングを用いることができ
る。この外面仕上げでは、加工歪層を除去した後に、単
結晶インゴットの外周面を鏡面に加工することができ
る。
【0020】外面加工の後には又、単結晶インゴットの
外周面に保護膜を形成する膜付けを実施することができ
る。外面仕上げを実施する場合は、外面仕上げの後に膜
付けを実施する。この膜付けにより、後のスライスでは
ウエーハの周縁部が保護される。保護膜としては、CV
Dで形成された酸化膜等の他に、熱酸化膜、樹脂の塗布
膜等を挙げることができる。
【0021】スライスの後には、単結晶ウエーハを製品
に仕上げるウエーハ仕上げ加工を実施することができ
る。ここにおけるウエーハ仕上げ加工としては、ラッピ
ング又は平面研削を挙げることができる。これによりウ
エーハ表面が平坦化され、ウエーハ厚が均一化される。
ラッピング又は平面研削の後には研磨を行うことができ
る。この研磨により、ウエーハ表面の加工歪層が除去さ
れる。また、その表面が鏡面に仕上げられる。研磨の後
には、平坦度を良くするために、月刊Semiconductor Wo
rld 1994.4「SOIウエーハ加工技術」に記載されてい
るようなプラズマエッチングを行うことができる。これ
らのウエーハ仕上げ加工では、ウエーハの外周面に保護
膜を残すことにより、周縁部が保護される。
【0022】本発明の半導体基板の製造方法では、単結
晶インゴットから単結晶ウエーハを切り出す前の外面加
工工程で、面取り加工を受けた単結晶ウエーハを複数枚
重ね合わせて一体化したような特殊形状の単結晶インゴ
ットが製造される。
【0023】このような特殊形状の単結晶インゴットを
製造すれば、第1に、ウエーハ周縁部の面取り加工がイ
ンゴットの状態で一括して効率的に実施され、手数のか
かるウエーハ状態での面取り加工が不要となる。第2
に、加工歪層を除去するためのエッチングもインゴット
の状態で一括して効率的に実施され、手数のかかるウエ
ーハ状態でのエッチングが不要になる。第3に、インゴ
ットを定径化するための丸め加工も不要になる。第4
に、ウエーハの外周面を鏡面加工する場合も、その加工
がインゴットの状態で効率的に実施される。第5に、ウ
エーハの周縁部を保護膜で保護する場合も、その膜付け
がインゴットの状態で一括して効率的に実施される。
【0024】そして膜付けは、スライスでウエーハの周
縁部を保護するだけでなく、その後のラッピングや平面
研削等でもウエーハの周縁部を効果的に保護する。
【0025】これらにより、高品質の半導体基板が低コ
ストで製造される。
【0026】また、本発明の第1の外面加工装置は、単
結晶インゴットを支持して周方向に回転させる手段と、
周方向に回転する単結晶インゴットの回転中心線に平行
に設けられ、溝付きの外周面を当該単結晶インゴットの
外周面に押し付けることにより、単結晶インゴットの外
周面に周方向に連続する環状凸部を形成する研削ロール
とを具備する外面研削装置である。この装置により丸め
加工、凹凸加工及び面取り加工を効率的な機械加工によ
り同時に実施でき、上述した特殊形状の単結晶インゴッ
トを経済的に製造できる。
【0027】研削ロールは、複数の環状凸部を同時に形
成するために、その外周面に複数の溝を軸方向に連設し
た構成が好ましい。
【0028】また、本発明の第2の外面加工装置は、外
周面に周方向に連続する環状凸部を形成された単結晶イ
ンゴットを支持して周方向に回転させる手段と、周方向
に回転する単結晶インゴットの回転中心線に平行に設け
られ、当該単結晶インゴットの外周面に押し付けられる
ことにより、環状凸部の表面を研磨するロール状の研磨
パッドとを具備する外面研磨装置である。この装置によ
り環状凸部の鏡面加工をメカノケミカル加工により効率
的に実施できる。
【0029】また、本発明の単結晶インゴットは、軸方
向に所定の間隔で並列し、それぞれが周方向に連続する
複数の環状凸部を外周面に有する特殊形状のインゴット
であり、このインゴットからウエーハを切り出すことに
より、面取り加工やエッチングを必要としないウエーハ
を提供できる。
【0030】ここにおける環状凸部も、面取り加工を受
けた単結晶ウエーハの周縁部形状に対応する形状とする
ことができる。
【0031】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。
【0032】図1は本発明の実施形態に係る半導体基板
の製造方法の工程図、図2は同製造方法に使用される外
面加工装置(外面研削装置)の正面図、図3はノッチ部
の加工が可能な外面加工装置(外面研削装置)の正面
図、図4は同外面加工装置によるノッチ部の加工を示す
側面図、図5は同製造方法に使用される別の外面加工装
置(外面研磨装置)の正面図、図6は他の研削ロールの
正面図である。
【0033】本発明の実施形態に係る半導体基板の製造
方法では、まず、図1(a)に示すように、CZ法又は
FZ法により育成されたシリコン単結晶のインゴット1
0が複数のブロック11,11・・に切断分離される。
【0034】各ブロック11に対しては、先ず、X線で
結晶方位を確認し、その結晶方位を示すオリフラ又はノ
ッチを外周面の周方向一部に軸方向全長にわたって加工
する。オリフラ又はノッチが形成されると、図1(b)
に示すように、スライス加工により得られる単結晶ウエ
ーハの所定の結晶方位に対応するよう、ブロック11の
外周面を研削加工することにより、その外周面に周方向
に連続する複数の環状凸部12,12・・を軸方向に所
定の間隔で形成する。
【0035】各環状凸部12は、面取り加工を受けた単
結晶ウエーハの周縁部形状に対応する略半円形の断面形
状である。環状凸部12の幅Wは、ブロック11からス
ライスされたウエーハの厚み、即ちウエーハの最終厚T
+ウエーハの両面加工代(t1+t2)に相当し、隣接
する環状凸部12,12の間に形成される環状溝13の
幅wはそのスライス代Sに相当する〔図1(e)参
照〕。
【0036】この外面加工には、例えば図2に示す外面
加工装置20が使用される。図2に示された外面加工装
置20は、ブロック11を支持して周方向に回転させる
手段と、そのブロック11の外周面に押圧される研削ロ
ール21とを備えている。研削ロール21は、所定数の
研削ディスク22,22・・を軸方向に連結して一体化
した構成になっており、その中心軸はブロック11の回
転中心線に平行である。各研削ディスク22は、環状凸
部12に対応する断面形状の環状溝を外周面に備えた溝
付きディスクであり、その外周面はダイヤモンドが蒸着
された凹凸研削面になっている。この凹凸研削面は、軸
方向に複数形成されていてもよい。
【0037】ブロック11を周方向に回転させ、その外
周面に研削液をかけながら、研削ロール21をその外周
面に押し付けることにより、ブロック11の外周面に所
定数の環状凸部12,12・・が同時に形成される。所
定数の環状凸部12,12・・の形成が終わると、一
旦、研削ロール21をブロック11から離し、ブロック
11を軸方向に移動させ、再び所定数の環状凸部12,
12・・を形成する。これを繰り返すことにより、ブロ
ック11の外周面全体に環状凸部12,12・・が形成
され、面取り加工を受けた単結晶ウエーハを複数枚重ね
合わせて一体化したような特殊形状のブロック14が製
造される。
【0038】即ち、図2に示す外面加工装置20による
と、定径のための丸め加工、凹凸加工及び面取り加工が
同時に行われる。
【0039】ブロック11の外周面にオリフラが形成さ
れている場合は問題ないが、ノッチが形成されている場
合は、図2の外面加工装置20では研削ディスク22が
ノッチ部に侵入しないため、ノッチ部に面取り加工を行
うことができない。そこで、例えば図3に示す外面加工
装置30を用いてノッチ部に面取りを行う。
【0040】図3に示された外面加工装置30は、特殊
形状のブロック14を支持して周方向に回転させる手段
と、そのブロック14の外周面に押圧される研削ロール
31とを備えている。研削ロール31は、ノッチ部15
に侵入する小径の研削ディスク32,32・・を軸方向
に連設した一体構成になっている。研削ロール31を回
転させながらブロック14の外周面に押し付け、ブロッ
ク14を低速で回転させると、図4に示すように、研削
ロール31の各研削ディスク32がブロック14のノッ
チ部15を通過し、ノッチ部15が面取りされる。
【0041】ここでは、ノッチ部の形成、外面加工装置
20による環状凸部12,12・・の形成、及び外面加
工装置30によるノッチ部の面取りを順に行ったが、当
初より外面加工装置30を使用してノッチ部の形成、環
状凸部12,12・・の形成、及びノッチ部の面取りを
同時に行うこともできる。また、オリフラを形成する場
合も外面加工装置30を用いてオリフラの形成及び環状
凸部12,12・・の形成を同時に行うこともできる。
【0042】環状凸部12の断面形状は、ここでは半円
形状としたが、台形状でもよい。その場合は、図6
(a)示すような研削ロール21,31を使用すればよ
い。また、隣接する環状凸部12,12間に形成される
環状溝13の底面形状は、軸方向でフラットであるが、
半円形状でもよい。その場合は、図6(b)示すような
研削ロール21,31を使用すればよい。
【0043】特殊形状のブロック14が製造されると、
図1(c)に示すように、ブロック14の外周面表層部
に存在する加工歪層16を除去するためにエッチングを
行う。エッチング液にはフッ酸と硝酸の混合液、又はK
OHやNaOHなどに界面活性剤を添加したアルカリ液
を用いる。ブロック14の外周面が均一にエッチングさ
れるように、ブロック14を両端面で保持して回転させ
たり、エッチング液を攪拌することが可能である。
【0044】エッチングが終わると、ブロック14の外
周面を、例えば図5に示す外面加工装置40により鏡面
研磨する。外面加工装置40は、特殊形状のブロック1
4を支持して回転させる手段と、そのブロック14の外
周面に押圧されるロール状の研磨パッド41,42とを
備えている。研磨パッド41は直胴ロールであるが、研
磨パッド42の外周面には、環状凸部12に対応する断
面形状の環状溝43,43・・が設けられている。ブロ
ック14の外周面に研磨スラリを供給し、研磨パッド4
1,42を回転させながらその外周面に押し付けること
により、研磨パッド41で環状凸部12,12・・の各
先端面が、また研磨パッド42で環状凸部12,12・
・の各側面がそれぞれ鏡面研磨される。
【0045】鏡面研磨によって加工歪層16の除去が可
能であれば、エッチングを省略して直接鏡面研磨を行う
ことも可能である。
【0046】ブロック14の外周面の鏡面研磨が終わる
と、図1(d)に示すように、その外周面に保護膜17
を形成する。保護膜17の形成方法としては、例えばブ
ロック14の外周面に樹脂を塗布したり、OCD(Si
2 系被膜形成用塗布液)を塗布して加熱により硬化さ
せる方法がある。
【0047】他の形成方法としては、減圧CVD炉を用
いて例えば700℃程度で酸化膜や窒化膜を形成する方
法がある。この場合、膜形成のための熱処理で酸素析出
核の成長を促すことができるので、IG源の形成が可能
となる。また、ブロック14の外周面に凹凸が形成さ
れ、その表面積が大きく、冷却速度が速くなるため、ド
ナーキラー処理も可能となる。
【0048】更に別の形成方法としては、拡散炉を用い
て酸化性雰囲気中で例えば800〜1000℃程度の熱
処理を行うことにより、熱酸化膜を形成する方法があ
る。この場合も同様に、IG源の形成やドナーキラー処
理が可能となる。
【0049】膜形成時もエッチング時と同様にブロック
14を両端面で保持して外周面を保護するようにする。
【0050】膜形成が終わると、図1(e)に示すよう
に、結晶面が所定の面になるように、ブロック14をス
ライス機にセットし、隣接する環状凸部12,12の間
でブロック14を切断することにより、ブロック14か
ら複数枚のウエーハ18,18・・を切り出す。スライ
ス機としてはワイヤソーでも内周刃ソーでもよい。この
加工では、ブロック14の外周面が保護膜17にて保護
されているので、その外周面の損傷や汚れが防止され
る。切り出されたウエーハ18は、既に外周面の面取り
及び鏡面仕上げを終え、更に仕上げ面が保護膜17にて
保護された状態にある。
【0051】各ウエーハ18に対しては、先ず、スライ
ス面を平坦化しウエーハ厚を均一化するために、外周面
に保護膜17を残した状態で両面にラッピング又は平面
研削を行う。両面の平面研削は片面ずつ行っても、両面
同時に行ってもよい。また、ラッピングの後に片面又は
両面の平面研削を行ってもよい。この加工では、ウエー
ハ18の外周面に保護膜17が残されているので、その
外周面の損傷や汚れが防止される。
【0052】スライス面の平坦化及びウエーハ厚の均一
化が終わると、図1(f)に示すように、表面の加工歪
層19を除去しその表面を鏡面化するために、ウエーハ
18の外周面に保護膜17を残した状態で両面を研磨す
る。両面の研磨は片面ずつ行っても、両面同時に行って
もよい。この加工でも、ウエーハ18の外周面に保護膜
17が残されているので、その外周面の損傷や汚れが防
止される。
【0053】外周面の損傷や汚れのおそれがない場合や
保護膜17が研磨面に悪影響を及ぼすおそれがある場合
は、保護膜17を除去した後に研磨を行ってもよい。そ
れ以外の場合は、図1(g)に示すように、研磨後に保
護膜17を除去し洗浄を行う。保護膜17の除去は、そ
の保護膜17が酸化膜であればHFで、エポキシ樹脂で
あれば溶剤を用いて行う。
【0054】以上の工程により、両面が鏡面研磨され且
つ外周面の面取り及び鏡面研磨が行われた高品質なウエ
ーハ18が、従来より僅かの工程数で、しかも周縁部の
欠けや汚れを生じることなく製造される。
【0055】上記実施形態では、インゴット11の外周
面に環状凸部12,12・・を形成することで、定径の
ための丸め加工、凹凸加工及び面取り加工を同時に行っ
たが、定径のための丸め加工の後に凹凸加工及び面取り
加工を行うことも可能である。また、凹凸加工及び面取
り加工は、凹凸加工の後に面取り加工を行うものでもよ
い。
【0056】ウエーハの加工では、適当な工程間に裏面
へのCVD酸化膜形成、EGとしてのポリシリコン膜の
形成、表層に無欠陥層を形成するための高温熱処理、平
坦度を良くするためのプラズマエッチング処理等を適宜
付加することができる。この場合、保護膜が樹脂膜であ
る場合は熱処理前に保護膜を除去するのがよい。研磨後
にエピ成長を行うことも可能である。
【0057】なお、洗浄は必要な段階で適宜実施され
る。
【0058】
【発明の効果】以上に説明した通り、本発明の半導体基
板の製造方法は、インゴットの状態で外周面に複数の環
状凸部を形成する加工を行うことにより、多数枚のウエ
ーハに対する面取り加工を極めて簡単に実施することが
できる。また、インゴットの定径のための丸め加工を省
略することができる。更に、多数枚のウエーハに対する
エッチングを省略することもできる。これらにより、高
品質なウエーハを能率よく低コストで製造することが可
能になる。
【0059】また、本発明の外面加工装置は、外周面に
複数の環状凸部が形成された特殊形状のインゴットを能
率よく経済的に製造したり、その環状凸部の表面を能率
よく鏡面加工することができる。
【0060】また、本発明の単結晶インゴットは、面取
り及びエッチングを必要としないウエーハを低コストで
提供できる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体基板の製造方法
の工程図である。
【図2】同製造方法に使用される外面加工装置(外面研
削装置)の正面図である。
【図3】ノッチ部の加工が可能な外面加工装置(外面研
削装置)の正面図である。
【図4】同外面加工装置によるノッチ部の加工を示す側
面図である。
【図5】同製造方法に使用される外面加工装置(外面研
磨装置)の正面図である。
【図6】他の研削ロールの正面図である。
【図7】従来の半導体基板の製造方法の工程図である。
【符号の説明】
10 単結晶インゴット 11 単結晶インゴットから切り出されたブロック 12 環状凸部 13 隣接する環状凸部間に形成される環状溝 14 環状凸部が形成された特殊形状のブロック 15 ノッチ部 16 外周面の加工歪層 17 保護膜 18 単結晶ウエーハ 19 ウエーハ表面の加工歪層 20,30 外面加工装置(外面研削装置) 21 31 研削ロール 22 32 研削ディスク 40 外面加工装置(外面研磨装置) 41,42 研磨パッド

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 単結晶インゴットから単結晶ウエーハを
    切り出す前に、単結晶インゴットの外周面に、周方向に
    連続する複数の環状凸部を軸方向に所定の間隔で形成す
    る外面加工工程と、外面加工工程より後に、単結晶イン
    ゴットを隣接する2つの環状凸部の間で切断して、単結
    晶インゴットから複数枚の単結晶ウエーハを切り出すス
    ライス工程とを包含することを特徴とする半導体基板の
    製造方法。
  2. 【請求項2】 前記環状凸部は、面取り加工を受けた単
    結晶ウエーハの周縁部形状に対応する形状であることを
    特徴とする請求項1に記載の半導体基板の製造方法。
  3. 【請求項3】 前記外面加工は丸め加工、凹凸加工及び
    面取り加工を兼ねることを特徴とする請求項1又は2に
    記載の半導体基板の製造方法。
  4. 【請求項4】 前記外面加工は、前記外周面を研削する
    機械加工であることを特徴とする請求項1、2又は3に
    記載の半導体基板の製造方法。
  5. 【請求項5】 前記外面加工工程の後に、当該加工によ
    って単結晶インゴットの外周面表層部に生じた加工歪層
    を除去する外面仕上げ工程を包含することを特徴とする
    請求項1、2、3又は4に記載の半導体基板の製造方
    法。
  6. 【請求項6】 前記外面仕上げ加工では、加工歪層を除
    去した後に単結晶インゴットの外周面を鏡面に加工する
    ことを特徴とする請求項5に記載の半導体基板の製造方
    法。
  7. 【請求項7】 前記外面仕上げ工程の後に、単結晶イン
    ゴットの外周面に保護膜を形成する膜付け工程を包含す
    る請求項5又は6に記載の半導体基板の製造方法。
  8. 【請求項8】 前記スライス工程の後に、単結晶ウエー
    ハを製品に仕上げるウエーハ仕上げ工程を包含する請求
    項1、2、3、4、5、6又は7に記載の半導体基板の
    製造方法。
  9. 【請求項9】 前記ウエーハ仕上げ工程では、ウエーハ
    の外周面に保護膜を残した状態でウエーハの表面を加工
    することを特徴とする請求項8に記載の半導体基板の製
    造方法。
  10. 【請求項10】 単結晶インゴットを支持して周方向に
    回転させる手段と、周方向に回転する単結晶インゴット
    の回転中心線に平行に設けられ、溝付きの外周面を当該
    単結晶インゴットの外周面に押し付けることにより、単
    結晶インゴットの外周面に周方向に連続する環状凸部を
    形成する研削ロールとを具備する外面加工装置。
  11. 【請求項11】 外周面に周方向に連続する環状凸部を
    形成された単結晶インゴットを支持して周方向に回転さ
    せる手段と、周方向に回転する単結晶インゴットの回転
    中心線に平行に設けられ、当該単結晶インゴットの外周
    面に押し付けられることにより、環状凸部の表面を研磨
    するロール状の研磨パッドとを具備する外面加工装置。
  12. 【請求項12】 軸方向に所定の間隔で並列し、それぞ
    れが周方向に連続する複数の環状凸部を外周面に有する
    ことを特徴とする単結晶インゴット。
  13. 【請求項13】 前記環状凸部は、面取り加工を受けた
    単結晶ウエーハの周縁部形状に対応する形状であること
    を特徴とする請求項12に記載の単結晶インゴット。
JP16089998A 1998-06-09 1998-06-09 半導体基板の製造方法 Expired - Fee Related JP4224871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16089998A JP4224871B2 (ja) 1998-06-09 1998-06-09 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16089998A JP4224871B2 (ja) 1998-06-09 1998-06-09 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11348031A true JPH11348031A (ja) 1999-12-21
JP4224871B2 JP4224871B2 (ja) 2009-02-18

Family

ID=15724770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16089998A Expired - Fee Related JP4224871B2 (ja) 1998-06-09 1998-06-09 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP4224871B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099936A (ja) * 2004-08-30 2006-04-13 Hoya Corp 磁気ディスク用ガラス基板の製造方法、磁気ディスクの製造方法及びガラス基板用の円柱状ガラス母材
JP2007250962A (ja) * 2006-03-17 2007-09-27 Disco Abrasive Syst Ltd ウエーハの製造方法
WO2008074464A1 (de) * 2006-12-18 2008-06-26 Jacobs University Bremen Gmbh Kantenverrundung von wafern
JP2009182180A (ja) * 2008-01-31 2009-08-13 Tkx:Kk 半導体ウェハーの製造方法及び半導体ウェハー
JP2010010299A (ja) * 2008-06-25 2010-01-14 Panasonic Electric Works Co Ltd 脆性材料からなるチップの製造方法
JP2010150080A (ja) * 2008-12-25 2010-07-08 Disco Abrasive Syst Ltd シリコンブロックの処理方法
WO2014154863A1 (de) * 2013-03-28 2014-10-02 Siltectra Gmbh Verfahren zur kantenverrundung von aus einem festkörper-ausgangsmaterial erzeugten festkörper-teilstücken und mittels dieses verfahrens hergestellte festkörperprodukte
WO2020158376A1 (ja) * 2019-01-29 2020-08-06 信越半導体株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP7045676B1 (ja) * 2021-12-14 2022-04-01 有限会社サクセス 半導体結晶ウェハの製造装置および製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099936A (ja) * 2004-08-30 2006-04-13 Hoya Corp 磁気ディスク用ガラス基板の製造方法、磁気ディスクの製造方法及びガラス基板用の円柱状ガラス母材
JP2007250962A (ja) * 2006-03-17 2007-09-27 Disco Abrasive Syst Ltd ウエーハの製造方法
WO2008074464A1 (de) * 2006-12-18 2008-06-26 Jacobs University Bremen Gmbh Kantenverrundung von wafern
JP2009182180A (ja) * 2008-01-31 2009-08-13 Tkx:Kk 半導体ウェハーの製造方法及び半導体ウェハー
JP2010010299A (ja) * 2008-06-25 2010-01-14 Panasonic Electric Works Co Ltd 脆性材料からなるチップの製造方法
JP2010150080A (ja) * 2008-12-25 2010-07-08 Disco Abrasive Syst Ltd シリコンブロックの処理方法
WO2014154863A1 (de) * 2013-03-28 2014-10-02 Siltectra Gmbh Verfahren zur kantenverrundung von aus einem festkörper-ausgangsmaterial erzeugten festkörper-teilstücken und mittels dieses verfahrens hergestellte festkörperprodukte
WO2020158376A1 (ja) * 2019-01-29 2020-08-06 信越半導体株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP2020123610A (ja) * 2019-01-29 2020-08-13 信越半導体株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP7045676B1 (ja) * 2021-12-14 2022-04-01 有限会社サクセス 半導体結晶ウェハの製造装置および製造方法
WO2023112345A1 (ja) * 2021-12-14 2023-06-22 有限会社サクセス 半導体結晶ウェハの製造装置および製造方法

Also Published As

Publication number Publication date
JP4224871B2 (ja) 2009-02-18

Similar Documents

Publication Publication Date Title
US5800725A (en) Method of manufacturing semiconductor wafers
JP4835069B2 (ja) シリコンウェーハの製造方法
JP4192482B2 (ja) シリコンウェーハの製造方法
EP0754785B1 (en) Method of manufacturing semiconductor mirror wafers
WO2013187441A1 (ja) 半導体ウェーハの製造方法
KR101605384B1 (ko) 양두 연삭 장치 및 웨이퍼의 제조 방법
JP3828176B2 (ja) 半導体ウェハの製造方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
US20020016072A1 (en) Method of manufacturing semiconductor wafer
EP1145296B1 (en) Semiconductor wafer manufacturing method
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
WO2005070619A1 (ja) ウエーハの研削方法及びウエーハ
JP4224871B2 (ja) 半導体基板の製造方法
CN110383427B (zh) 晶圆的制造方法
JPH10256203A (ja) 鏡面仕上げされた薄板状ウェーハの製造方法
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JPH09246216A (ja) 半導体ウェ−ハの製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2002025950A (ja) 半導体ウェーハの製造方法
JPH08274050A (ja) 半導体ウェハの製造方法
JP2002283201A (ja) 半導体ウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JPH1131670A (ja) 半導体基板の製造方法
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP2004319910A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees