TW201616498A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201616498A
TW201616498A TW104100736A TW104100736A TW201616498A TW 201616498 A TW201616498 A TW 201616498A TW 104100736 A TW104100736 A TW 104100736A TW 104100736 A TW104100736 A TW 104100736A TW 201616498 A TW201616498 A TW 201616498A
Authority
TW
Taiwan
Prior art keywords
signal
fuse
control signal
generate
internal
Prior art date
Application number
TW104100736A
Other languages
English (en)
Other versions
TWI638362B (zh
Inventor
沈榮輔
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201616498A publication Critical patent/TW201616498A/zh
Application granted granted Critical
Publication of TWI638362B publication Critical patent/TWI638362B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一種半導體裝置，可包括一保險絲控制器及一保險絲陣列。該保險絲控制器可被配置以產生根據修復資料的一位準組合之內部位址訊號，並且可產生第一電壓控制訊號及第二電壓控制訊號以回應一斷開控制訊號，在測試模式中，該斷開控制訊號被致能以斷開一預定保險絲組用於選擇一故障冗餘字元線。該保險絲陣列可包括複數保險絲組，該等保險絲組包括該預定保險絲組。各該保險絲組可根據該等內部位址訊號的一位準組合而被選擇，並且該保險絲陣列斷開該預定保險絲組用以選擇該故障冗餘字元線以回應該第一電壓控制訊號及第二電壓控制訊號來輸出保險絲資料。

Description

半導體裝置
本揭露的實施例係關於半導體裝置。
本申請案主張在韓國知識產權局於2014年10月24日申請且申請案號為10-2014-0145529的韓國專利申請案作為優先權基礎案，在此併入其全部參考內容。
半導體記憶體已在集成增加以增加它們的資料儲存容量。集成的增加可增加該等記憶胞的一故障率。反過來說，這些故障可能會降低該半導體記憶體裝置的生產良率。在一般情況下，即使各半導體記憶體只具有一個故障記憶胞，該半導體記憶體裝置不能用作為一商業產品。
大量的努力已被試圖施加以增加半導體記憶體裝置的生產良率。例如，各種可修復的設計方案已被用於該等半導體記憶體裝置以試圖來增加該等半導體記憶體裝置的生產良率。
各該半導體裝置可被設計為包括儲存所必需的各種內部控制操作之資訊的保險絲。例如，異常記憶胞的修復資訊。因為各資料的一邏輯位準係根據各保險絲的電性開路/短路狀態來決定，一般保險絲能在晶圓級中使用雷射光束被編程。然而，一旦半導體裝置被封裝以形成半導體封裝，它可能無法在半導體封裝中以編程該一般保險絲。電子保險絲(E-fuses)被廣泛地用於解決上述缺失。各該電子保險絲可使用一電晶體來實現，例如，一MOS電晶體。 在這種情況下，藉由改變作為該電子保險絲的MOS電晶體之一閘極端及一源/汲極端之間的一電阻值，使資料可被儲存在該電子保險絲。也就是說，根據作為該電子保險絲的MOS電晶體之一閘極端及一源/汲極端之間的一電阻值，該電子保險絲可電性地開路或短路。
為了正確地識別儲存在該電子保險絲的資料，作為該電子保險絲的電晶體尺寸必須增大或放大而不增加作為該電子保險絲的電晶體之尺寸以被使用。不過，在任何情況下，這可能限制了包括該電子保險絲的半導體裝置集成密度之增加。
近來，電子保險絲陣列已被提出來解決集成密度的限制及儲存各種內部控制操作所需之資訊。
根據一實施例，一種半導體裝置可包括一保險絲控制器及一保險絲陣列。該保險絲控制器適用於根據修復資料的一位準組合而產生內部位址訊號，並且在一測試模式中，適用於產生第一電壓控制訊號及第二電壓控制訊號以回應一被致能之斷開控制訊號，以斷開一預定保險絲組用以選擇一故障冗餘字元線。該保險絲陣列可包括複數保險絲組，該等保險絲組包括該預定保險絲組。各該保險絲組可根據該內部位址訊號的一位準組合而被選擇，並且該保險絲陣列可斷開該預定保險絲組用以選擇該故障冗餘字元線以回應該第一電壓控制訊號及該第二電壓控制訊號以輸出保險絲資料。
根據一實施例，一種半導體裝置可包括一保險絲控制器、一保險絲陣列及一斷開控制器。該保險絲控制器係適用於根據修復資料的一位準組合而產生內部位址訊號，並且在一測試模式中，適用於產生第一電壓控制訊號 及第二電壓控制訊號以回應一斷開控制訊號。該保險絲陣列係適用於包括根據該內部位址訊號的一位準組合而選擇的複數保險絲組，並且適用於斷開該等保險絲組以回應該第一電壓控制訊號及該第二電壓控制訊號來輸出一保險絲資料及一輸出資料。該斷開控制器係適用於儲存包括在一記憶胞陣列中的複數冗餘字元線的一故障冗餘字元線之一位置資訊的故障訊號，並且適用於根據該失敗訊號的一位準組合而產生該斷開控制訊號以回應該輸出資料。
10‧‧‧記憶胞陣列
20‧‧‧保險絲控制器
30‧‧‧保險絲陣列
40‧‧‧斷開控制器
IADD<1：N>‧‧‧內部位址訊號
RUPEX‧‧‧第一電壓控制訊號
BLE‧‧‧第二電壓控制訊號
RUPCTR‧‧‧斷開控制訊號
FAIL<1：N>‧‧‧故障訊號
MRD<1：N>‧‧‧修復資料
EADD<1：N>‧‧‧外部位址訊號
LCP‧‧‧閂鎖脈衝訊號
TM‧‧‧測試模式訊號
FZD‧‧‧保險絲資料
DO‧‧‧輸出資料
21‧‧‧致能訊號產生器
22‧‧‧震盪器
23‧‧‧內部指令產生器
24‧‧‧計數器
25‧‧‧電壓控制訊號產生器
251‧‧‧控制訊號產生器
252‧‧‧內部位址產生器
RUPEN‧‧‧斷開致能訊號
OSCEN‧‧‧震盪器致能訊號
STR‧‧‧開始訊號
TRGP‧‧‧脈衝訊號
LCLK‧‧‧第一內部時脈訊號
SCLK‧‧‧第二內部時脈訊號
VRD‧‧‧第一內部指令訊號
REN‧‧‧第二內部指令訊號
RDIS‧‧‧第三內部指令訊號
RON‧‧‧第四內部指令訊號
RDSEL<1：N>‧‧‧選擇訊號
RUP<1：N>‧‧‧斷開訊號
BTM‧‧‧預電壓控制訊號
IMRD<1：N>‧‧‧內部修復資料
PCG‧‧‧預充電訊號
LATEN‧‧‧閂鎖致能訊號
FEN‧‧‧保險絲致能訊號
31‧‧‧位址解碼器
32‧‧‧保險絲區域
33‧‧‧資料輸出單元
321、323、...及325‧‧‧第一至第N保險絲單元
322、324、...及326‧‧‧第一至第N感測放大器
WL<1：N>‧‧‧字元線訊號
BL<1：N>‧‧‧位元線
BLC<1：N>‧‧‧位元線控制訊號
FO<1>‧‧‧第一保險絲輸出訊號
FO<1：N>‧‧‧保險絲輸出訊號
41‧‧‧故障訊號儲存單元
42‧‧‧斷開控制訊號產生器
FLAG‧‧‧標記訊號
410‧‧‧第一解碼器
420‧‧‧第二解碼器
430‧‧‧閂鎖訊號產生器
431、432及433‧‧‧第一至第N閂鎖單元
440‧‧‧標記訊號產生器
ASEL<1：N>‧‧‧位址選擇訊號
RSEL<1：N>‧‧‧冗餘選擇訊號
RSEL<1>‧‧‧第一冗餘選擇訊號
RSEL<2>‧‧‧第二冗餘選擇訊號
LAT<1>‧‧‧第一閂鎖訊號
LAT<2>‧‧‧第二閂鎖訊號
1000‧‧‧系統
1100‧‧‧處理器；中央處理單元
1150‧‧‧晶片組
1200‧‧‧記憶體控制器
1250‧‧‧輸入/輸出(I/O)匯流排
1300‧‧‧磁碟驅動控制器
1350‧‧‧記憶體裝置
1410、1420及1430‧‧‧I/O裝置
1450‧‧‧內部磁碟驅動
〔圖1〕係說明根據一實施例的半導體裝置的一代表之方塊圖。
〔圖2〕係說明包括在圖1的半導體裝置中之一保險絲控制器的一代表之方塊圖。
〔圖3〕係說明包括在圖1的半導體裝置中之保險絲陣列的一代表之方塊圖。
〔圖4〕係說明包括在圖1的半導體裝置中之一斷開控制器的一代表之方塊圖。
〔圖5〕係說明包括在圖4的斷開控制器之一故障訊號儲存單元的一代表之方塊圖。
〔圖6〕係說明根據前述圖1-5所探討的實施例採用該半體體裝置之系統的一代表之方塊圖。
本揭露的實施例將參照附圖在下文中描述。然而，本文中所描述的實施例僅用於說明目的，而並非旨在限制本揭露的範圍。
多樣實施例係針對半導體裝置。
圖1係說明根據本揭露的一實施例之一半導體裝置之方塊圖。
請注意，該電子保險絲陣列被採用在該半導體裝置的情況下， 該等電子保險絲陣列可彼此分享用於放大儲存在該電子保險絲的資料之放大器。因此，半導體裝置的集成密度可被改良。
請參照圖1，根據一實施例的一半導體裝置包括一記憶胞陣列10、一保險絲控制器20、一保險絲陣列30以及一斷開控制器40。
該記憶胞陣列10可在一冗餘測試模式中被測試以產生包括故障冗餘字元線的位置資訊的第一至第N故障訊號FAIL<1：N>(其中N是一個自然數)。該記憶胞陣列10可包括複數字元線及複數冗餘字元線。該記憶胞陣列10可進一步包括連接於該等字元線及該等冗餘字元線的複數記憶胞。在該冗餘測試模式期間，資料可被寫入至該記憶胞。在該冗餘測試模式期間，儲存於該等記憶胞的資料可藉由感測在該記憶胞的資料之邏輯位準而被讀出，以驗證該記憶胞是否正常運作。
在一測試模式中，該保險絲控制器20可產生第一至第N內部位址訊號IADD<1：N>(其中N是一個自然數)。在該測試模式中，該第一至第N內部位址訊號IADD<1：N>中之一者可根據第一至第N修復資料MRD<1：N>的一位準組合而被選擇(其中N是一個自然數)。在該測試模式中，該保險絲控制器20可產生第一電壓控制訊號RUPEX及第二電壓控制訊號BLE。在該測試模式中，第一電壓控制訊號RUPEX及第二電壓控制訊號BLE中之一者可根據一斷開控制訊號RUPCTR的一邏輯位準而被選擇。該測試模式可為一操作用於依序選擇複數保險絲組(未示出)，以及用於斷開保險絲組的絕緣層，其選擇包括在該記憶胞陣列10的複數冗餘字元線之中的故障冗餘字元線。
該保險絲陣列30可包括該複數保險絲組。保險絲組中之一者可根據該第一至第N內部位址訊號IADD<1：N>的一位準組合而被選擇。該保險絲 陣列30可斷開該保險絲組用於選擇該故障冗餘字元線以回應該第一電壓控制訊號RUPEX及第二電壓控制訊號BLE，來產生保險絲資料FZD及輸出資料DO。該等保險絲組可被實現為包括複數電晶體型電子保險絲，該等電晶體型電子保險絲的閘極絕緣層能藉由從該第一電壓控制訊號RUPEX及第二電壓控制訊號BLE產生的兩個不同電壓間的一電壓差而被斷開。
在該測試模式中的半導體裝置之操作將結合下文中被斷開的一選定保險絲組之一例子及未斷開的一非選定保險絲組之一例子來進行說明。
首先，如果該第一電壓控制訊號RUPEX被致能，一高電壓可被施加至該選定保險絲組的一第一端子(例如，一閘極端子)。如果該第二電壓控制訊號BLE被致能，一接地電壓可被施加至該選定保險絲組的一第二端子(例如，一源/汲極端子)。因此，該選定保險絲組的一閘極絕緣層可藉由該第一端子及該第二端子之間的一高電壓差而被斷開。
接著，如果該第一電壓控制訊號RUPEX被致能，一高電壓可被施加至該非選定保險絲組的一第一端子(例如，一閘極端子)。如果該第二電壓控制訊號BLE被失能，具有該高電壓及該接地電壓之間一位準的一內部電壓可被施加至該非選定保險絲組的一第二端子(例如，一源/汲極端子)。因此，由於該第一端子及該第二端子之間的一低電壓差，一閘極絕緣層及該非選定保險絲組可不被斷開。
該斷開控制器40可根據第一至第N外部位址訊號EADD<1：N>(其中N是一個自然數)的一位準組合，接收一測試模式訊號TM及一閂鎖脈衝訊號LCP以將該第一至第N內部位址訊號IADD<1：N>(其中N是一個自然數)中之一者儲存在其中，並且可根據該第一至第N故障訊號FAIL<1：N>的一 位準組合，接收該輸出資料DO以產生該斷開控制訊號RUPCTR。該斷開控制訊號RUPCTR可被致能以執行一操作用於斷開該保險絲組，其選擇包括在該記憶胞陣列10的複數冗餘字元線之中的故障冗餘字元線。
請參照圖2，該保險絲控制器20可包括一致能訊號產生器21、一震盪器22以及一內部指令產生器23。該保險絲控制器20可包括一計數器24及一電壓控制訊號產生器25。
該致能訊號產生器21可產生一震盪器致能訊號OSCEN、一斷開致能訊號RUPEN以及一開始訊號STR。該震盪器致能訊號OSCEN、一斷開致能訊號RUPEN以及一開始訊號STR可被致能以回應發生於該測試模式中包括一脈衝之一脈衝訊號TRGP。此外，該致能訊號產生器21可接收一第一內部時脈訊號LCLK以控制一時間點，該時間點係該震盪器致能訊號OSCEN、該斷開致能訊號RUPEN以及該開始訊號STR被產生。
該震盪器22可接收該震盪器致能訊號OSCEN以產生該第一內部時脈訊號LCLK及一第二內部時脈訊號SCLK。該第一內部時脈訊號LCLK及該第二內部時脈訊號SCLK可被切換。該第一內部時脈訊號LCLK的一切換週期時間可被設定為大於該第二內部時脈訊號LCLK的一切換週期時間。該第一內部時脈訊號LCLK的切換週期時間及第二內部時脈訊號SCLK的切換週期時間可根據各種實施例被設定為相異。
該內部指令產生器23可輸出一第一內部指令訊號VRD、一第二內部指令訊號REN、一第三內部指令訊號RDIS及一第四內部指令訊號RON。每當該開始訊號STR被輸入至該內部指令產生器23時，該第一內部指令訊號VRD、該第二內部指令訊號REN、該第三內部指令訊號RDIS及該第四內部指 令訊號RON指令可依序被產生。該第一內部指令訊號VRD可被產生以讀取該保險絲資料FZD，以及該第二內部指令訊號REN可被產生以執行用於斷開該保險絲組的一操作。此外，該第三內部指令訊號RDIS可被產生以終止用於斷開該保險絲組的操作，以及該第四內部指令訊號RON可被產生以在用於斷開該保險絲組的操作之後，讀取該保險絲資料FZD。
該計數器24可產生一保險絲致能訊號FEN。如果該斷開致能訊號RUPEN被致能，該保險絲致能訊號FEN可被致能。並且，如果該第一內部指令訊號VRD被輸入，該計數器24可產生依序地被致能之第一至第N斷開訊號RUP<1：N>(其中N唯一自然數)。如果該第一內部指令訊號VRD被輸入，該計數器24可產生依序地被致能之第一至第N選擇訊號RDSEL<1：N>(其中N唯一自然數)。當該第一至第N選擇訊號RDSEL<1：N>的任一位元被計數時，該第一至第N斷開訊號RUP<1：N>的所有位元可被計數。
該電壓控制訊號產生器25可包括一控制訊號產生器251及一內部位址產生器252。
該控制訊號產生器251可接收該斷開控制訊號RUPCTR、該保險絲資料FZD、該第二內部指令訊號REN、該第三內部指令訊號RDIS以及該第四內部指令訊號RON以產生一第一電壓控制訊號RUPEX及一預電壓控制訊號BTM。如果該第一至第N修復資料MRD<1：N>(其中N為一自然數)具有用於選擇一故障冗餘字元線的一位準組合，該第一電壓控制訊號RUPEX及該預電壓控制訊號BTM可被致能。該控制訊號產生器251可產生第一至第N內部修復資料IMRD<1：N>，該第一至第N內部修復資料IMRD<1：N>中之一者係根據該第一至第N修復資料MRD<1：N>的一位準組合而被選擇。該控制訊號產生器 251可產生一預充電訊號PCG及一閂鎖致能訊號LATEN以回應該第二內部時脈訊號SCLK。從該第二內部指令訊號REN被輸入至該控制訊號產生器251的一時間點直到該第三內部指令訊號RDIS被輸入至該控制訊號產生器251的一時間點，該第一電壓控制訊號RUPEX及該預電壓控制訊號BTM可被設定以被產生。如果該第四內部指令訊號RON被輸入至控制訊號產生器251，該預充電訊號PCG及該閂鎖致能訊號LATEN可被設定以被產生。
該內部位址產生器252可產生該第二電壓控制訊號BLE。如果該第一電壓控制訊號RUPEX及該預電壓控制訊號BTM被致能，該第二電壓控制訊號BLE可被致能。該內部位址產生器252可依序地產生該第一至第N內部位址訊號IADD<1：N>(其中N為一自然數)以回應該第一至第N內部修復資料IMRD<1：N>及該第一至第N斷開訊號RUP<1：N>。
請參照圖3，該保險絲陣列30可包括一位址解碼器31、一保險絲區域32以及一資料輸出單元33。
如果該保險絲致能訊號FEN被致能，該位址解碼器31可解碼該第一至第N內部位址訊號IADD<1：N>以產生第一至第N字元線訊號WL<1：N>及第一至第N位元線控制訊號BLC<1：N>。
該保險絲區域32可被配置包括第一至第N保險絲單元321、323、...及325以及第一至第N感測放大器322、324、...及326。
該第一保險絲單元321可包括複數保險絲組(未示出)。該等保險絲組可位於藉由該第一至第N字元線訊號WL<1：N>選擇的字元線及藉由該第一至第N位元線控制訊號BLC<1：N>選擇的第一至第八位元線BL<1：8>之交叉處。各該第二至第N保險絲單元323、...及325可具有與該第一保險絲單元321 相同的配置及功能。因此，第二至第N保險絲單元323、...及325的詳細說明將在下文中省略。
該第一感測放大器322可接收該預充電訊號PCG以預充電該第一至第八位元線BL<1：8>的位準並且可根據該第一至第N位元線控制訊號BLC<1：N>的一位準組合選擇該第一至第八位元線BL<1：8>中之任一者。並且，該第一感測放大器322可施加一高電壓及一接地電壓(或一內部電壓)至該保險絲組以回應該第一電壓控制訊號RUPEX及該第二電壓控制訊號BLE。此外，該第一感測放大器322可感測及放大選自由該第一至第八位元線BL<1：8>所組成的群組之任一的基準(datum)以回應該閂鎖致能訊號LATEN來產生一第一保險絲輸出訊號FO<1>。各該第二至第N感測放大器324、...及326可具有與該第一感測放大器322相同配置及功能。因此，該第二至第N感測放大器324、...及326的詳細說明將在下文中省略。
該資料輸出單元33可產生該保險絲資料FZD及該輸出資料DO。如果該第一至第N保險絲輸出訊號FO<1：N>中之至少一者被致能，該保險絲資料FZD及該輸出資料DO可被致能。
請參照圖4，該斷開控制器40可包括一故障訊號儲存單元41及一斷開控制訊號產生器42。
如果包括於該冗餘測試模式中產生的一脈衝之閂鎖脈衝訊號LCP被輸入，該故障訊號儲存單元41可根據該第一至第N外部位址訊號EADD<1：N>(其中N為一自然數)的一位準組合來將該第一至第N故障訊號FAIL<1：N>(其中N為一自然數)中之任一者儲存在其中。另外，該故障訊號儲存單元41可接收該測試模式訊號TM以從該第一至第N故障訊號FAIL<1：N> 產生一標記訊號FLAG。該第一至第N故障訊號FAIL<1：N>可根據該第一至第N選擇訊號RDSEL<1：N>的一位準組合而被儲存於該故障訊號儲存單元41。該測試模式訊號TM可在該測試模式中被致能。
如果該輸出資料DO當該標記訊號FLAG被致能時而被致能，該斷開控制訊號產生器42可接收該測試模式訊號TM及該閂鎖致能訊號LATEN以產生該斷開控制訊號RUPCTR。
請參照圖5，該故障訊號儲存單元41可包括一第一解碼器410、一第二解碼器420、一閂鎖訊號產生器430以及一標記訊號產生器440。
該第一解碼器410可解碼該第一至第N外部位址訊號EADD<1：N>以產生第一至第N位址選擇訊號ASEL<1：N>，如果該測試模式訊號被失能，該第一至第N位址選擇訊號ASEL<1：N>中之一者係選擇性地被致能。
該第二解碼器420可解碼該第一至第N選擇訊號RDSEL<1：N>以產生第一至第N冗餘選擇訊號RSEL<1：N>，如果該測試模式訊號被致能，該第一至第N冗餘選擇訊號RSEL<1：N>中之一者係選擇性地被致能。
該閂鎖訊號產生器430可包括第一至第N閂鎖單元431、432、...及433。
如果該閂鎖脈衝訊號LCP及該第一位址選擇訊號ASEL<1>被致能，該第一閂鎖單元431可儲存該故障訊號FAIL<1>於其中，並且，如果該第一冗餘選擇訊號RSEL<1>被致能，該第一閂鎖單元431可輸出被儲存之第一故障訊號FAIL<1>作為一第一閂鎖訊號LAT<1>。各該第二至第N閂鎖單元432、...及433除了其輸出/輸入訊號之外，可具有與該第一閂鎖單元431相同的配置及功能。因此，該第二至第N閂鎖單元432、...及433的詳細說明將在下文中 省略。
該標記訊號產生器440可產生該標記訊號FLAG。如果該第一至第N閂鎖訊號LAT<1：N>中之至少一者被致能，該標記訊號FLAG被致能。
具有上述配置的半導體裝置之一操作將在下文參照圖1至圖5結合一例子來進行說明，該例子為一故障發生至在該第一至第N故障訊號FAIL<1：N>之中對應於該第二故障訊號FAIL<2>的一冗餘字元線。
首先，該第一至第N故障訊號FAIL<1：N>之中對應於該第一故障訊號FAIL<1>的一冗餘字元線係根據該第一至第N修復資料MRD<1：N>的一位準組合而被選擇之例子將會在下文中描述。如果一故障發生至對應於該第二故障訊號FAIL<2>的冗餘字元線，該第二故障訊號FAIL<2>可被產生以具有一邏輯「低」位準，並且其餘的故障訊號FAIL<1>及FAIL<3：N>可被產生以具有一邏輯「高」位準。
該致能訊號產生器21可產生該震盪器致能訊號OSCEN、該斷開致能訊號RUPEN及該開始訊號STR。該振盪器致能訊號OSCEN、該斷開致能訊號RUPEN及該開始訊號STR被致能以具有一邏輯「高」位準以回應包括發生於該測試模式的一脈衝之脈衝訊號TRGP。
該震盪器22可接收具有一邏輯「高」位準的震盪器致能訊號OSCEN以產生該第一內部時脈訊號LCLK及該第二內部時脈訊號SCLK。該第一內部時脈訊號LCLK及該第二內部時脈訊號SCLK被切換。
該內部指令產生器23可接收具有一邏輯「高」位準的開始訊號STR以輸出該第一至第四內部指令訊號VRD、REN、RDIS及RON。該第一至第四內部指令訊號VRD、REN、RDIS及RON係依序地被產生。
該計數器24可產生該保險絲致能訊號FEN以回應具有一邏輯「高」位準的斷開致能訊號RUPEN，可產生該第一至第N斷開訊號RUP<1：N>，該第一至第N斷開訊號RUP<1：N>係依序被致能以回應該第一內部指令訊號VRD。該計數器24可產生該第一至第N選擇訊號RDSEL<1：N>，使得在該第一至第N選擇訊號RDSEL<1：N>之中的第一選擇訊號RDSEL<1>具有一邏輯「高」位準。
該電壓控制訊號產生器25的控制訊號產生器251可接收具有一邏輯「高」位準的斷開控制訊號RUPCTR及具有一邏輯「高」位準的保險絲資料FZD，以產生具有邏輯「高」位準的第一電壓控制訊號RUPEX及具有邏輯「低」位準的預電壓控制訊號BTM。此外，該控制訊號產生器251可輸出該第一至第N修復資料MRD<1：N>作為該第一至第N內部修復資料IMRD<1：N>並且可產生該預充電訊號PCG及該閂鎖致能訊號LATEN以回應該第二內部時脈訊號SCLK。該斷開控制訊號RUPCTR的初始位準及該保險絲資料FZD的初始位準可被設置為一邏輯「高」位準。
該電壓控制訊號25的內部位址產生器252可接收該第一至第N內部修復資料IMRD<1：N>及該第一至第N斷開訊號RUP<1：N>，以依序地產生該第一至第N內部位址訊號IADD<1：N>。此外，該內部位址訊號252可接收具有一邏輯「高」位準的第一電壓控制訊號RUPEX及具有一邏輯「低」位準的預電壓控制訊號BTM，以產生具有一邏輯「低」位準的第二電壓控制訊號BLE。
該保險絲陣列30可接收該預充電訊號PCG以預充電該第一至第N位元線BL<1：N>的位準，並且可接收具有一邏輯「高」位準的第一電壓控制訊號BUPEX及具有一邏輯「低」位準的第二電壓控制訊號BLE，以不斷開在 該第一保險絲單元321中的保險絲組，其中該第一保險絲單元321係連接於藉由依序被產生的第一至第N內部位址訊號IADD<1：N>所選擇之第一至第八位元線BL<1：8>。此外，該保險絲陣列30可接收該閂鎖致能訊號LATEN以輸出具有一邏輯「高」位準的保險絲資料FZD及具有一邏輯「高」位準的輸出資料DO。
該故障訊號儲存單元41的第二解碼器420可解碼該第一至第N選擇訊號RDSEL<1：N>以回應該測試模式訊號TM來產生該第一至第N冗餘選擇訊號RSEL<1：N>。該第一至第N冗餘選擇訊號RSEL<1：N>可被產生，使得該第一至第N冗餘選擇訊號RSEL<1：N>之中的第一冗餘選擇訊號RSEL<1>具有一邏輯「高」位準。
該閂鎖訊號產生器430可接收該第一至第N冗餘選擇訊號RSEL<1：N>以產生該第一至第N閂鎖訊號LAT<1：N>。該第一至第N閂鎖訊號LAT<1：N>可被產生，使得該第一至第N閂鎖訊號LAT<1：N>之中的第一閂鎖訊號LAT<1>具有一邏輯「高」位準。在這樣的例子中，該第二至第N閂鎖訊號LAT<2：N>也可被產生以具有一邏輯「高」位準。
因為該第一至第N閂鎖訊號LAT<1：N>皆具有一邏輯「高」位準，該標記訊號產生器440可產生具有一邏輯「高」位準的標記訊號FLAG。
該斷開控制訊號產生器42可接收具有一邏輯「高」位準的標記訊號FLAG及具有一邏輯「高」位準的輸出資料DO以產生具有一邏輯「高」位準的斷開控制訊號RUPCTR。在這樣的例子中，該斷開控制訊號產生器42可接收該閂鎖致能訊號LATEN以閂鎖該斷開控制訊號RUPCTR。
該計數器24可產生該保險絲致能訊號FEN以回應具有一邏輯「高」位準的斷開致能訊號RUPEN，可產生依序地被致能之第一至第N斷開訊 號RUP<1：N>以回應該第一內部指令訊號VRD，並且可產生該第一至第N選擇訊號RDSEL<1：N>使得該第一至第N選擇訊號RDSEL<1：N>之中的第一選擇訊號RDSEL<1>具有一邏輯「高」位準。
該電壓控制訊號產生器25的控制訊號產生器251可接收具有一邏輯「高」位準的斷開控制訊號RUPCTR及具有一邏輯「高」位準的保險絲資料FZD以產生具有一邏輯「高」位準的第一電壓控制訊號RUPEX及具有一邏輯「低」位準的預電壓控制訊號BTM。此外，該控制訊號產生器251可輸出該第一至第N修復資料MRD<1：N>作為該第一至第N內部修復資料IMRD<1：N>，並且可產生該預充電訊號PCG及該閂鎖致能訊號LATEN。亦即，因為具有一邏輯「高」位準的斷開控制訊號RUPCTR被輸入，該控制訊號產生器251可產生具有一邏輯「高」位準的第一電壓控制訊號RUPEX及具有一邏輯「低」位準的預電壓控制訊號BTM斷開。
該電壓控制訊號產生器25的內部位址產生器252可接收依序地被產生之第一至第N內部修復資料IMRD<1：N>及該第一至第N斷開訊號RUP<1：N>，以依序地產生該第一至第N內部位址訊號IADD<1：N>。此外，該內部位址產生器252可接收具有一邏輯「高」位準的第一電壓控制訊號RUPEX及具有一邏輯「低」位準的預電壓控制訊號BTM，以產生具有一邏輯「低」位準的第二電壓控制訊號BLE。
該保險絲陣列30可接收該預充電訊號PCG以預充電該第一至第N位元線BL<1：N>的位準，並且可接收具有一邏輯「高」位準的第一電壓控制訊號BUPEX及具有一邏輯「低」位準的第二電壓控制訊號BLE，以不斷開該第一保險絲單元321中之保險絲組，其中該第一保險絲單元321係藉由依序被 產生的第一至第N內部位址訊號IADD<1：N>所選擇。此外，該保險絲陣列30可接收該閂鎖致能訊號LATEN以輸出具有一邏輯「高」位準的保險絲資料FZD及具有一邏輯「高」位準的輸出資料DO。
接著，該第一至第N故障訊號FAIL<1：N>之中對應於該第二故障訊號FAIL<2>的一冗餘字元線係根據該第一至第N修復資料MRD<1：N>的一位準組合而被選擇之一例子將會在下文中描述。如果一故障發生至對應於該第二故障訊號FAIL<2>的冗餘字元線，該第二故障訊號FAIL<2>可被產生以具有一邏輯「低」位準，並且該其餘故障訊號FAIL<1>及FAIL<3：N>可被產生以具有一邏輯「高」位準。
該致能訊號產生器21可產生該震盪器致能訊號OSCEN、該斷開致能訊號RUPEN以及該開始訊號STR。該震盪器致能訊號OSCEN、該斷開致能訊號RUPEN以及該開始訊號STR被致能以具有一邏輯「高」位準以回應包括發生於該測試模式的一脈衝之脈衝訊號TRGP。
該震盪器22可接收具有一邏輯「高」位準的震盪器致能訊號OSCEN以產生該第一內部時脈訊號LCLK及該第二內部時脈訊號SCLK。該第一內部時脈訊號LCLK及該第二內部時脈訊號SCLK被切換。
該內部指令產生器23可接收具有一邏輯「高」位準的開始訊號STR以輸出該第一至第四內部指令訊號VRD、REN、RDIS及RON。該第一至第四內部指令訊號VRD、REN、RDIS及RON係依序地被產生。
該計數器24可產生該保險絲致能訊號FEN以回應具有一邏輯「高」位準的斷開致能訊號RUPEN，可產生該第一至第N斷開訊號RUP<1：N>。該第一至第N斷開訊號RUP<1：N>依序地被致能以回應該第一內部指令訊號 VRD，並且該計數器24可產生該第一至第N選擇訊號RDSEL<1：N>，使得該第一至第N選擇訊號RDSEL<1：N>之中的第一選擇訊號RDSEL<1>具有一邏輯「高」位準。
該電壓控制訊號產生器25的控制訊號產生器251可接收具有一邏輯「高」位準的斷開控制訊號RUPCTR及具有一邏輯「高」位準的保險絲資料FZD，以產生具有一邏輯「高」位準的第一電壓控制訊號RUPEX及具有一邏輯「低」位準的預電壓控制訊號BTM。此外，該控制訊號產生器251可輸出該第一至第N修復資料MRD<1：N>以作為該第一至第N內部修復資料IMRD<1：N>，並且可產生該預充電訊號PCG及該閂鎖致能訊號LATEN以回應該第二內部時脈訊號SCLK。
該電壓控制訊號產生器25的內部位址產生器252可接收該第一至第N內部修復資料IMRD<1：N>及該第一至第N斷開訊號RUP<1：N>，以依序產生該第一至第N內部位址訊號IADD<1：N>。此外，該內部位址產生器252可接收具有一邏輯「高」位準的第一電壓控制訊號RUPEX及具有一邏輯「低」位準的預電壓控制訊號BTM，以產生具有一邏輯「低」位準的第二電壓控制訊號BLE。
該保險絲陣列30可接收該預充電訊號PCG以預充電該第一至第N位元線BL<1：N>的位準，並且可接收具有一邏輯「高」位準的第一電壓控制訊號BUTEX及具有一邏輯「低」位準的第二電壓控制訊號BLE，以不斷開在該第二保險絲單元323中的保險絲組，其中該第二保險絲單元323係藉由依序被產生該第一至第N內部位址訊號IADD<1：N>所選擇。此外，該保險絲陣列30可接收該閂鎖致能訊號LATEN以輸出具有一邏輯「高」位準的保險絲資料 FZD及具有一邏輯「高」位準的輸出資料DO。
該故障訊號儲存單元41的第二解碼器420可解碼該第一至第N選擇訊號RDSEL<1：N>以回應該測試模式訊號TM，來產生該第一至第N冗餘選擇訊號RSEL<1：N>，使得該第一至第N冗餘選擇訊號RSEL<1：N>之中的第二冗餘選擇訊號RSEL<2>具有一邏輯「高」位準。
該閂鎖訊號產生器430可接收該第一至第N冗餘選擇訊號RSEL<1：N>以產生該第一至第N閂鎖訊號LAT<1：N>，使得第一至第N閂鎖訊號LAT<1：N>之中的第二閂鎖訊號LAT<2>具有一邏輯「低」位準。在這樣的例子中，其餘之閂鎖訊號LAT<1>及LAT<3：N>可被產生具有一邏輯「高」位準。
因為該第一至第N閂鎖訊號LAT<1：N>之中的第二閂鎖訊號LAT<2>具有一邏輯「低」位準，該標記訊號產生器440可產生具有一邏輯「低」位準的標記訊號FLAG。
該斷開控制訊號產生器42可接收具有一邏輯「低」位準的標記訊號FLAG及具有一邏輯「高」位準的輸出資料DO，以產生具有一邏輯「低」位準的斷開控制訊號RUPCTR。在這樣的例子中，該斷開控制訊號產生器42可接收該閂鎖致能訊號LATEN以閂鎖該斷開控制訊號RUPCTR。
該計數器24可產生該第一至第N斷開訊號RUPCTR<1：N>。該第一至第N斷開訊號RUP<1：N>依序地被致能以回應該第一內部指令訊號VRD，以及該計數器24可產生該第一至第N選擇訊號RDSEL<1：N>使得該第一至第N選擇訊號RDSEL<1：N>之中的第一選擇訊號RDSEL<1>具有一邏輯「高」位準。
該電壓控制訊號產生器25的控制訊號產生器251可接收具有一 邏輯「低」位準的斷開控制訊號RUPCTR及具有一邏輯「高」位準的保險絲資料FZD，以產生具有一邏輯「高」位準的第一電壓控制訊號RUPEX及具有一邏輯「高」位準的預電壓控制訊號BTM。此外，該控制訊號產生器251可輸出該第一至第N修復資料MRD<1：N>以作為該第一至第N內部修復資料IMRD<1：N>，並且可產生該預充電訊號PCG及該閂鎖致能訊號LATEN。亦即，因為具有一邏輯「低」位準的斷開控制訊號RUPCTR被輸入，該控制訊號產生器251可產生具有一邏輯「高」位準的第一電壓控制訊號RUPEX及具有一邏輯「高」位準的預電壓控制訊號BTM斷開。
該電壓控制訊號產生器25的內部位址產生器252可接收依序地被產生的第一至第N內部修復資料IMRD<1：N>及第一至第N斷開訊號RUP<1：N>，以依序地產生該第一至第N內部位址訊號IADD<1：N>。此外，該內部位址產生器252可接收具有一邏輯「高」位準的第一電壓控制訊號RUPEX及具有一邏輯「高」位準的預電壓控制訊號BTM，以產生具有一邏輯「高」位準的第二電壓控制訊號BLE。
該保險絲陣列30可接收該預充電訊號PCG以預充電該第一至第N位元線BL<1：N>的位準，並且可接收具有一邏輯「高」位準的第一電壓控制訊號BUTEX及具有一邏輯「高」位準的第二電壓控制訊號BLE，以斷開該第二保險絲單元323中的保險絲組，其中該第二保險絲單元323係藉由依序被產生的第一至第N內部位址訊號IADD<1：N>所選擇。此外，該保險絲陣列30可接收該閂鎖致能訊號LATEN以輸出具有一邏輯「低」位準的保險絲資料FZD及具有一邏輯「低」位準的輸出資料DO。
用於根據該第一至第N修復資料MRD<1：N>的位準組合而選擇 第三至第N故障訊號FAIL<3：N>所對應之選擇冗餘字元線的測試模式之操作，係可相同於如上所述用於選擇對應於該第一故障訊號FAIL<1>的冗餘字元線之操作。因此，用於選擇對應於該第三至第N故障訊號FAIL<3：N>的冗餘字元線之操作的敘述將被省略。
具有上述配置的半導體裝置可自動地切斷保險絲組用於選擇故障冗餘字元線，以減少需要切斷該保險絲組的時間。
上述探討的半導體裝置(參照圖1-5)係對於記憶體裝置的設計、處理器及電腦系統來說特別實用。例如，請參照圖6，為根據實施例採用該半導體裝置的一系統之方塊圖，其藉由元件符號1000來說明。該系統1000可包括一個或一個以上處理器或中央處理單元(central processing unit,CPU)1100。該處理器1100可單獨使用或與其他的CPU結合使用。當該處理器1100將被稱作主要為單一形式時，本發明所屬技術領域中具有通常知識者可了解的是，具有任意數量的物理或邏輯CPU之一系統將可被實現。
一晶片組1150可操作地被耦合於該處理器1100。該晶片組1150係一通訊路徑用於該處理器1100及該系統1000其他部件之間的訊號，該晶片組1150可包括一記憶體控制器1200、一輸入/輸出(I/O)匯流排1250，及一磁碟驅動控制器1300。根據該系統的配置，許多不同的訊號中之任一者可透過該晶片組1150而被傳輸，並且本發明所屬技術領域中具有通常知識者將理解，該系統1000訊號中各處的訊號路由能在不改變該系統的基礎性質可容易地被調整。
如上所述，該記憶體控制器1200可操作地被耦合於該晶片組1150。參照如上圖1至5所探討，該記憶體控制器1200可包括至少一半導體裝置。因此，該記憶體控制器1200能透過該晶片組1150接收從該處理器1100所 提供的一要求。在替代實施例中，該記憶體控制器1200可被集成至該晶片組1150。該記憶體控制器1200可操作地被耦合於一個或一個以上記憶體裝置1350。在一個實施例中，參照如上圖1至5所探討，該記憶體裝置1350可包括該至少一半導體裝置，該記憶體裝置1350可包括複數字元線及複數位元線用以定義複數記憶胞。該記憶體裝置1350可以是許多工業標準記憶體形式中任何一個，包括但不限於此，單列直插式記憶體模組(single inline memory module,SIMM)及雙列直插式記憶體模組(dual inline memory module,DIMM)。此外，該記憶體裝置1350可藉由儲存指令及資料以便於安全的移除外部資料儲存裝置。
該晶片組1150也可被耦合於該I/O匯流排1250。該I/O匯流排1250可作為訊號從該晶片組1150至I/O裝置1410、1420及1430的之一通訊路經。該I/O裝置1410、1420及1430可包括一滑鼠1410、一影像顯示器1420、或一鍵盤1430。該I/O匯流排1250可採用許多通訊協定中之任一者以與該等I/O裝置1410、1420及1430進行通訊。此外，該I/O匯流排1250可被集成至該晶片組1150。
該內部磁碟驅動1450(即內部磁碟驅動)也可操作地被耦合於該晶片組1150。該內部磁碟驅動1450可作為該晶片組1150及一個或多個內部磁碟驅動1450之間的通訊路經。該內部磁碟驅動1450可藉由儲存指令及資料以便於該外部資料儲存裝置的切斷連線。該磁碟驅動控制器1300及該內部磁碟驅動1450可使用實際上任何類型的通訊協定來彼此間進行通訊或與該晶片組1150進行通訊，包括所有前述所提及的I/O匯流排1250。
需要注意的是，如上圖6所述的系統1000僅係採用該半導體裝 置的一系統作為如上述圖1-5所探討的一個實施例。在替代實施例中，諸如行動電話或數位相機，該部件可相異於圖6中所述的實施例。
10‧‧‧記憶胞陣列
20‧‧‧保險絲控制器
30‧‧‧保險絲陣列
40‧‧‧斷開控制器
IADD<1：N>‧‧‧內部位址訊號
RUPEX‧‧‧第一電壓控制訊號
BLE‧‧‧第二電壓控制訊號
RUPCTR‧‧‧斷開控制訊號
FAIL<1：N>‧‧‧故障訊號
MRD<1：N>‧‧‧修復資料
EADD<1：N>‧‧‧外部位址訊號
LCP‧‧‧閂鎖脈衝訊號
TM‧‧‧測試模式訊號
FZD‧‧‧保險絲資料
DO‧‧‧輸出資料

Claims (24)

  1. 一種半導體裝置，包含：一保險絲控制器，適用於根據修復資料的一位準組合而產生內部位址訊號，並且適用於在一測試模式中，產生第一電壓控制訊號及第二電壓控制訊號以回應被致能之一斷開控制訊號，以斷開一預定保險絲組用於選擇一故障冗餘字元線；以及一保險絲陣列，包括複數保險絲組，該等保險絲組包括該預定保險絲組；其中各該等保險絲組根據該內部位址訊號的一位準組合而被選擇；以及其中該保險絲陣列斷開該預定保險絲組用於選擇該故障冗餘字元線以回應該第一電壓控制訊號及該第二電壓控制訊號以輸出保險絲資料。
  2. 如請求項1所述之半導體裝置，其中該等保險絲組包括複數電晶體型電子保險絲；以及其中該等電晶體型電子保險絲包括閘極絕緣層，其被配置藉由該第一電壓控制訊號及該第二電壓控制訊號所產生之兩個不同電壓間的一電壓差而被斷開。
  3. 如請求項1所述之半導體裝置，其中該測試模式係一操作，用於斷開根據該等內部位址訊號的一位準組合來依序地被選擇之保險絲組中的預定保險絲組之一絕緣層，其中該預定保險絲組選擇該故障冗餘字元線。
  4. 如請求項1所述之半導體裝置，其中該保險絲控制器包括：一致能訊號產生器，適用於產生一震盪器致能訊號、一斷開致能訊號及一開始訊號，並且適用於致能該震盪器致能訊號、該斷開致能訊號及該開始訊號以回應包括發生於該測試模式的一脈衝之一脈衝訊號； 一震盪器，適用於接收該震盪器致能訊號以產生一第一內部時脈訊號及一第二內部時脈訊號，並且該震盪器適用於切換該第一內部時脈訊號及該第二內部時脈訊號；一內部指令產生器，適用於輸出一第一內部指令訊號、一第二內部指令訊號、一第三內部指令訊號及一第四內部指令訊號，並且適用於依序產生該第一內部指令訊號、該第二內部指令訊號、該第三內部指令訊號及該第四內部指令訊號以回應該開始訊號；一計數器，適用於產生被致能的一保險絲致能訊號以回應該斷開致能訊號，適用於產生依序地被致能的斷開訊號以回應該第一內部指令訊號，並且適用於產生依序地被致能的選擇訊號依序以回應該第一內部指令訊號VRD；以及一電壓控制訊號產生器，如果該修復資料具有用於選擇該故障冗餘字元線的一位準組合，該電壓控制訊號產生器適用於接收該斷開控制訊號及該保險絲資料以從該保險絲資料而產生該第一電壓控制訊號及第二電壓控制訊號。
  5. 如請求項4所述之半導體裝置，其中該電壓控制訊號產生器包括：一控制訊號產生器，如果該修復資料具有用於選擇該故障冗餘字元線的一位準組合，該控制訊號產生器適用於接收該斷開控制訊號以從該保險絲資料產生該第一電壓控制訊號及一預電壓控制訊號，適用於產生內部修復資料，該內部修復資料之其中一者係根據該修復資料的一位準組合被選擇，並且該控制訊號產生器適用於產生一預充電訊號及一閂鎖致能訊號以回應該第二內部時脈訊號；以及 一內部位址產生器，適用於產生被致能之第二電壓控制訊號以回應該第一電壓控制訊號及該預電壓控制訊號BTM，並且適用於從該內部修復資料產生該內部位址訊號。
  6. 如請求項4所述之半導體裝置，其中該第一內部時脈訊號的一切換週期時間係相異於該第二內部時脈訊號的一切換週期時間。
  7. 如請求項1所述之半導體裝置，其中該保險絲陣列包括：一位址解碼器，適用於接收該保險絲致能訊號以產生字元線訊號及位元線控制訊號，並且適用於根據藉由該位址解碼器所接收的內部位址訊號的一位準組合以選擇字元線訊號及位元線控制訊號；一保險絲區域，包括該等保險絲組，該等保險絲組根據該字元線訊號及該位元線控制訊號的一位準組合以選擇，其中該保險絲區域適用於使用該第一電壓控制訊號及第二電壓控制訊號以斷開該等保險絲組的絕緣層，並且該保險絲區域適用於感測及放大該等保險絲組的資料以產生複數保險絲輸出訊號；以及一資料輸出單元，適用於產生該保險絲資料及輸出資料，其中如果該等保險絲輸出資料中至少一者被致能，該保險絲資料及該輸出資料被致能。
  8. 如請求項7所述之半導體裝置，其中該等保險絲組包括複數第一保險絲組及複數第二保險絲組；以及其中該保險絲區域包括： 一第一保險絲單元包括該等第一保險絲組，該等第一保險絲組位於藉由該等字元線訊號所選擇的字元線及藉由該等位元線控制訊號所選擇的位元線之一第一群組的交叉處；一第一感測放大器，適用於接收一預充電訊號以預充電位元線的第一群組，適用於接收該第一電壓控制訊號及第二電壓控制訊號以施加一高電壓及一接地電壓與一內部電壓中之任一者至連接於藉由該等位元線控制訊號所選擇之位元線的第一群組之第一保險絲組，並且適用於感測及放大位元線的第一群組中之任一者的一基準以回應該閂鎖致能訊號來產生該等保險絲輸出訊號的一第一保險絲輸出訊號；一第二保險絲單元包括該等第二保險絲組，該等第二保險絲組位於藉由該等字元線訊號所選擇的字元線及藉由該等位元線控制訊號所選擇的位元線之一第二群組的交叉處；以及一第二感測放大器，適用於接收該預充電訊號以預充電位元線的第二群組，適用於接收該第一電壓控制訊號及第二電壓控制訊號以施加該高電壓及該接地電壓與該內部電壓中之任一者至連接於藉由該等位元線控制訊號所選擇之位元線的第二群組之第二保險絲組，並且適用於感測及放大位元線的第二群組中之任一者的一基準以回應該閂鎖致能訊號來產生該等保險絲輸出訊號的一第二保險絲輸出訊號。
  9. 如請求項8所述之半導體裝置，其中如果該高電壓及該接地電壓被施加於該第一保險絲組及該第二保險絲組的絕緣層，該第一保險絲組及該第二保險絲組的絕緣層被斷開；以及 其中如果該高電壓及該內部電壓被施加於該第一保險絲組及該第二保險絲組的絕緣層，該第一保險絲組及該第二保險絲組的絕緣層不會被斷開。
  10. 如請求項8所述之半導體裝置，其中該內部電壓係小於該高電壓，且高於該接地電壓。
  11. 如請求項1所述之半導體裝置，進一步包含一記憶胞陣列，該記憶胞陣列包括：複數冗餘字元線，其中該記憶胞陣列係被配置用於在一冗餘測試模式測試，並且被配置用於產生包括該故障冗餘字元線的位置之資訊的故障訊號。
  12. 一半導體裝置包含：一保險絲控制器，適用於根據修復資料的一位準組合而產生內部位址訊號，並且適用於在一測試模式中，產生第一電壓控制訊號及第二電壓控制訊號以回應一斷開控制訊號；一保險絲陣列，適用於包括根據該內部位址訊號的一位準組合而選擇的複數保險絲組，並且適用於斷開該等保險絲組以回應該第一電壓控制訊號及該第二電壓控制訊號來輸出一保險絲資料及一輸出資料；以及一斷開控制器，適用於儲存包括在一記憶胞陣列中的複數冗餘字元線的一故障冗餘字元線之一位置資訊的故障訊號，並且適用於根據該故障訊號的一位準組合而產生該斷開控制訊號以回應該輸出資料。
  13. 如請求項12所述之半導體裝置，其中該等保險絲組包括複數電晶體型電子保險絲，以及 其中該等電晶體型電子保險絲包括閘極絕緣層，其適用於藉由該第一電壓控制訊號及該第二電壓控制訊號而產生的兩個不同電壓間的一電壓差來斷開。
  14. 如請求項12所述之半導體裝置，其中該測試模式係一操作用於斷開根據該等內部位址訊號的一位準組合來依序地被選擇之保險絲組中的一預定保險絲組之一絕緣層，其中該預定保險絲組選擇該故障冗餘字元線。
  15. 如請求項12所述之半導體裝置，其中該斷開控制訊號被致能以斷開在該等保險絲組之中斷開一預定保險絲組，其選擇該故障冗餘字元線。
  16. 如請求項12所述之半導體裝置，其中該保險絲控制器包括：一致能訊號產生器，適用於產生一震盪器致能訊號、一斷開致能訊號以及一開始訊號，並且適用於致能該震盪器致能訊號、該斷開致能訊號及該開始訊號以回應包括發生於該測試模式的一脈衝之一脈衝訊號；一震盪器，適用於接收該震盪器致能訊號以產生一第一內部時脈訊號及一第二內部時脈訊號，並且該震盪器適用於切換該第一內部時脈訊號及該第二內部時脈訊號；一內部指令產生器，適用於輸出一第一內部指令訊號、一第二內部指令訊號、一第三內部指令訊號及一第四內部指令訊號，並且適用於依序產生該第一內部指令訊號、該第二內部指令訊號、該第三內部指令訊號及該第四內部指令訊號以回應該開始訊號；一計數器，適用於產生被致能的一保險絲致能訊號以回應該斷開致能訊號，適用於產生依序地被致能的斷開訊號以回應該第一內部指令訊號，並且適用於產生依序地被致能的選擇訊號以回應該第一內部指令訊號VRD；以及 一電壓控制訊號產生器，如果該修復資料具有用於選擇該故障冗餘字元線的一位準組合，適用於接收該斷開控制訊號及該保險絲資料以從該保險絲資料產生該第一電壓控制訊號及第二電壓控制訊號。
  17. 如請求項16所述之半導體裝置，其中該電壓控制訊號產生器包括：一控制訊號產生器，如果該修復資料具有用於選擇該故障冗餘字元線的一位準組合，該控制訊號產生器適用於接收該斷開控制訊號以從該保險絲資料產生該第一電壓控制訊號及一預電壓控制訊號，適用於產生內部修復資料，該內部修復資料之其中一者係根據該修復資料的一位準組合被選擇，並且該控制訊號產生器適用於產生一預充電訊號及一閂鎖致能訊號以回應該第二內部時脈訊號；以及一內部位址產生器，適用於產生被致能之第二電壓控制訊號以回應該第一電壓控制訊號及該預電壓控制訊號BTM，並且適用於從該內部修復資料產生該內部位址訊號。
  18. 如請求項16所述之半導體裝置，其中該第一內部時脈訊號的一切換週期時間係相異於該第二內部時脈訊號的一切換週期時間。
  19. 如請求項12所述之半導體裝置，其中該保險絲陣列包括：一位址解碼器，適用於接收該保險絲致能訊號以產生字元線訊號及位元線控制訊號，並且適用於根據藉由該位址解碼器所接收的內部位址訊號的一位準組合以選擇字元線訊號及位元線控制訊號；一保險絲區域，包括該等保險絲組，該等保險絲組根據該字元線訊號及該位元線控制訊號的一位準組合選擇，其中該保險絲區域適用於使用該第一電壓控制訊號及第二電壓控制訊號以斷開該等保險絲組的絕緣層，並且該保 險絲區域適用於感測及放大該等保險絲組的資料以產生複數保險絲輸出訊號；以及一資料輸出單元，適用於產生該保險絲資料及輸出資料，其中如果該等保險絲輸出資料中至少一者被致能，該保險絲資料及該輸出資料被致能。
  20. 如請求項19所述之半導體裝置，其中該等保險絲組包括複數第一保險絲組及複數第二保險絲組；以及其中該保險絲區域包括：一第一保險絲單元包括該等第一保險絲組，該等第一保險絲組位於藉由該等字元線訊號所選擇的字元線及藉由該等位元線控制訊號所選擇的位元線之一第一群組的交叉處；一第一感測放大器，適用於接收一預充電訊號以預充電位元線的第一群組，適用於接收該第一電壓控制訊號及第二電壓控制訊號以施加一高電壓及一接地電壓與一內部電壓中之任一者至連接於藉由該等位元線控制訊號所選擇之位元線的第一群組之第一保險絲組，並且適用於感測及放大位元線的第一群組中之任一者的一基準以回應該閂鎖致能訊號來產生該等保險絲輸出訊號的一第一保險絲輸出訊號；一第二保險絲單元包括該等第二保險絲組，該等第二保險絲組位於藉由該等字元線訊號所選擇的字元線及藉由該等位元線控制訊號所選擇的位元線之一第二群組的交叉處；以及一第二感測放大器，適用於接收該預充電訊號以預充電位元線的第二群組，適用於接收該第一電壓控制訊號及第二電壓控制訊號以施加該高電壓及 該接地電壓與該內部電壓中之任一者至連接於藉由該等位元線控制訊號選擇之位元線的第二群組之第二保險絲組，並且適用於感測及放大位元線的第二群組其中之任一的一基準以回應該閂鎖致能訊號來產生該等保險絲輸出訊號的一第二保險絲輸出訊號。
  21. 如請求項20所述之半導體裝置，其中如果該高電壓及該接地電壓被施加於該第一保險絲組及該第二保險絲組的絕緣層，該第一保險絲組及第二保險絲組的絕緣層被斷開；以及其中如果該高電壓及該內部電壓被施加於該第一保險絲組及該第二保險絲組的絕緣層，該第一保險絲組及該第二保險絲組的絕緣層不會被斷開。
  22. 如請求項20所述之半導體裝置，其中該內部電壓係小於該高電壓，且高於該接地電壓。
  23. 如請求項12所述之半導體裝置，其中該斷開控制器包括：一故障訊號儲存單元，適用於根據外部位址訊號的一位準組合而接收一閂鎖脈衝訊號以儲存在其中的故障訊號，並且適用於根據選擇訊號的一位準組合而接收一測試模式訊號以從被儲存的故障訊號產生一標記訊號；以及一斷開控制訊號產生器，適用於如果該輸出資料在該標記訊號致能時被致能，接收該測試模式訊號及一閂鎖致能訊號以產生該斷開控制訊號。
  24. 如請求項23所述之半導體裝置，其中該故障訊號儲存單元包括：一第一解碼器，適用於解碼該外部位址訊號以回應該測試模式訊號來產生位址選擇訊號；一第二解碼器，適用於解碼該選擇訊號以回應該測試模式訊號來產生冗餘選擇訊號； 一閂鎖訊號產生器，適用於根據該等位址選擇訊號的一位準組合而儲存在其中的故障訊號以回應該閂鎖脈衝訊號，並且適用於根據該冗餘選擇訊號的一位準組合而輸出被儲存之故障訊號作為閂鎖訊號；以及一標記訊號產生器，適用於產生該標記訊號，其中，如果該等閂鎖訊號中至少一者被致能，該標記訊號被致能。
TW104100736A 2014-10-24 2015-01-09 半導體裝置 TWI638362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0145529 2014-10-24
KR1020140145529A KR20160048584A (ko) 2014-10-24 2014-10-24 반도체 장치

Publications (2)

Publication Number Publication Date
TW201616498A true TW201616498A (zh) 2016-05-01
TWI638362B TWI638362B (zh) 2018-10-11

Family

ID=55792510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100736A TWI638362B (zh) 2014-10-24 2015-01-09 半導體裝置

Country Status (4)

Country Link
US (1) US9401219B2 (zh)
KR (1) KR20160048584A (zh)
CN (1) CN105989893B (zh)
TW (1) TWI638362B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471608B1 (ko) * 2016-06-03 2022-11-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 구동 방법
KR102468865B1 (ko) * 2016-06-15 2022-11-21 에스케이하이닉스 주식회사 럽처 제어 장치 및 이를 포함하는 반도체 장치
KR102647419B1 (ko) * 2016-09-28 2024-03-14 에스케이하이닉스 주식회사 반도체장치
KR102513328B1 (ko) * 2016-12-08 2023-03-24 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 그의 동작 방법
KR20180067846A (ko) * 2016-12-13 2018-06-21 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법
KR20180104455A (ko) 2017-03-13 2018-09-21 에스케이하이닉스 주식회사 리페어 장치 및 이를 포함하는 반도체 장치
KR102408843B1 (ko) * 2017-08-09 2022-06-15 에스케이하이닉스 주식회사 반도체 장치
US10102921B1 (en) * 2017-08-17 2018-10-16 Nanya Technology Corporation Fuse blowing method and fuse blowing system
KR102467455B1 (ko) * 2018-03-13 2022-11-17 에스케이하이닉스 주식회사 리던던시 영역을 리페어 하는 반도체 장치
KR102474307B1 (ko) * 2018-04-10 2022-12-06 에스케이하이닉스 주식회사 퓨즈럽처방법 및 이를 이용한 반도체장치
KR20200106736A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 결함구제회로
KR20210124718A (ko) * 2020-04-07 2021-10-15 에스케이하이닉스 주식회사 불량 워드라인을 스스로 검출하고 리페어할 수 있는 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8112681B2 (en) 2008-01-29 2012-02-07 Arm Limited Method and apparatus for handling fuse data for repairing faulty elements within an IC
JP2010244596A (ja) * 2009-04-02 2010-10-28 Renesas Electronics Corp 集積回路
KR101718458B1 (ko) * 2010-11-15 2017-03-22 삼성전자 주식회사 퓨즈 어레이를 갖는 반도체 장치 및 그 동작방법
KR20130111074A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 연약 셀의 리프레쉬 특성을 개선한 반도체 메모리 장치
KR102017724B1 (ko) * 2012-05-31 2019-09-03 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치
US8817519B2 (en) * 2012-11-08 2014-08-26 SK Hynix Inc. Integrated circuit including e-fuse array circuit
KR20140085222A (ko) 2012-12-27 2014-07-07 에스케이하이닉스 주식회사 퓨즈 회로 및 리페어 퓨즈 회로

Also Published As

Publication number Publication date
US9401219B2 (en) 2016-07-26
KR20160048584A (ko) 2016-05-04
US20160118139A1 (en) 2016-04-28
CN105989893A (zh) 2016-10-05
CN105989893B (zh) 2020-08-14
TWI638362B (zh) 2018-10-11

Similar Documents

Publication Publication Date Title
TWI638362B (zh) 半導體裝置
KR101185549B1 (ko) 결함 단위셀의 구제를 위한 리던던시 회로를 포함한 반도체 메모리 장치
US20130262740A1 (en) Semiconductor memory device, systems and methods improving refresh quality for weak cell
TW201619964A (zh) 半導體記憶裝置
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
KR102520496B1 (ko) 오티피 메모리 장치 및 오피 메모리 장치의 테스트 방법
US9230693B1 (en) Repair circuit and semiconductor memory device including the same
US8422327B2 (en) Semiconductor device having nonvolatile memory element and manufacturing method thereof
US8730743B2 (en) Repair method and integrated circuit using the same
US9257196B2 (en) Semiconductor devices including E-fuse arrays
US20180113755A1 (en) Semiconductor devices and methods relating to the repairing of the same
JP2010244615A (ja) 半導体装置及び半導体装置の書き込み制御方法
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
US8576647B2 (en) Semiconductor device
US10381058B2 (en) Address control circuit and semiconductor device including the same
US20130215662A1 (en) Anti-fuse circuit and semiconductor device having the same
US20180090221A1 (en) Boot-up control circuit and semiconductor apparatus including the same
US11868252B2 (en) Memory with post-packaging master die selection
US20160078964A1 (en) Method for testing redundancy area in semiconductor memory device
US9165674B1 (en) Semiconductor devices and semiconductor systems
US9373421B2 (en) Semiconductor apparatus with repair information control function
KR20140081345A (ko) 반도체 메모리 장치
US20150221352A1 (en) Semiconductor devices including e-fuse arrays
US9966120B2 (en) Semiconductor memory with a data sensing circuit equipped with a line level control block for precharging local I/O lines to a first and second power supply voltage in a read operation
KR20090003624A (ko) 리던던시 구조를 갖는 반도체 메모리 장치