TW201535982A - 電容處理電路及微機電系統裝置 - Google Patents

Abstract

申請專利範圍定義一種用於處理來自一電容式傳感器結構之輸入信號的處理電路。一電流對電壓轉換器自該電容式傳感器結構接收二輸入信號，並輸出二輸出信號至增益級電路及一參考電壓產生器。該增益級自輸出電壓信號產生一差動輸出信號。該參考電壓產生器自輸出信號產生一共模輸出信號。該處理電路產生一對應至該差動輸出信號與該共模輸出信號之一商數的數位信號。

Description

電容處理電路及微機電系統裝置

本發明係有關於電容式傳感器(capacitive transducer)，特別是用於將來自一電容式傳感器結構的輸入信號處理成一數位輸出訊號的技術。

微機電系統(Micro-Electro-Mechanical System)或稱MEMS，可以被定義成至少一些元件具有機械功能之微尺寸機械及電機械系統。MEMS結構可被運用以迅速地並精確地偵測物理性質上的極其微小的改變。

時下的絕大多數電子裝置均使用MEMS感測器以偵測一些特定的物理現象。來自感測器的電信號的調控及處理係一個重要的階段，因為所產生的信號可能相當微小，容易被周遭的干擾所損。許多MEMS感測器採用電容式傳感器以將物理領域的事件轉換成適合進一步處理的電信號。在多數的情況下，電容式傳感器的輸出需要放大及調控以盡可能提供最佳的信號供類比至數位轉換。調控電路之組合通常被稱為類比前端。類比前端亦可以包含用於類比至數位轉換的電路。

位於MEMS感測器中的電容式傳感器通常利用二電容器施行差動式偵測。就差動式偵測而言，因應一偵測到的活動，一電容對中之一第一電容器產生一第一輸入信號，而該電容對中之一第二電容器產生一 第二輸入信號。該第一輸入信號及該第二輸入信號可以被並行偵測且被結合處理以增進精確度。

施用差動式偵測之一傳統測定原理係一自平衡電容器橋(self-balancing capacitor bridge)，其中電容式傳感器包含一可移動極板，其每一側均具有一固定電極。三個電極一起形成二個電容器。極板之偏轉相對於該等固定電子之間的距離被標準化。自平衡電容器橋之標準化提供一線性且穩定之傳遞函數(transfer function)，但對於許多最新的應用而言，其需要較高的信號對雜訊等級。

其他多種增進電容對電壓轉換之信號對雜訊等級的方法曾被提出。舉例而言，相關式雙重取樣(correlated double sampling)及/或截波(chopping)技術曾被結合至主動式或被動式共模電荷消除(common mode charge cancellation)。此等解決方案提供改良之信號對雜訊等級，但其輸出直接正比於差動感測器電容值。然而，若未使用標準化，則MEMS中的間隙調變電容性電極之線性被縮減。並且，該電路對於電容式傳感器中的MEMS電容與類比前端電路中的ASIC電容之間的可能不匹配趨於敏感。

本發明之目的係提出一種在不犧牲響應的線性下促成實現較佳信號對雜訊等級之類比前端組態。本發明之目的係利用一種依據申請專利範圍獨立請求項之特徵部分的處理電路加以達成。

申請專利範圍定義一種用於處理來自一電容式傳感器結構之輸入信號的處理電路。該處理電路包含一電流對電壓轉換器、一或多個連續增益級電路、一參考電壓產生器、以及一類比至數位轉換器。該電流 對電壓轉換器包含用以自該電容式傳感器結構接收一第一輸入信號及一第二輸入信號、輸出至該增益級電路之一第一增益級、及輸出至該參考電壓產生器一對應至該第一輸入信號之第一電壓信號以及一對應至該第二輸入信號之第二電壓信號的電路。該增益級包含用以自該第一電壓信號及該第二電壓信號產生一差動輸出信號之電路。該參考電壓產生器包含用以自該第一電壓信號及該第二電壓信號產生一共模輸出信號之電路。該處理電路包含用以產生一數位信號的除法電路(dividing circuitry)，而該數位信號對應至該差動輸出信號與該共模輸出信號之一商數。

申請專利範圍亦定義一包含上述處理電路之微機電裝置。

本發明提出一新穎電路結構，其實施一標準化傳遞函數，從而實現對於一電容式傳感器所測定之量之一線性且穩定之響應。

本發明的其它優點將透過下文之實施例予以詳細說明。

90‧‧‧去截波元件

91‧‧‧去截波元件

100‧‧‧電容式傳感器

102‧‧‧電流對電壓轉換器

104‧‧‧類比至數位轉換器

106‧‧‧增益級電路

108‧‧‧時序控制元件

110‧‧‧開關

112‧‧‧開關

114‧‧‧參考電壓產生器

200‧‧‧電流對電壓產生器

202‧‧‧增益級電路

204‧‧‧增益級電路

206‧‧‧運算放大器電路

208‧‧‧運算放大器電路

210‧‧‧運算放大器

212‧‧‧反饋電容器

214‧‧‧重置開關

216‧‧‧開關

220‧‧‧差動輸出放大器

222‧‧‧輸入電容器

224‧‧‧輸入電容器

226‧‧‧積分反饋電容器

228‧‧‧積分反饋電容器

230‧‧‧同步定時開關

232‧‧‧同步定時開關

234‧‧‧共模電容器

300‧‧‧運算放大器

302‧‧‧運算放大器

500‧‧‧電容式傳感器結構

502‧‧‧電容式傳感器結構

700‧‧‧電容式傳感器結構

702‧‧‧電容式傳感器結構

800‧‧‧MEMS裝置第一部分

802‧‧‧MEMS裝置第二部分

以下將配合較佳實施例並參照所附圖式更詳細地描述本發明，其中：圖1例示一示範性處理電路之元件；圖2例示一電流對電壓轉換器以及增益級電路結構；圖3例示一參考電壓產生電路；圖4顯示在增益級之中使用開關動作之一示範性方法；圖5例示一組態之一可能的多工原理，其中之信號源具有一共同質量(mass)；圖6例示通道開關的可能時序； 圖7例示一組態之另一多工原理，其中之信號源具有分開的質量；圖8例示漏損不敏感偵測之一可能時序機制；圖9例示一用以實施去截波(de-chopping)之開關組態；圖10例示截波之一可能時序機制以及截波與漏損不敏感偵測之同步套用；圖11例示一進一步線性化傳遞函數之一實施例；圖12例示該進一步線性化傳遞函數之另一組態；而圖13例示包含前述處理電路之一MEMS裝置之一實施例。

以下實施例均係示範性質。雖然說明書之中可能提及"一"或"一些"實施例，但此並不必然表示同一或同樣的實施例，亦不表示所述特徵僅適用於單一實施例。不同實施例之單一特徵可以被結合以提供另外的實施例。

在下文之中，其將透過可以實施本發明各種實施例之一電路結構之一簡單實例說明本發明之特徵。僅有相關於實施例之例示的元件被詳細描述。相關技術之熟習人員所普遍知悉的電路結構之組件與實施方式在本文之中可能不會特別加以描述。

本發明適用於能夠將一電容式傳感器之輸入信號處理成一數位或類比輸出信號之任何電路結構或者電路結構之組合。此處之信號可以表示任何脈衝式或波動式的電性量值，諸如電壓、電流、或者電場強度，其變動程度代表另一個量的變動程度。傳感器一詞概括而言係表示一種將能量從某一形式轉換成另一形式的裝置。機電傳感器則是將機械能量轉換 成電能量的裝置，舉例而言，將機械動作轉換成電流或電壓之變化，或是反向之轉換。電容式傳感器一詞在本文之中係用以表示一種包含具有可變電容值的至少一電容器之實體。在一設備之中，電容式傳感器結構之電容值可以被組構成因為一選定輸入量(像是抗震質量之移動)的數值之改變而改變。

電容式傳感器結構可以包含一或多個轉子(rotor)。轉子一詞在此處係表示一電容性元件，其機械性地連接至懸吊於一支承結構之一抗震質量，並從而互動地耦合以順著該抗震質量在空間中之運動而移動。電容式傳感器結構亦可以包含一或多個定子(stator)。定子一詞在此處係表示固定至一支承結構之一電容性元件。取決於組態，定子及轉子可以是被固定及懸吊於同一支承結構，或者不同支撐結構。結構之轉子與定子被組構成以形成位於彼此對側的成對結構，意即，被設置成彼此相隔一中介的空間。其可以使用一電能量源在一對定子及轉子元件之間建立電壓，此形成一電容器。當轉子相對於定子移動之時，穿過該電容器之一電流可以被偵測到並被輸入至一處理電路。

一電容式傳感器結構可以包含至少二電容器，其由於結構之機械性質而對一輸入量有類似的反應，但產生具有相反極性的輸出電信號。此一電容對可以被使用於差動式偵測，使得因應一偵測到的活動，一電容對中之一第一電容器產生一第一輸入信號，而該電容對中之一第二電容器產生一第二輸入信號。該第一輸入信號及該第二輸入信號可以從而被並行偵測且被結合處理以增進精確度。

圖1例示適用於將一電容式傳感器結構之輸入信號處理成 數位形式之一示範性處理電路之元件。電容式傳感器100可以是一獨立存在之裝置，或者其可以是一較大裝置的一部分。茲舉數例而言，此裝置可以是包含多種感測器元件之一組合感測器元件、一有線或行動計算、遊戲或通訊裝置、一量測裝置、一重現裝置、或者一運載工具功能控制單元。圖1顯示一電容式傳感器結構100，其可以被以前述之方式配置成用以產生一第一可變電容C1及一第二可變電容C2。在圖1之中，可變電容C1、C2被例示成產生自一共同轉子電極EM相對於定子電極E1與E2之運動。電容C1、C2之不完美被分別以並聯之電阻RL1、RL2例示之。電容式傳感器結構可以產生一第一信號Q1，其對應至通過第一可變電容C1之電流，以及一第二信號Q2，其對應至通過第二可變電容C2之電流。

該處理電路可以包含一電流對電壓轉換器102、一類比至數位轉換器104、以及介於電流對電壓轉換器102與類比至數位轉換器104之間的一或多個連續增益級電路106。該處理電路可以亦包含一開關組態，此開關組態包含一時序控制元件108以及多個開關110、112。在時序控制元件108的控制之下，處理電路內的開關連接進行斷開及關合，使得處理電路中之元件之後續揭示功能得以實施。

電流對電壓轉換器102可以直接或間接連接至電容式傳感器結構100以接收一第一輸入信號Q1及一第二輸入信號Q2。其應注意，此處的直接連接用語係表示一元件之一輸出節點直接耦接至另一元件之一輸入節點。而間接連接之用語則相應地表示一元件之一輸出節點通往另一元件之一輸入節點之間的連接路徑可以包含其他的中介組件。

該電流對電壓轉換器102可以包含用以產生可以被轉送至 增益級電路106以供信號放大的電壓輸出信號之電路。圖2更詳細地例示電流對電壓轉換器以及增益級電路結構之一示範性實施方式。其可以採用能夠執行專利請求特徵的其他組件或電路組態且並未脫離本發明的保護範疇。該示範性組態包含一電流對電壓產生器200，以及二增益級電路202、204。

該電流對電壓產生器200可以包含電容C1、C2兩個輸入信號接腳的運算放大器(operational amplifier)電路206、208。做為一備選，茲舉一例，其可以採用具有輸入共模反饋電路之一差動放大器(differential amplifier)。運算放大器電路206可以包含一單端運算放大器210、一反饋電容器212、以及一重置開關214。來自第一電容C1的第一輸入信號可以被輸入至第一電路206中之運算放大器之反相連接端，而來自第二電容C2的第二輸入信號可以被輸入至第二電路208中之運算放大器之反相連接端。如圖所示，開關214、216有利地同時重置運算放大器電路206、208。

一開關電容器增益電路202可以包含一差動輸出放大器220、對於來自電流對電壓轉換器200之電壓Vi1、Vi2的輸入電容器222、224、以及積分反饋電容器226、228。輸入電容器的其中一者222可以連接至反相輸入端，而另一輸入電容器224可以連接至差動輸出放大器220的非反相輸入端。同步定時開關230、232可被用以重置儲存於電容器之中的電荷，其方式將說明於後。第一增益電路可以亦包含共模電容器234，此亦將被更詳細地描述於後。

回到圖1，增益級電路Gain_1、Gain_2、…、Gain_N 106可以連接以放大第一輸出信號Vi1及第二輸出信號Vi2，並且將經過放大的信 號饋入類比至數位轉換器104，其在此處代表任何類比信號處理區塊。來自最末個增益級Gain_N的放大信號可以被直接饋入至類比至數位轉換器104，或者該處理電路可以在該放大之後包含更多的處理層級，如同將說明於下之內容。從量測鏈到類比至數位轉換器104的輸出電壓係正比於測定電容C1及C2之差異(C1-C2)的一個差動或單端式輸出信號。

如圖1所示，處理電路可以亦包含一參考電壓產生器114，被組構成用以產生一共模輸出信號，對應至Vi1與Vi2之一共模成分。該共模輸出信號可以被實施成單一信號，或者二或多個信號之組合，如圖1所示。該共模成分並未與測定量相關，且在處理電路的增益級之中，其實際上被抵消。然而，圖1之處理電路包含在電流對電壓轉換之後(在抵消之前)可以收集電壓Vi1與Vi2的共模成分的電路，並且之後做為一參考電壓被饋入至類比至數位轉換器104。在圖1的示範性電路結構之中，參考電壓產生器產生一第三輸出信號及一第四輸出信號，其差異對應至第一輸出信號Vi1與第二輸出信號Vi2之共模成分。第三輸出信號與第四輸出信號可以被饋入至差動式類比至數位轉換器104並且於該處被當成參考電壓。該類比至數位轉換器從而可以輸出一數位信號，對應至該差動式輸出信號與該共模輸出信號之一商數。所造成的處理電路直流傳遞函數從而變成正比於測定電容C1與C2之差異(C1-C2)與總和(C1+C2)之間的比例： 其中Const係每一特定電容式傳感器及處理電路組態之一常數值。如先前所述，此標準化傳遞函數使得其能夠對測定之量提供一非常線性且穩定之 響應。請求專利之組態提供一極其精巧的結構，能夠藉以有效地達成所需之傳遞函數。

更廣義而言，前述之處理電路包含用以產生一數位信號的除法電路，而該數位信號對應至該差動輸出信號與該共模輸出信號之一商數。其應注意，對於相關技術的熟習者而言，可以建立運用此原理之變異電路係顯而易見的。例如，圖1之示範性處理電路使用單一類比至數位轉換器104區塊以產生差動輸出信號與共模輸出信號之商數。此係一有效率的對策；然而，其亦有可能在數位域上產生該商數。針對此點，其可以將來自增益級的差動輸出信號與共模輸出信號分別轉換至數位域，並在數位域進行標準化的除法。類比至數位轉換器一詞因此可以表示單一類比至數位轉換器區塊，或者表示執行專利請求功能所必需的處理電路之二或多個類比至數位轉換器區塊之一群組。舉例而言，除法電路可以表示類比至數位轉換器或者表示處理電路數位域中之一元件。

圖3例示用以產生圖1類比至數位轉換器104之第三與第四輸出信號之一示範性參考電壓電路114。其可以採用能夠執行專利請求特徵的其他組件或電路組態且並未脫離本發明的保護範疇。圖3顯示輸出自圖2電流對電壓轉換器210之電壓Vi1及Vi2。參考電壓電路114可以包含二單端式運算放大器300、302，其各自之非反相輸入端均連接至類比接地端。輸出電壓Vi1、Vi2可以被輸入至運算放大器300、302的反相輸入端，產生反相差動參考電壓Vref1、Vref2。參考電壓電路可以被製做成同步於處理電路之時序運作。如圖3所示，電容器之重置可以藉由開關控制信號RESET加以配置，以遵循最末個增益級之時序。增益級之時序及開關控制信號將 於下文更詳細地說明。反相差動參考電壓Vref1、Vref2可以做為參考電壓被輸入至類比至數位轉換器104。

再次回到圖1，為了補償限制開關電容器電路可達成精確度的放大器不完美，一相關式雙重取樣技術可以實施於轉換與增益級之中。概括而言，相關式雙重取樣技術係表示一種位於一節點之一信號之強度在該信號耦接至該節點之時被決定成位於該節點之該信號之強度之間之一差異，而當該信號自該節點脫鉤之時被決定成位於該節點之該信號之強度的一種取樣技術。圖4例示包含開關110、112之元件與開關控制信號CK_R、XCK_R之時序，其狀態可以是高或低。開關控制信號CK_R與XCK_R彼此相反，使得當CK_R係高位準之時，XCK_R係低位準，反之亦然。當一開關控制信號係高位準之時，被施加該開關控制信號之一開關將處於一導通狀態(關合)，並跨越該開關建立一短路。反之，當一開關控制信號係低位準之時，被施加該開關控制信號之一開關將處於一非導通狀態(斷開)，並在該開關處建立一斷路。如圖所示，時序控制元件108可以交替地切換一較高之參考電壓Vrefp及一較低之參考電壓Vrefn至電容式傳感器100。Vrefp及Vrefn亦可以被實施成一正值及負值供電。以下參照圖2與圖4說明電流對電壓轉換器102與增益級106之時序。

如圖2所示，電流對電壓轉換器級200、第一增益級202及第二增益級204之中的開關動作可以利用開關控制信號RESET_0、RESET_1、RESET_2加以控制。圖4顯示在增益級中使用開關動作之一示範性方法，利用同步於開關控制信號CK_R的時序的重置RESET_0、RESET_1、RESET_2。對於相關式雙重取樣而言，在連續的增益級鏈202、 204之中，一增益級204之重置(RESET_2)需要比在其前面的增益級200與202之重置(RESET_1及RESET_0)更晚釋除。此意味居前的增益級200、202的交疊雜訊在追隨其後的增益級204的重置(RESET_2)被釋除之前，係以直流誤差電荷的形式被儲存於追隨其後的增益級204的輸入電容(Ci2)之上。更廣義言之，在圖1的N個增益級的情況下，至少最末增益級之重置(RESET_N)相較於居前增益級之重置而言較晚釋除。圖4的重置時脈促成低頻雜訊與先前層級之混疊雜訊於輸出處抵消。

做為進一步的優點，由於所述電路結構並不需要類比記憶體組件，故圖1的處理電路極其適合多工化，意即，處理二或多個信號通道之信號。一電容對可以形成一分開的通道，且其可以配置二或多個通道而以一種分時的方式共用該處理電路。圖5例示一組態之一可能的多工原理，其中之信號源具有一共同質量(轉子)。處理電路可以連接至該多個電容式傳感器結構500、502，其因應該共同質量之運動而產生差動輸入信號給電流對電壓轉換器。一電容對形成一通道，該通道可以透過通道開關CH1、CH2、…、CHN的其中一者連接至處理電路。圖5例示開關CH1、CH2、…、CHN及反向開關XCH1、XCH2、…、XCHN之一可能組態。此處的端頭TX代表當通道處於未使用狀態之時預定被接通的連接。當一多工通道未使用之時，在對應的定子及轉子電極(E1/E2上之EM)上並無誘發電壓。例如，TX可以是電容式傳感器之EM電極。通往EM網絡的連接可在通道未使用之時被用以降低外部靜電力對於質量(轉子)的影響。類似的效應可以透過一通往某個低阻抗參照之連接而達成。圖6例示與開關控制信號CK_R有關的通道開關CH1、CH2、…、CHN的可能時序。如圖所示，先前揭示的時序 機制可以在多工運作期間直接套用。多工可以利用每通道僅具有四個開關之一簡單開關結構實施而成。

圖7例示一組態之一選替性多工原理，其中之信號源具有分開的質量。在此選替之中，電容式傳感器結構可以包含一些成對的轉子/定子，其各自均被顯示成一分開的EM網絡。處理電路可以再次被連接至該多個電容式傳感器結構700、702。其可以以一種已描述於圖6的方式實施開關結構及時序。在此配置之中，為了降低通道不使用時外部靜電力對於質量(轉子)的影響，TX1、…、TXN可以代表處理電路之中未使用通道的彼此連接(短路)，或者通往一特定偏壓之連接。

多工運作之時，一些通道之信號源可以包含其輸出不必要使用標準化傳遞函數之電容器。其應能理解，時序控制元件可以被組構成以一特定於通道的方式隨著共模輸出信號的導通或切斷而切換標準化。例如，對於平行極板電容器之通道，標準化可以啟通，而對於非平行極板電容器之通道，標準化可以關閉。

再次回到圖1，處理電路亦使得對於元件側(意即，介於轉子EM與定子E1/E2之間)的漏損之敏感度得以縮減。圖8例示對於此漏損不敏感偵測之一可能時序機制。如圖8所示，時序控制元件可以被組構成用以改變位於一通道之一讀取週期中間的參考電壓VREFN/VREFP的極性。

其亦有可能使用處理電路之開關動作以實施截波。概括而言，截波係表示一種避免雜訊交疊的連續時間性調變技術。大體上，就截波而言，一輸入電壓先被轉換成具有一通道頻率之一方波電壓，而經過調變之信號與其本身的輸入偏移被一起放大。放大之後進行去截波之時，該 信號可以被解調回直流，且該偏移被時間調變成頻率的奇次諧波。若以前述的方式套用相關式雙重取樣，則在最末個增益級電路Gain_N之前有利地執行截波，之後則進行去截波。此係由於最末個增益級電路係誤差來源未被相關式雙重取樣抵消的唯一層級。此亦放寬了第一增益級電路的動態範圍需求。

圖9例示在圖1的最末個增益級電路Gain_N之後實施去截波之一示範性開關結構。如同相關領域之熟習者所應理解，對於截波而言，相同的開關結構需要被垂直地翻轉。圖9之組態基本上係一交叉開關結構，其促成來自最末個增益級電路Gain_N的輸入電壓Vio1n及Vio1p之極性被定時變化成通往類比至數位轉換器之輸出電壓Vio2n及Vio2p。如同前述，開關控制元件chop與xchop彼此反向。

如圖2所示，最末個增益級電路可以包含一運算放大器。一用於信號截波之開關結構有利的方式係位於運算放大器之前(輸入電容Ci2之前或之後)，而一用於信號去截波之開關結構則係位於運算放大器之後。若截波係在第一及第二輸出電壓Vi1及Vi2產生之前執行，則需要一去截波元件位於增益電路的接腳處以及位於參考電壓產生器接腳處。此種情況下，處理電路包含用於信號截波之開關結構位於第一及第二輸出電壓Vi1及Vi2產生之前、用於信號去截波之開關結構位於最末個增益級電路Gain_N之中、以及用於信號去截波之開關結構位於共模輸出信號Vref1及Vref2產生之後且位於圖3的參考電壓產生器之中。

圖10之中的選項3例示一示範性可能時序機制，用於當實施於第一及第二輸出電壓Vi1及Vi2產生之前時之截波動作。具有去截波元 件90、91之一對應電路結構例示於圖11之中。圖10之中的選項4例示一時序機制，其針對多個多工通道促成截波及圖8之漏損不敏感偵測的同時套用。

圖11亦例示本發明的另一實施例。如上所述，由於所提供的線性及穩定響應，方程式(1)的標準化傳遞函數係較佳的實施方式。然而，利用一或多個線性補償電容C_LIN可以達成甚至更加線性的傳遞函數，其中之一電容器極板連接至與EM網絡中之一電容式傳感器之極性相反的極性。在圖11之中，二並聯的線性補償電容器連接至電流對電壓轉換器之輸入端。該EM網絡的極性被標示為VR，而線性化電容器的相反極性則被標示為XVR。線性化電容C_LIN補償可變電容C1及C2的固有寄生電容值。該組態從而提供一直流傳遞函數如下：

圖12例示一備選組態，其中額外的線性化電容C_LIN位於圖1的電壓產生器114之中。圖12亦例示二完全相同的可變線性電容C_LINC，其可以被組構成用以補償C_LIN對於Vref1/Vref2位準的影響。

圖13的示意圖例示包含圖1處理電路之一MEMS裝置之一實施例。該MEMS裝置可以包含一第一部分800及一第二部分802。第一部分800可以包含一電容式傳感器，而第二部分802可以包含圖1之一處理電路，連接以處理來自MEMS元件中之電容式傳感器之信號。如圖13所示，信號在第一部分與第二部分之間交換。具體而言，來自第一部分中一電容式傳感器之信號s1、s2可以被輸入至第二部分802之電路以產生差動輸出 信號及共模輸出信號、以及實施揭示於上之方程式(1)或(2)的傳遞函數之一數位信號。

相關領域的熟習人員應顯然可知，隨著技術的進展，本發明的基本概念可以實施成各種不同的方式。因此，本發明及其實施例並未受限於前述實例，而是可以在申請專利範圍的範疇內變動。

100‧‧‧電容式傳感器

102‧‧‧電流對電壓轉換器

104‧‧‧類比至數位轉換器

106‧‧‧增益級電路

108‧‧‧時序控制元件

110‧‧‧開關

112‧‧‧開關

114‧‧‧參考電壓產生器

Claims (17)

1. 一種處理電路，用於處理來自一電容式傳感器結構的輸入信號，該處理電路包含一電流對電壓轉換器；一或多個連續的增益級電路；一參考電壓產生器；一類比至數位轉換器；其中該電流對電壓轉換器包含電路系統，用以接收來自該電容式傳感器結構之一第一輸入信號及一第二輸入信號，輸出一對應至該第一輸入信號之第一電壓信號以及一對應至該第二輸入信號之第二電壓信號至該增益級電路之一第一增益級及該參考電壓產生器；該增益級包含用以自該第一電壓信號及該第二電壓信號產生一差動輸出信號之電路系統；該參考電壓產生器包含用以自該第一電壓信號及該第二電壓信號產生一共模輸出信號之電路系統；該處理電路包含用以產生一數位信號的除法電路系統，而該數位信號對應至該差動輸出信號與該共模輸出信號之一商數。
2. 如申請專利範圍第1項之處理電路，其中該除法電路系統包含一類比至數位轉換器區塊，該差動輸出信號提供一輸入信號且該共模輸出信號提供一參考電壓予該類比至數位轉換器區塊。
3. 如申請專利範圍第2項之處理電路，其中該類比至數位轉換器區塊 係一差動式類比至數位轉換器。
4. 如申請專利範圍第1項之處理電路，其中該類比至數位轉換器包含用於該差動輸出信號之一類比至數位轉換器區塊以及用於該共模輸出信號之另一類比至數位轉換器區塊，該等類比至數位轉換器區塊之輸出係連接至位於數位域(digital domain)之一除法元件。
5. 如申請專利範圍第2項、第3項或第4項之處理電路，其中該參考電壓產生器包含用於產生一第一共模輸出信號及一第二共模信號之電路系統，該第一共模輸出信號與該第二共模信號之差異對應至該第一電壓信號與該第二電壓信號之共模成分；一第一共模輸出信號及一第二共模信號被使用於該除法電路系統中之該數位信號之產生。
6. 如前述申請專利範圍中任一項之處理電路，其中該處理電路包含二或多個增益級電路；該處理電路包含一開關組態，具有多個開關以及一時序控制元件以供該增益級電路之定時重置；該時序控制元件被組構成使得最末個增益級之重置比居前增益級之重置更晚釋除。
7. 如前述申請專利範圍中任一項之處理電路，其中該電容式傳感器結構包含二或多個信號源；該等信號源形成被配置成以一分時方式共用該處理電路之多個通道。
8. 如申請專利範圍第7項之處理電路，其中該等信號源具有一共同質 量(mass)。
9. 如申請專利範圍第7項之處理電路，其中該等信號源具有分開的質量。
10. 如前述申請專利範圍中任一項之處理電路，其中該處理電路包含一開關組態，具有多個開關以及一時序控制元件以供該電容式傳感器結構之參考電壓位準之定時控制；該時序控制元件被組構成用以在一通道之一讀取週期中間改變該電容式傳感器結構的該參考電壓位準之極性。
11. 如前述申請專利範圍中任一項之處理電路，其中該最末個增益級電路包含一放大器、位於該放大器之前用於信號截波之電路系統以及位於該放大器之後用於信號去截波之電路系統。
12. 如前述申請專利範圍中任一項之處理電路，其中該處理電路包含在該第一電壓信號及該第二電壓信號產生之前用於信號截波之電路系統；在該最末個增益級電路之中用於信號去截波之電路系統；以及在該共模輸出信號產生之後用於在該參考電壓產生器之中進行信號去截波之電路系統。
13. 如前述申請專利範圍中任一項之處理電路，其中該處理電路包含一線性化電容器；該線性化電容器之一電容器極板連接至與該電容式傳感器結構之極性相反的極性。
14. 如申請專利範圍第13項之處理電路，其中二線性電容器被連接至 該電流對電壓轉換器之輸入端。
15. 如申請專利範圍第13項之處理電路，其中一線性電容器包含於該參考電壓產生器之中。
16. 如申請專利範圍第15項之處理電路，其中該參考電壓產生器包含至少一可變線性電容器，其被組構成用以補償該線性化電容器對於所產生的共模輸出信號之影響。
17. 一種微機電系統(MEMS)裝置，包含依據申請專利範圍第1至16項中任一項之處理電路。