JP2016188793A - 容量検出型センサの信号検出方法、容量検出型センサ、およびシステム - Google Patents

Abstract

【課題】容量検出型センサシステムにおいて、１／ｆ雑音に代表される低周波雑音を信号帯域と周波数分離し、センサの高感度化を達成する。
【解決手段】容量検出に使う搬送波を２種類の周波数で変調し、第一の変調周波数でサンプリングしてＣ／Ｖ変換し、第二の変調周波数で同期検波することで信号を得る。
【選択図】図６

Description

本発明は、容量検出型センサシステムにおいて、同システムに含まれる検出回路内で発生する低周波雑音を低減し、加速度、角速度、圧力などの信号が比較的低周波側に現れる物理量を高感度に検出する技術に関する。

加速度や角速度といった物体の慣性、音波や地震波といった物質が及ぼす圧力変動、傾斜角などの物体の状態を観測するセンサは自動車をはじめとする乗り物の静的および動的制御や音・地震情報の取得に使われてきた。最近では老朽化しつつあるインフラのメンテナンス情報を取得するために振動センサを活用する、スマートフォンに導入して慣性センサの情報を活用して様々な制御を行う、など、ＭＥＭＳ技術を活用したセンサシステムの小型・低価格化も相まって用途が拡大している。

上記のようなセンサシステムにおいて、センサ素子の検出原理は容量検出型、ピエゾ抵抗型、熱検知型が知られている。この中で容量検出型はシリコン（Ｓｉ）などの物性値が良く知られており安定な物質を用い、半導体微細加工技術を応用したＭＥＭＳ構造を適用することで、安価・小型に、検出回路との親和性高く製造できる利点があり、世界中の大学や企業で開発が盛んである。たとえば特許文献１には、静電容量型のセンサ素子の静電容量の変化を検出する静電容量検出回路の一例が開示されている。

図１を用いて容量検出型センサの動作を説明する。ここでは一般的な一軸ＭＥＭＳ加速度センサを例として説明するが、ＭＥＭＳに限定するものではない。また、容量検出型圧力センサや容量検出型角速度センサについても検出原理は同一であり同じモデルを用いて考えることが可能である。

容量型加速度センサは図１に示すようにフレームＦＲＡＭＥと可動マスＭＡＳSとバネｋｐおよびｋｎ、ダンパｄｐおよびｄｎ、正側検出電極ＥＬＰ、負側検出電極ＥＬＮ、正側検出容量Ｃｐ、負側検出容量Ｃｎから成る。ＲＲＡＭＥとＭＡＳＳはバネを介して電気的に接続されるが、ＥＬＰおよびＥＬＮとは電気的に絶縁される。またＦＲＡＭＥとＥＬＰとＥＬＮは機械的に接続されており、上記３部品は相対位置を固定して同時に動く。

初期状態ではＣｐ＝Ｃｎ＝Ｃ０という初期容量となっている。当然、加工精度によりＣｐとＣｎが完全に一致することは無いが、ここでは動作説明のために理想状態について考える。加速度が印加されるとＦＲＡＭＥが図１中矢印の方向に動き、ＭＡＳＳのＦＲＡＭＥ内における相対位置が矢印の方向に変化する。実際は完全に１軸方向に動作することは無いが、理想状態について考えることとする。ＭＡＳＳの動きはバネおよびダンパにより制限され、一方向に動き続けることは無い。

ＥＬＰおよびＥＬＮがＦＲＡＭＥに固定されているため、ＥＬＰとＭＡＳＳの距離が小さくなるとＣｐが大きくなりＣｎが小さくなる。逆にＥＬＰとＭＡＳＳの距離が大きくなるとＣｐが小さくなりＣｎが大きくなる。ＣｐおよびＣｎの変化をＥＬＰに接続された端子ｍｅｍｓｉｎｐとＭＡＳSに接続された端子ｍｅｍｓｏｕｔとの間の静電容量およびＥＬＮに接続された端子ｍｅｍｓｉｎｎとｍｅｍｓｏｕｔとの間の静電容量を計測することで加速度を検出する。静電容量を検出する方法として搬送波を用いて可変容量に蓄積されている電荷を変化させ、この電荷を読み出す方法が一般に知られている。図１で言えばｍｅｍｓｉｎｐとｍｅｍｓｉｎｎからそれぞれ逆相の搬送波を入力し、ｍｅｍｓｏｕｔから出てくる電荷を計測する。

本技術は、上記のようなＭＥＭＳセンサをはじめとする容量検出型センサの高感度化を達成するために考案されたものである。

特開２０１１−１０７０８６号公報

図２および図３を用いて容量検出型センサシステムにおける高感度化の課題を説明する。

図２には容量検出型センサシステムが計測する物理量と雑音の関係を図示した。加速度や角速度計測には、一般的に直流から数十Ｈｚ（ヘルツ）程度のバンド幅が必要とされる。圧力やマイクロフォン向けには更に高い数十から１００ｋＨｚが必要とされるのが一般的である。容量検出型センサでは静電容量の変化を検出回路により検出する必要があり、この回路内で発生する雑音がセンサシステムの雑音性能に深刻な問題を引き起こす。

回路内で発生する雑音としては周波数の逆数に雑音強度が比例する１／ｆ雑音と周波数特性が白色である熱雑音が良く知られている。１／ｆ雑音はＭＯＳトランジスタのゲート絶縁膜への電荷捕獲、または、放出により発生する。熱雑音は抵抗体では４ｋＢＴＲ、キャパシタではｋＢＴ／Ｃという式で記述される。ここでｋＢはボルツマン乗数、Ｒは抵抗値、Ｃは容量値である。

図２（ａ）から明らかなように、低周波特性が重要となる応用、特に加速度センサや角速度センサにおいては１／ｆ雑音強度がセンサ出力を上回るような可能性もあり、低周波になるほど強度を増す１／ｆ雑音を低減することはセンサシステムの高感度化には必須である。近年のＬＳＩではプロセスルールの微細化に伴い１／ｆ雑音が大きくなる傾向にある。また製造工程に依存して１／ｆ雑音強度が変化するため、１／ｆ雑音の発生を根本的に抑えることが必要である。

図２（ｂ）に示す通り、容量検出型センサシステムにおける検出回路は、容量検出型素子の容量変化を電圧変化に変換するＣ／Ｖ変換回路Ｃ／Ｖ、Ｃ／Ｖ出力を増幅するＡＭＰ、アナログ信号であるＡＭＰ出力をデジタル信号に変換するＡＤＣから主に構成される。その他フィルタ回路なども含むがここでは全部について事細かに説明しない。上記回路全体で１／ｆ雑音と熱雑音が発生する。

１／ｆ雑音を抑制するためは、回路を構成するＭＯＳトランジスタのゲートサイズを大きくするという手法が良く知られている。しかし、この手法を全回路に適用した場合、チップサイズが大きくなりチップコストが増大する。またトランジスタサイズの増大は一般的に消費電力の増大につながる。更に、上記手法は効果が限定的であり、あるサイズを越えて大きくしていくと１／ｆ雑音を低減する効果が小さくなっていくという傾向を我々は見出した。つまり、限界までＭＯＳトランジスタを拡大しても所望のレベルまで雑音を抑制することができないことが分かった。よってＭＯＳトランジスタ面積を拡大することなく１／ｆ雑音を低減する方法が望まれている。

図３は本発明の課題を説明するために、発明者らが作成した図である。図３を用いて従来の容量検出型センサシステムにおける検出回路の動作を周波数空間での記述を用いて説明する。従来の検出方式では図３（ａ）に示すようなバンド幅ＢＷを持つセンサに置いて信号が入力された時、（ｂ）に示すｐｈｉ１という周波数を持つ搬送波Ｃａｒｒｉｅｒを用いて電荷情報を回路に伝達する。Ｃ／Ｖ回路に置いて同じ周波数ｐｈｉ１でサンプルし電圧に変換すると（ｃ）に示す通り信号スペクトルは直流（ＤＣ）になる。図２に示した通り、Ｃ／Ｖ回路の後段にはＡＭＰやＡＤＣがあり、これらで発生する１／ｆ雑音は低周波側に存在する信号と同じ周波数成分を持つため、図３（ｄ）に示す通り信号成分に１／ｆ雑音が重畳される。この結果、後段で（ｅ）の通りローパスフィルタＬＰＦを適用しても信号と雑音を分離することができず、センサの高感度化の妨げとなっていた。

上記課題を解決するために、本発明の一側面である容量検出型センサシステムではＣ／Ｖ回路のサンプリング周波数ｐｈｉ１で変調された搬送波を、更に、第二の変調周波数ｐｈｉ２により変調する。また、検出回路の後段で第二の変調周波数ｐｈｉ２を用いて復調する。

本発明の他の一側面は、物理量を電気容量の変化信号として検出する容量検出型センサの信号検出方法である。この方法では、第１の変調周波数、および、第１の変調周波数より低い周波数の第２の変調周波数により変調された搬送波を生成し、搬送波により電気容量の変化信号を搬送し、第１の変調周波数をサンプリング周波数に用いて、電気容量の変化信号を電圧の変化信号に変換し、電圧の変化信号を第２の変調周波数により復調し、復調した信号に周波数フィルタを適用して所望の周波数信号を得る。

方法に使用する具体的な使用回路の構成としては、例えば周波数フィルタはローパスフィルタであり、第２の変調周波数は、ローパスフィルタの透過周波数帯域以上である。

他の具体的な使用回路の構成としては、例えば第２の変調周波数は、容量検出型センサの信号を処理する信号検出回路系のホワイトノイズより大きな１／ｆノイズを有する周波数帯域幅に容量検出型センサの検出周波数バンド幅を加えた周波数以上、第１の変調周波数の半分以下である。

本発明の他の一側面であるＭＥＭＳセンサは、第１の変調周波数および第２の変調周波数により変調された搬送波を生成するキャリア生成部と、搬送波を用いて物理量を検出するＭＥＭＳエレメントと、ＭＥＭＳエレメントからの検出信号を第1の変調周波数と同一周波数のクロックによりサンプリングするスイッチトキャパシタ型ＣＶ変換回路と、を有する。２つの周波数を用いることにより、1/f雑音を分離する。

具体的な構成例としては、第２の変調周波数よりも高い周波数成分を除去するフィルタを更に有する。また、フィルタからの出力を第２の変調周波数を用いて復調する復調器を更に有する。また、好ましい具体例としては、第１の変調周波数はクロックに対して１８０度位相がずれている。また、他の好ましい具体例としては、第２の変調周波数は第１の変調周波数の０．５倍である。また、他の好ましい具体例としては、ＣＶ変換回路の後段において信号を量子化するＡＤＣは、第２の変調周波数において量子化雑音強度が極小値となるよう設計する。

本発明の他の側面であるＭＥＭＳセンサシステムについて述べると、このシステムは第１の周波数信号で変調された搬送波を生成するキャリア生成回路と、搬送波を入力とし、検出した物理量を検出信号として出力するＭＥＭＳエレメントと、ＭＥＭＳエレメントからの検出信号を、第1の周波数信号と同一周波数の第１のクロック信号によりサンプリングする変換回路と、変換回路の後段に設けられたアンプと、アンプの後段に設けられたＡＤＣと、ＡＤＣの後段に設けられたローパスフィルタと、ローパスフィルタの後段に設けられ、第１の周波数信号と周波数が異なる第２の周波数信号を用いて復調する復調回路とを有し、第２の周波数信号と同一周波数の信号によりさらに搬送波を変調するか、あるいは、第２の周波数信号と同一周波数の信号によりＭＥＭＳエレメントからの検出信号を変調して前記変換回路に入力する。各回路の具体的な構成としては、半導体技術により１チップで構成してもよいし、多チップで構成してもよいし、半導体技術を用いない回路でもよい。また、システムは１つの筐体に格納するものに限らず、有線もしくは無線の各種信号伝達技術により、場所的に別個に設けられた各回路が接続されていてもよい。

さらに具体的な構成例を挙げると、キャリア生成回路は、第１の周波数信号および第２の周波数信号を入力とする２入力２出力の論理回路を有し、前記論理回路出力に基づいた２つの出力信号を出力する。ＭＥＭＳエレメントは、キャリア生成回路の２つの出力信号が其々入力され容量変化が相補的な２つの可変容量を有し、２つの可変容量に接続される１つの出力端子を有する。変換回路は、ＭＥＭＳエレメントの出力端子からの信号を、好ましくは第1の周波数信号と位相が異なる前記第１のクロック信号によりサンプリングする。

他の具体的な構成例を挙げると、キャリア生成回路は、第１の周波数信号および第２の周波数信号を入力とする２入力１出力の論理回路を有し、論理回路出力に基づいた１つの出力信号を出力する。ＭＥＭＳエレメントは、キャリア生成回路の１つの出力信号が入力され容量変化が相補的な２つの可変容量を有し、２つの可変容量に其々接続される２つの出力端子を有する。変換回路は、ＭＥＭＳエレメントの２つの出力端子の出力を、好ましくは第1の周波数信号と位相が異なる第１のクロック信号により、其々サンプリングする２つのサンプリングＣ／Ｖ変換回路、あるいは、１つのサンプリング差動Ｃ／Ｖ変換回路を有する。

他の具体的な構成例を挙げると、キャリア生成回路は、第１の周波数信号に基づいた１つの出力信号を出力する。ＭＥＭＳエレメントは、キャリア生成回路の１つの出力信号が入力され容量変化が相補的な２つの可変容量を有し、２つの可変容量に其々接続される２つの出力端子を有する。また、ＭＥＭＳエレメントの後段に変調回路をさらに有し、変調回路は、２つの出力端子からの出力を、第２の変調周波数信号と同一周波数の信号を用いて変調する変調回路である。変換回路は、変調回路の２つの出力端子の出力を、好ましくは第1の変調周波数信号と位相が異なる第１のクロック信号により、其々サンプリングする２つのサンプリングＣ／Ｖ変換回路、あるいは、１つのサンプリング型完全差動Ｃ／Ｖ変換回路を有する。

容量検出型センサシステムにおいて、低周波側に信号成分と同じ帯域に重畳される１／ｆ雑音が回路内で変調されるため、信号帯域から周波数分離される。これにより１／ｆ雑音を信号帯域から根本的に除去でき、チップ面積や消費電力を増大することなく高感度なセンサシステムを実現できる。上記した以外の課題、構成、及び効果は、以下の実施形態の説明により明らかにされる。

一般的な１軸加速度センサの構成図例平面図 （ａ）加速度、角速度、圧力などの物理量と回路内で発生する雑音の関係を示すグラフ図及び（ｂ）容量検出型センサシステムのブロック図 本発明の課題を示すための信号処理フローを示す波形図 変調された搬送波を用いる信号処理フローを示す波形図 第二の変調周波数ｐｈｉ２の決定方法を示すグラフ図 変調された搬送波を用いる容量検出型センサシステムの第一の実施例の回路図 第一の実施例を２チップ構成で実現する一例のブロック図 第一の実施例を３チップ構成で実現する一例のブロック図 第一の実施例を３チップ構成で実現し信号処理チップ間を無線通信する一例のブロック図 第一の実施例の動作波形図 ＭＥＭＳ１に感度の非対称性がある場合の動作波形図 感度に非対称性があるＭＥＭＳ１への第一の実施例の適用効果を示すグラフ図 変調された搬送波を用いた場合の雑音レベルの改善効果を示すグラフ図 ｐｈｉ１とｐｈｉ２とｐｈｉ１ｄの位相関係が適切でない時の動作波形図 ｐｈｉ１、ｐｈｉ２、ｐｈｉ１ｄの位相関係を適切に設定した場合の効果を示すグラフ図 ｐｈｉ２の周波数をｐｈｉ１の周波数の０．５倍に設定した場合の動作波形図 ｐｈｉ２に雑音伝達関数の極小値を持つＡＤＣの周波数特性の例のグラフ図 （ａ）ｐｈｉ２を通しそれより高周波を除去するＬＰＦとＢＰＦの一例のグラフ図 変調された搬送波を用いる容量検出型センサシステムの第二の実施例を示す回路図 第二の実施例の動作波形図 第三から第六の実施例に適用される１軸加速度センサの構成図例の平面図 変調された搬送波を用いる容量検出型センサシステムの第三の実施例を示す回路図 変調された搬送波を用いる容量検出型センサシステムの第四の実施例を示す回路図 第三および第四の実施例の動作波形図 変調された搬送波を用いる容量検出型センサシステムの第五の実施例を示す回路図 変調された搬送波を用いる容量検出型センサシステムの第六の実施例を示す回路図 第五および第六の実施例の動作波形図

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略することがある。本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。

本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。

図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。

本明細書において単数形で表される構成要素は、特段文脈で明らかに示されない限り、複数形を含むものとする。

図４を用いて本願の根本的な考え方を説明する。図４（ａ）は図３と同様にバンド幅ＢＷ内の物理信号が入力された状態を表している。（ｂ）は搬送波のスペクトルであり、Ｃ／Ｖ変換回路のサンプリング周波数ｐｈｉ１と、ｐｈｉ１よりも小さな第二の変調周波数ｐｈｉ２を用いて変調されている。簡単のため線スペクトルとなっているが、矩形波を用いた場合には奇数倍波の成分が現れる。ここでは簡単のため線スペクトルだとして説明する。三角関数の公式によりｃｏｓ（ｐｈｉ１）×ｃｏｓ（ｐｈｉ２）＝１／２｛ｃｏｓ（ｐｈｉ１＋ｐｈｉ２）＋ｃｏｓ（ｐｈｉ１−ｐｈｉ２）｝となるため、ｐｈｉ１±ｐｈｉ２の２本のスペクトルが現れる。（ｃ）はＣ／Ｖ変換回路出力のスペクトルを示しており、ｐｈｉ１でサンプルされたためｐｈｉ１成分がＤＣになるが第二の変調周波数ｐｈｉ２の成分が残り、信号は依然としてｐｈｉ２で変調された状態を保つ。Ｃ／Ｖ変換回路の後段で１／ｆ雑音が低周波側に重畳されるが、１／ｆ雑音が十分に小さくなる周波数帯に信号が変調されているため雑音と信号が混じることが無い。（ｅ）に示すようにｐｈｉ２で復調することで信号が元の帯域に戻り、逆に回路内で発生した雑音はｐｈｉ２に変調される。この後に（ｆ）に示すようにＢＷを通し、これより高周波をカットするローパスフィルタＬＰＦを適用することで雑音成分を除去できる。図２に示す従来方式と比較して本願では搬送波の変調回路および、信号の復調回路が増加されるものの、１／ｆ雑音を理論的に完全に除去可能であるためＭＯＳトランジスタ面積を拡大する方法に比較してチップ面積増加および消費電力増加が小さいにも関わらず大きな雑音低減効果を発揮できる。

図５には第二の変調周波数ｐｈｉ２の決定方法を示す。１／ｆ雑音は周波数に反比例して小さくなるため、ある周波数で白色雑音とスペクトル強度ＰＳＤ（Ｐｏｗｅｒ Ｓｐｅｃｔｒａｌ Ｄｅｎｓｉｔｙ）の大小関係が逆転する。この周波数をｆｃｏｒｎｅｒと定義する。このｆｃｏｒｎｅｒよりもセンサのバンド幅ＢＷだけ大きな周波数をｐｈｉ２ｌｏｗと定義したとき、ｐｈｉ２の最低周波数はｐｈｉ１ｌｏｗである。これはｐｈｉ２で変調された信号はｐｈｉ２±ＢＷの帯域にスペクトルを持つため、ｐｈｉ２−ＢＷ≧ｆｃｏｒｎｅｒを満たさなければ１／ｆ雑音がｐｈｉ２で復調時にＢＷ内に戻ってきてしまうためである。

一方、ｐｈｉ２の上限はｐｈｉ１の半分の周波数となる。この時Ｃ／Ｖ出力は１サンプル毎に符号が反転することになる。ｐｈｉ２＜ｐｈｉ１が前提であるため、ｐｈｉ２がｐｈｉ１より大きい状態は考慮しない。なお、センサの振動体の固有振動周波数からはｐｈｉ２が十分に高周波側に離れていることが望ましい。固有振動周波数に近い値にｐｈｉ２を設定すると、搬送波により振動体が励震され、センサとしての機能が著しく損なわれる。

図６には具体的なシステムの処理系ＳＥＮＳＯＲＳＹＳＴＥＭ１を示す。第一のキャリア周波数ｐｈｉ１と第二の変調周波数ｐｈｉ２がＣＬＫＧＥＮで生成される。これらを入力として変調されたキャリアｃａｒｒおよびｃａｒｒの反対の符号を持つｃａｒｒｂを出力する変調搬送波生成回路ＭＯＤＣＡＲＲＧＥＮを経て容量検出型センサ１ＭＥＭＳ１に搬送波が入力される。ＭＯＤＣＡＲＲＧＥＮは代表的には１個のＸＯＲゲートとＸＯＲにより生成された信号を搬送波振幅に増幅するＭＡＧとｃａｒｒｂを生成するためのＮＯＴゲートとを含む。ＸＯＲの出力はｐｈｉ２の変調時にスパイク雑音を生じる可能性があるため、ＸＯＲの後段に適切なラッチを設けてこれを防止するのが望ましい。

ＭＥＭＳ１は典型的には図１に示す構造を持つが、厳密にこの構造だけに限らない。等価回路で記述すれば２個の入力と１個の出力端子を持ち、内部に２個の可変容量を持ち、その容量変化は図６に示す通り相補的になっているセンサ素子、である。ＭＥＭＳ１の出力はサンプリングＣ／Ｖ変換回路ＳＣＶに入力される。ＳＣＶは一般的なスイッチトキャパシタ型Ｃ／Ｖ変換回路であり、サンプルクロックにはｐｈｉ１を１８０度遅延させる遅延素子Ｄｅｌａｙ１８０の出力であるｐｈｉ１ｄを用いる。ここで１８０度は厳密な意味ではなく回路動作的にｐｈｉ１ｄの位相がｐｈｉ１よりも１８０度程度遅延していれば問題ない。よってＤｅｌａｙ１８０は一例としてＮＯＴゲート１個で構成されるが、ここに可変遅延素子を設け、レジスタ設定により遅延量を微調整するような機構を備えても良い。ＳＣＶは１個のオペアンプＯＰＡＭＰと１個の容量ＣｆとアナログスイッチＳＷから構成される。ＣｆはＯＰＡＭＰの駆動力及びＭＥＭＳ１の容量Ｃ０などに依存して適切な値を設定する。基準電圧ＶＢはＳＣＶの出力ｃｖｏｕｔにおいてリセットレベルを決定する。ＯＰＡＭＰの利得が十分に大きい場合にはＳＣＶの入力であるｃｖｉｎの電圧レベルはＶＢに固定される。図４で示した通りｃｖｏｕｔはｐｈｉ２で変調された状態である。

ｃｖｏｕｔは信号増幅、デジタル信号への変換、フィルタ処理を行う回路ブロックＳＩＧＰＲＯＣＥＳＳに入力される。動作クロックとしてはｐｈｉ１とｐｈｉ１ｄを遅延回路Ｄｅｌａｙにより適切に遅延させたｐｈｉ１ｄｄ２およびｐｈｉ１ｄ２を用いるが、動作周波数はｐｈｉ１と同等である。ＡＤＣはその性質上、内部でｐｈｉ１の何倍もの高速クロックを用いることもあるが、その場合も本特許の範囲に含めるものとする。ＡＭＰは様々な方式が考えられるが、ここでは信号を増幅する回路全体を指すものとし、ある特定のアンプ回路に限定するものではない。ＡＤＣについても同様であり、フラッシュ型、ΔΣ型、サイクリック型、逐次比較型と様々な方式が知られているが、これらすべてを含むものとする。フィルタ回路ＦＩＬＴＥＲに関しても様々な具体的回路があるが、ここでは一般的な周波数領域での位相やゲインを調整するフィルタである。

ＳＩＧＰＲＯＣＥＳＳの出力はｓｙｎｃｉｎとして同期検波回路ＳＹＮＣに入力される。同期検波に使うクロックはｐｈｉ２を遅延回路ＤＥＬＡＹ２で遅延させたｐｈｉ２ｄを用いる。ｓｙｎｃｉｎは図６の例では符号付きｎビット信号を想定して記述した。この場合、ＳＹＮＣは１個のＸＯＲから成る１ビット復調器ＢＩＴＳＹＮＣをｎ個とｎビットの前記ＢＩＴＳＹＮＣ出力にｐｈｉ２ｄを加算する１個の加算器から成る。それぞれのＢＩＴＳＹＮＣは回路規模を小さくするために１個のＸＯＲをｎ時分割で動作させる方式も考えられ、この場合には回路規模を小さくできるのでチップ面積縮小に寄与し、コスト低減を図ることができる。ＳＹＮＣはｐｈｉ２ｄを用いて信号ｓｙｎｃｉｎを復調する機能を有する回路全体を包含するものとする。

ＤＥＬＡＹ２はＳＣＶおよびＳＩＧＰＲＯＣＥＳＳで発生した信号遅延に合わせて同期検波クロックｐｈｉ２を遅延させ、ｐｈｉ２ｄを生成する機能ブロックである。典型例を示せばＤＥＬＡＹＳＹＮＣにより駆動されるクロックドバッファで構成される。遅延量はＤＥＬＡＹＳＹＮＣにより与えられる。この遅延量は基本的には固定値で良くＭＥＭＳ１の特性には依存しない。しかし、温度センサの情報を元にＤＥＬＡＹＣＹＮＣの値を制御するような動作も考えられ、これも本特許内に含むものとする。この場合には温度変化に対して安定なセンサ出力を得ることができ、センサシステムの高信頼化に寄与する。

図７には第一の実施例であるセンサシステムＳＥＮＳＯＲＳＹＳＴＥＭ１がＭＥＭＳチップＭＥＭＳＣＨＩＰと信号処理回路チップＣＩＲＣＵＩＴＣＨＩＰ１の２チップで構成される例を示す。回路ブロック名および配線ノード名は図６と同じである。ＣＩＲＣＵＩＴＣＨＩＰ１は、変調された搬送波を生成する回路ブロックＭＯＤＣＡＲＲＧＥＮ、ｐｈｉ１およびｐｈｉ２を生成するクロック生成回路ＣＬＫＧＥＮ，サンプリングＣ／Ｖ変換回路ＳＣＶ，図６中に記載されたクロックを遅延させる全ての回路ブロックを含むＤＥＬＡＹＡＬＬ，Ｃ／Ｖ変換回路のアナログ出力を増幅・デジタル変換およびフィルタ処理する回路ブロックＳＩＧＰＲＯＣＥＳＳ，同期検波を行う回路ブロックＳＹＮＣ，同期検波後の出力を信号処理する回路ブロックＰＯＳＴＰＲＯＣＥＳＳを全て同一チップ内に含む構成となっている。これによりアナログ信号が伝搬する信号線をシールド線にするなど雑音レベルを低減するチップ上の工夫を導入しやすいメリットがある。またチップ数を少なくすることで実装コストが低減され、センサシステム全体のコスト低減につながる。

ＳＥＮＳＯＲＳＹＳＴＥＭ１の出力であるｓｅｎｓｏｒｏｕｔはより上位のシステムの制御に活用される。具体的には自動車やヘリコプタといった各種乗り物の姿勢制御、ラジオコントロールにより無人で動作する各種ロボットの姿勢制御に活用される。また、地震波、音波などの高感度検出にも利用されることが想定される。応用されるシステムは無数に考えられるが、それぞれについて図を用いて説明することは省略する。

図８にはＳＥＮＳＯＲＳＹＳＴＥＭ１の第二のチップ構成を示す。図６及び図７とシステムを構成する回路ブロック及びノード名は同一である。異なる点はＣＩＲＣＵＩＴＣＨＩＰ２内には、ＭＯＤＣＡＲＲＧＥＮ、ＣＬＫＧＥＮ、ＳＣＶ、ＤＥＬＡＹＡＬＬ、ＳＩＧＰＲＯＣＥＳＳのみが搭載され、ＳＹＮＣとＰＯＳＴＰＲＯＣＥＳＳは第二の回路チップであるＣＩＲＣＵＩＴＣＨＩＰ３に搭載される点である。両回路チップ間の通信は有線により実現され、インタフェース回路ブロックＩＦを両チップに含む。センサのデータはＣＩＲＣＵＩＴＣＨＩＰ２からＣＩＲＣＵＩＴＣＨＩＰ３に転送されるが、ＣＩＲＣＵＩＴＣＨＩＰ２内の各種設定項目をＣＩＲＣＵＩＴＣＨＩＰ３から制御することも考えられるため、ＩＦはそれぞれ送受信が可能なドライバを含むことが望ましい。ＳＩＧＰＲＯＣＥＳＳの出力はデジタルであるため別チップにしてもセンサシステムの感度の劣化は少ない。

図８の３チップ構成はＣＩＲＣＵＩＴＣＨＩＰ２がアナログフロントエンドとして機能し、ＣＩＲＣＵＩＴＣＨＩＰ３はデジタル信号処理チップとして機能する。これにより例えばＣＩＲＣＵＩＴＣＨＩＰ３をＦＰＧＡなどの汎用チップで構成することが可能となり、開発期間の短縮や回路構成の変更が製造後も可能になるなどの利点がある。更にひとつのＣＩＲＣＵＩＴＣＨＩＰ３を複数のＭＥＭＳＣＨＩＰとＣＩＲＣＵＩＴＣＨＩＰ２で共有することができるので、マルチセンサシステムを低コスト（少ないチップ数）で実現することも可能である。一方でセンサシステム１個をこの構成で実現すると、チップ数が増えることから実装コストが増大することも考えられる。よって、センサシステムの開発初期段階では図８のような構成が良く、仕様確定後にコストカット版として図７のような２チップ構成とするのが望ましいと言える。

図９には第三のチップ構成を示す。図８の構成と比較して回路チップＣＩＲＣＵＩＴＣＨＩＰ４は図８中のＣＩＲＣＵＩＴＣＨＩＰ３におけるＩＦをワイヤレス通信インタフェース回路ＷＣＩＦに置き換えた構成である。同様に回路チップＣＩＲＣＵＩＴＣＨＩＰ５は図８中のＣＩＲＣＵＩＴＣＨＩＰ４におけるＩＦをワイヤレス通信インタフェース回路ＷＣＩＦに置き換えた構成となる。これによりＣＩＲＣＵＩＴＣＨＰ４ｔｏＣＩＲＣＵＩＴＣＨＩＰ５は無線通信によりデータの送受信を行うことが可能となる。ＣＩＲＣＵＩＴＣＨＩＰ４の出力はデジタル信号なので通信によるセンサシステムの感度劣化は小さく抑えられる一方、ＣＩＲＣＵＩＴＣＨＩＰ５を物理的に離れた場所に配置することが可能となる。また、１個のＣＩＲＣＵＩＴＣＨＩＰ５に含まれる回路構成を複数のＣＩＲＣＵＩＴＣＨＩＰ４が共有して使うような構成もワイヤレス通信では低コストで可能となり、センサシステムの規模を自由に拡張できるようになる利点がある。

図１０を用いて図６の回路の動作を説明する。センサに正の一定物理量が入力されたときに検出回路がどのように動作するかを図示した。ここではｐｈｉ２はｐｈｉ１の１／１６倍の周波数に設定しているが、図５にある通りｐｈｉ２はｆｃｏｒｎｅｒ＋バンド幅ＢＷより大きくｐｈｉ１の半分よりも小さく、更にＭＥＭＳ１の共振周波数から離れた周波数を任意に選ぶことができる。またｐｈｉ１およびｐｈｉ２はここでは簡単のために矩形波としたが、回路規模の増大を許せば正弦波としても良い。この時には矩形波の場合と比較して、変調及び復調時に奇数倍の高調波が出ないため、より雑音を低減した信号処理が可能となる。

ｃａｒｒは振動状態がｐｈｉ１とｐｈｉ２の排他的論理和を取ったものであり、その振幅は図６のＭＡＧにより増幅された値を持つ。ｐｈｉ１ｄはｐｈｉ１を１８０度遅延させた位相を持つ。サンプリングＣ／Ｖ回路ではｐｈｉ１ｄが“Ｈ”の時サンプルし、“Ｌ”の時にリセットする様子がｃｖｏｕｔの波形として現れている。ｃｖｏｕｔのサンプリング出力はｐｈｉ２の周期に合わせて正負のレベルが反転した信号になる。これはｃａｒｒの極性がｐｈｉ２の周期で反転するからである。具体的には図６の表記を用いてｃｖｏｕｔ＝ＶＢ±２ＭＡＧ×ΔＣ／Ｃｆという値になる。ｃｖｏｕｔはＣ／Ｖ変換回路後段のＡＭＰやＡＤＣやＦＩＬＴＥＲなどでＤＥＬＡＹＳＹＮＣだけ遅延して同期検波回路への入力信号ｓｙｎｃｉｎとなる。よってこれに合わせてｐｈｉ２をＤＥＬＡＹＳＹＮＣだけ遅延させたｐｈｉ２ｄを生成し、これにより同期検波を行う。同期検波では図６に示した通り、基本的にはｓｙｎｃｉｎとｐｈｉ２ｄの排他的論理和を計算するためｏｕｔではセンサに入力された正の物理量を反映した正の信号が出力される。

図１０ではｃｖｏｕｔがＶＢを中心として正負に対象レベルとして出力される理想状態について記述した。しかし、Ｃ／Ｖ変換回路を構成するオペアンプの不完全性に起因してはＶＢ以上のレベルとＶＢ以下のレベルで増幅率が異なってしまう可能性が考えられる。

図１１にこのような不完全なＣ／Ｖ変換回路であった場合の波形を示した。ｏｕｔを信号帯域ＢＷに影響が無い範囲で平均化することでａｖｅｏｕｔのように一定の正の出力を得ることができ、Ｃ／Ｖ変換回路の非対称性を隠蔽することが可能となる。

図１２には上記Ｃ／Ｖ変換回路の非対称性の隠蔽の利点を示す。従来方式で前記非対称性がある場合、センサエレメントＭＥＭＳへの入力物理量の大きさがＡの場合と−Ａの場合でセンサシステム出力はｇ１Ａおよび−ｇ２Ａと非対称になる。ここでｇ１は正側ゲインでありｇ２は負側ゲインである。これはセンサシステムの線形性が悪いことを示している。一方、本願方式を採用すると、図１１で示した通り、Ｃ／Ｖ変換回路の非対称性は平均化で除去されるため、正負の同じ大きさの入力に対し対象の±ｇＡという出力を得られる。ここでｇは正負で共通のゲインである。従来方式に見られた出力の非対称性が取り除かれ、良好な線形性を持つセンサシステムを構築できることになる。

図１３には従来方式を適用した回路と本願方式を適用した回路どうしを比較した実験結果である。両回路チップは同一プロセスノードを用い、同一半導体プロセス工程で作製されたものである。低周波側の雑音スペクトル密度が１／１０に低減できることを実際に確認している。

図１４にはＣ／Ｖ変換回路のサンプリングにｐｈｉ１を１８０度遅延させたｐｈｉ１ｄを用いる理由を述べる。

図１４Ａは仮にＣ／Ｖ変換回路のサンプリングをｐｈｉ１で行った時の波形を示す。ｐｈｉ２の遷移タイミングとｐｈｉ１の遷移タイミングが同じであるため、Ｃ／Ｖ変換回路のサンプリングタイミングであるｐｈｉ１の立ち上がり時にｃａｒｒのレベルが変化しない。これによりｐｈｉ２の遷移タイミングでｃｖｏｕｔに信号が出力されない。この様子は図中点線円で強調して示した。この結果ｏｕｔではｐｈｉ２×２の周期で出力ゼロが現れる。図１４Ａの例では８回に１回の割合で出力が得られないことになるが、仮にｐｈｉ２＝ｐｈｉ１÷２の周波数であった場合には信号が全く得られないということになる。ｏｕｔを平均化したａｖｅｏｕｔでは周期的なゼロ出力を隠蔽することができるが、この結果として図１４Ｂに示すようにｐｈｉ１ｄを用いた場合に比較してａｖｅｏｕｔのレベルが低下する。Ｃ／Ｖ変換のサンプリングにｐｈｉ１を用いた場合の出力を±ｇ３Ａとするとｇ３Ａ＜ｇＡとなり、高感度なセンサシステムを構築するには適さない。よって、センサシステムの高感度化には、ｐｈｉ１とｐｈｉ２とｐｈｉ１ｄの位相関係は図１０に示したように設定することが本願方式を適用するに当たって最適である。

図１５にはｐｈｉ２の周波数をｐｈｉ１の０．５倍に設定した時の利点を述べる。この場合ｐｈｉ１とｐｈｉ２の排他的論理和の出力はｐｈｉ２を９０度遅延させたｐｈｉ２ｄ９０となる。よって回路でＸＯＲによりｐｈｉ１とｐｈｉ２の排他的論理和を生成するのではなくｐｈｉ２に９０度遅延回路を適用することでｃａｒｒに適用するｐｈｉ２ｄ９０を得られる。この結果ｃａｒｒ生成に必要な回路を簡略化可能となる。また復調時には図１０では適切な遅延ＳＹＮＣＤＥＬＡＹを考慮する必要があったが、図１５の方式ではｃｖｏｕｔは必ずｐｈｉ２の周波数で正負が反転することになるので遅延を考慮せずに反転演算を機械的に行えば復調できる。この結果、遅延調整を含めた復調回路を簡略化できる利点がある。

図１６には適用するＡＤＣの信号伝達関数ＳＴＦおよび量子化雑音伝達関数ＮＴＦの一例を示す。ＡＤＣには様々なタイプがありＳＴＦおよびＮＴＦは比較的自由に設計可能である。ＡＤＣの設計にあたり、本願方式に適用するＡＤＣでは、入力信号はｐｈｉ２で変調されているため、ＮＴＦがｐｈｉ２で極小値を取るように設計することが望ましい。これにより復調時に信号に混入する量子化雑音を極小化することができ、センサシステムの高感度化を実現できる。またＮＴＦのノッチ部分の周波数幅はセンサシステムのバンド幅ＢＷ程度を確保することが望ましい。このように設定することでＢＷ全域に渡って量子化雑音の混入を最小限に抑制することができるようになると共にＢＷ内での量子化雑音強度を一定値にすることができ、センサシステムの感度のＢＷ内における周波数依存性を小さくすることに寄与する。

図１７には増幅、デジタル変換、フィルタ処理を行う回路ブロックＳＩＧＰＲＯＣＥＳＳに含まれるＦＩＬＴＥＲの周波数特性の一例を示す。（ａ）は低域通過型フィルタＬＰＦ、（ｂ）はバンドパスフィルタＢＰＦの例を示す。ｐｈｉ２を矩形波としたときにはｐｈｉ２のスペクトルはｐｈｉ２の周波数の奇数倍高調波を含むため、復調時にｐｈｉ２の奇数倍高調波にあたる周波数のＮＴＦ強度を持つ量子化雑音を信号帯域に復調してしまう。これを原理的に防ぐことは難しいので、同期検波前にｐｈｉ２よりも高周波のＮＴＦ強度を出来る限り小さくしておくことが現実的な対策となる。よってｐｈｉ２を１００％透過し、それよりも高周波側を除去することを目的として設計するのが理想的である。図１７の（ａ）および（ｂ）はそのように設計した例である。フィルタの次数などに特に制限は無いがダウンサンプリングによりＬＰＦを実現する際には、折り返し雑音の混入には注意して設計する必要がある。図から分かる通り、一般的なノイズシェーピング型ＡＤＣのＮＴＦは高周波側で増大するためこれをカットすることはセンサシステムの高感度化には必要不可欠となる。

以上述べたように、図１６及び図１７の工夫をＳＩＧＰＲＯＣＥＳＳに適用することで本願方式のｐｈｉ１およびｐｈｉ２で変調された搬送波を用いてサンプリング型Ｃ／Ｖ回路で得られた静電容量変化によるセンサ信号は良好な信号／雑音比（Ｓ／Ｎ比）を保ったまま同期検波できるようになる。

以上で本願の第一の実施例の説明を終える。

図１８を用いて本願第二の実施例を説明する。

第一の実施例と比較してｃａｒｒ生成回路だけが異なり図６中のＭＯＤＣＡＲＲＧＥＮが搬送波生成回路ＣＡＲＲＧＥＮと変調回路ＭＯＤに置き換えられている。ＣＬＫＧＥＮで生成されたｐｈｉ１はＣＡＲＲＧＥＮに入力される。ＣＡＲＲＧＥＮは、ｐｈｉ１の入力から、それぞれ位相が反転しており同じ振幅ＭＡＧを持つｍｏｄｉｎｐおよびｍｏｄｉｎｎを生成する。ＣＡＲＲＧＥＮの回路は一例としてＮＯＴゲート１個と、ロジックレベルのｐｈｉ１から振幅ＭＡＧを持つアナログ信号を生成する出力アンプ２個とから構成される。変調回路ＭＯＤはｍｏｄｉｎｐ／ｎを入力とし、ｐｈｉ２及びｐｈｉ２の反転信号ｐｈｉ２ｂにより変調された出力ｃａｒｒおよびｃａｒｒｂを出力する。ＭＯＤは一例としてアナログスイッチＳＷ４個で構成される。ｐｈｉ２＝“Ｈ”の時ｍｏｄｉｎｐとｃａｒｒが、ｍｏｄｉｎｎとｃａｒｒｂがそれぞれ接続され、ｐｈｉ２ｂ＝“Ｈ”の時ｍｏｄｉｎｎとｃａｒｒが、ｍｏｄｉｎｐとｃａｒｒｂがそれぞれ接続される。ｍｏｄｉｎｐとｍｏｄｉｎｎはそれぞれアナログレベルＭＡＧを持つためＳＷはＭＡＧのレベルを完全に通すように設計する必要がある。一例としてＭＡＧの電位が大きい場合にはＳＷには高圧対応ＭＯＳを適用しｐｈｉ２およびｐｈｉ２ｂはレベル変換により昇圧する必要がある場合も考えられる。

図１９には図１８に示す回路の動作波形を示す。ｍｏｄｉｎｐとｍｏｄｉｎｎは位相関係が反転している。ｐｈｉ２＝“Ｈ”ではｃａｒｒ＝ｍｏｄｉｎｐ、ｐｈｉ２＝“Ｌ”ではｃａｒｒ＝ｍｏｄｉｎｎとなる。この時点でｃａｒｒには第一の実施例の波形図である図１０に示したｃａｒｒと同等の波形が得られている。注意すべきはｐｈｉ２の遷移タイミングで前述したとおりｍｏｄｉｎｐとｍｏｄｉｎｎの接続が切り替わるためスイッチング雑音が点線円で示す部分に発生する。ただしこのタイミングではｐｈｉ１ｄ＝“Ｌ”であるためＣ／Ｖ変換回路はリセット状態である。もしくはリセット状態に切り替わるタイミングである。いずれにせよ、このスイッチング雑音が信号と一緒にサンプリングされることはない。よって第一の実施例と同様に高感度なセンサシステムを実現できる。

以上で本願第二の実施例の説明を終える。

以下、本願第三、第四、第五、第六の実施例を説明するに当たり、適用するセンサ素子ＭＥＭＳ２について図２０を用いて説明する。

図２０に示すセンサは図１と同じくフレームＦＲＡＭＥ，可動マスＭＡＳＳ，バネｋｐおよびｋｎ、ダンパｄｐおよびｄｎ、正側検出電極ＥＬＰ、負側検出電極ＥＬＮ、正側検出容量Ｃｐ、負側検出容量Ｃｎから構成される。しかし、電気的な接続関係が図１と異なる。図２０に示すＭＥＭＳ２においては、搬送波をＭＡＳＳに入力し容量変化に伴う電荷変動を、ＥＬＰに接続したｍｅｍｓｏｕｔｐおよびＥＬＮに接続したｍｅｍｓｏｕｔｎから検出する構成を取る。図１と比較して入出力が逆転していることになる。

図２１を用いて本願第三の実施例について説明する。クロック生成回路ＣＬＫＧＥＮで生成されたｐｈｉ１およびｐｈｉ２は、変調搬送波生成回路ＭＯＤＣＡＲＲＧＥＮ２を経て変調された搬送波ｍｅｍｓｉｎとしてＭＥＭＳ２に入力される。ここでＤＯＭＣＡＲＲＧＥＮ２はその一例として１個のＸＯＲゲートとデジタルレベルの搬送波をアナログレベルＭＡＧに増幅するアンプ１個とで構成される。第一および第二の実施例と異なり、ＭＥＭＳ２の出力端子は２つありそれぞれが１台ずつのサンプリングＣ／Ｖ変換回路ＳＣＶに入力される。２台のＳＣＶはｐｈｉ１を１８０度遅延させたクロックｐｈｉ１ｄで動作する点は第一及び第二の実施例と同じである。この方式ではＳＣＶを構成するオペアンプＯＰＡＭＰのゲインが高ければｃｖｉｎｐおよびｃｖｉｎｎが基準電圧ＶＢに安定的に静定されるため、安定したＣ／Ｖ変換を実現できる。２台のＳＣＶの出力はそれぞれｃｖｏｕｔｐとｃｖｏｕｔｎとして信号増幅、デジタル変換、およびフィルタリングを行う回路ブロックＳＩＧＰＲＯＣＥＳＳ２に入力される。図６に記載のＳＩＧＰＲＯＣＥＳＳとの違いはアンプが完全差動型のＤＡＭＰである点である。この作動アンプによりｃｖｏｕｔｐとｃｖｏｕｔｎの差分を増幅してＡＤＣに入力する。これ以外は第一及び第二の実施例と同じである。

図２２には本願第四の実施例を示す。第三の実施例と比較してＣ／Ｖ変換回路が２台のＳＣＶから１台のサンプリング型完全差動Ｃ／Ｖ変換回路ＳＤＣＶに変更された点が異なる。ＳＤＣＶは典型的には１台の完全差動アンプＤＡＭＰと２個のアナログスイッチＳＷと２個の帰還容量ＣｆｐおよびＣｆｎとコモンモードフィードバック回路ＣＭＦＢによって構成される。ＣＭＦＢにはコモンモード電位ＣＭが入力される。２台のＳＣＶを１台のＳＤＣＶに置き換えることで回路を小型化できチップ面積を縮小できるため低コスト化につながる。またＣＭＦＢを適切に設計することでｃｖｉｎｐおよびｃｖｉｎｎのレベルを安定にＣＭに維持できるので、センサ感度を損なうことは無い。

図２３には前記第三及び第四の実施例の回路の内部波形を示す。この波形例は入力物理量として正の一定値が入力された時のものを想定している。前記第三及び第四の実施例は構成する回路部品が異なるものの、動作波形は同じである。ｐｈｉ１とｐｈｉ２の排他的論理和によりｃａｒｒを生成する。ｃａｒｒの振幅はＭＡＧに増幅された状態である。ＭＥＭＳ２の出力電荷はｐｈｉ１ｄによりＣ／Ｖ変換回路でサンプリングされ、出力はそれぞれｃｖｏｕｔｐおよびｃｖｏｕｔｎのようになる。それぞれは相補的であり、リセット状態の電位はＣ／Ｖ変換回路にＳＣＶを用いる第三の実施例ではＶＢ、ＳＤＣＶを用いる第四の実施例ではＣＭとなる。ＳＩＧＰＲＯＣＥＳＳ２で差動増幅された出力は信号遅延ＤＥＬＡＹＳＹＮＣを持った状態でｓｙｎｃｉｎとして同期検波回路ＳＹＮＣに入力される。ｐｈｉ２をＤＥＬＡＹＳＹＮＣだけ遅延させたｐｈｉ２ｄによって復調されｏｕｔとして正の一定出力を得る。ＭＥＭＳ１を用いる第一及び第二の実施例における内部波形図１０と比較するとｃｖｏｕｔが相補的な正負の信号として出力される点が異なる。

図２４を用いて本願第五の実施例について説明する。第三の実施例と比較してＭＥＭＳ２に入力する搬送波は変調せず、ＭＥＭＳ２の出力をｐｈｉ２により変調する点が異なる。クロック生成回路ＣＬＫＧＥＮにより生成されたｐｈｉ１はキャリア生成回路ＣＡＲＲＧＥＮ２によりアナログ振幅ＭＡＧに増幅され、ＭＥＭＳ２に入力される。ＭＥＭＳ２の出力ｍｅｍｓｏｕｔｐおよびｍｅｍｓｏｕｔｎは変調回路ＭＯＤによりｐｈｉ２の周期でｃｖｉｎｐおよびｃｖｉｎｎに接続が切り替えられる。ＭＯＤの構成は図１８に示したものと同じであってよい。

図２５を用いて本願第六の実施例について説明する。第五の実施例において２台のＳＣＶを１第のＳＤＣＶに置き換えた構成である。

第三から第六の実施例は従来構成と比較して、Ｃ／Ｖ変換回路中のフィードバック容量ＣｆｐとＣｆｎのばらつきに強いという利点がある。ここで従来構成とは第三および第四の実施例のように搬送波をｐｈｉ２で変調しない構成、もしくは、第五および第六の実施例のようにｐｈｉ２でＭＥＭＳ２の正負出力を繋ぎかえることをしない構成のことを指す。製造ばらつきによりＣｆｐとＣｆｎは厳密に同じ値とすることは難しく、この場合、正側と負側でＣ／Ｖ回路のゲインが異なってくる結果、信号にＣｆｐとＣｆｎの差がオフセットとして重畳される。従来方式の場合にはこのオフセットが最後までキャンセルされずセンサシステムの出力となりうるため、補正演算により除去する必要があった。一方実施例三及び実施例四では正負のＭＥＭＳ２出力信号をキャリア位相の反転により替え、実施例五および実施例六ではｍｅｍｓｏｕｔｐ／ｎの接続をスイッチにより切り替えるため、増幅にはＣｆｐとＣｆｎの両方を使うことになることでＣｆｐおよびＣｆｎのばらつきを平均化できる。更に後段で同期検波をすることにより、重畳されたオフセットを完全に除去できる。よって、後段でのオフセット補正演算が不要とできる。

図２６を用いて第五と第六の実施例における回路の内部波形を説明する。この波形例は入力物理量として正の一定値が入力された時のものを想定している。ＭＥＭＳ２への入力搬送波ｍｅｍｓｉｎはｐｈｉ１と同じ周波数で振動し、アナログ振幅ＭＡＧを持つ。ｐｈｉ２＝“Ｈ”の時はｍｅｍｓｏｕｔｐとｃｖｉｎｐ，ｍｅｍｓｏｕｔｎとｃｖｉｎｎが接続され、ｐｈｉ２ｂ＝“Ｈ”の時はｍｅｍｓｏｕｔｎとｃｖｉｎｐ，ｍｅｍｓｏｕｔｐとｃｖｉｎｎが接続される。なおｃｖｉｎｐおよびｃｖｉｎｎの電圧レベルはコモンモードフィードバックＣＭＦＢが正しく機能する限り常にＶＢ（第五の実施例の場合）またはＣＭ（第六の実施例の場合）に固定される。ｃｖｏｕｔｐおよびｃｖｏｕｔｎ出力は相補的に変化する。それぞれの差分を適切な遅延ＤＥＬＡＹＳＹＮＣにより与えられたｐｈｉ２ｄを用いて同期検波することで正の一定出力をｏｕｔより得る。注意すべきはｐｈｉ２のスイッチングタイミングでスイッチング雑音が発生することである。しかし、これはｐｈｉ２の遷移タイミングをｐｈｉ１ｄ＝“Ｌ”の時、すなわちＣ／Ｖ変換回路がリセットするときに設定すれば、スイッチング雑音の信号への重畳を回避できる。ｃｖｉｎｐ／ｎ、ｃｖｏｕｔｐ／ｎにはスイッチング雑音がスパイク状に発生しているが、リセット時に雑音が重畳されるため、センサシステムの感度に悪影響は無い。

本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。

本発明の容量検出型センサシステムは高感度に低周波側の加速度や角速度、音波や地震波などを検出できるため、自動車、ヘリコプタ、船舶といった乗り物をはじめとして、ロボット、無人探査機、ラジコンなどの姿勢制御、音波や地震波の精密観測などにも応用可能である。

ＭＥＭＳ１ 容量検出型センサ１
ＦＲＡＭＥ フレーム
ＭＡＳＳ 可動マス
ｋｐ 正側バネ
ｋｎ 負側バネ
ｄｐ 正側ダンパ
ｄｎ 負側ダンパ
ＥＬＰ 正側検出電極
ＥＬＮ 負側検出電極
Ｃｐ 正側検出容量
Ｃｎ 負側検出容量
ｍｅｍｓｉｎｐ 正側ＭＥＭS入力
ｍｅｍｓｉｎｎ 負側ＭＥＭS入力
ｍｅｍｓｏｕｔ ＭＥＭＳ出力
Ｃ／Ｖ Ｃ／Ｖ変換回路
ＡＭＰ アンプ
ＡＤＣ アナログデジタル変換回路
ＢＷ 有効バンド幅
ｐｈｉ１ 第一の変調周波数
ＬＰＦ ローパスフィルタ
ｆｃｏｒｎｅｒ １／ｆ雑音と白色雑音のスペクトルが交差する周波数
ｐｈｉ２ 第二の変調周波数
ＰＳＤ パワースペクトル密度
ｐｈｉ２ｌｏｗ ｐｈｉ２の下限周波数
ＭＯＤＣＡＲＲＧＥＮ 変調搬送波生成回路
ＣＬＫＧＥＮ クロック生成回路
ＳＣＶ サンプリングＣ／Ｖ変換回路
ＳＥＮＳＯＲＳＹＳＴＥＭ１ センサシステムの第一の構成例
Ｄｅｌａｙ１８０ １８０度位相遅延回路
ｐｈｉ１ｄ ｐｈｉ１を１８０度遅延させたクロック
ＭＡＧ 搬送波電圧およびこれを実現するアンプ
ＩＮＶ ＮＯＴゲート
ＳＷ アナログスイッチ
Ｃｆ フィードバック容量
ＯＰＡＭＰ オペアンプ
ＸＯＲ 排他的論理和ゲート
ＬＡＴＣＨ ラッチ回路
ΔＣ 容量変化
Ｃ０ 初期容量
ｐｈｉ１ｄ２ ｐｈｉ１を遅延させたクロック
ｐｈｉ１ｄｄ２ ｐｈｉ１ｄを遅延させたクロック
ＳＩＧＰＲＯＣＥＳＳ アンプ、ＡＤＣ，フィルタなどを含む信号処理回路
ＦＩＬＴＥＲ フィルタ
ＤＥＬＡＹ２ ｐｈｉ２の遅延回路
ＤＥＬＡＹＳＹＮＣ ＤＥＬＡＹ２に適用する遅延量
ｐｈｉ２ｄ ｐｈｉ２を遅延させたクロック
ＢＩＴＳＹＮＣ １ビットの同期検波回路
ＳＹＮＣ ｎビット同期検波回路
ＤＥＬＡＹＡＬＬ Ｄｅｌａｙ、ＤＥＬＡＹ２、Ｄｅｌａｙ１８０を含む遅延回路
ＰＯＳＴＰＲＯＣＥＳＳ 補正や調整を行うポスト演算回路ブロック
ＩＦ チップ間通信用の送受信インタフェース
ＷＣＩＦ ワイヤレス通信用インタフェース
ａｖｅｏｕｔ 平均化されたセンサシステム出力
ｇＡ 変調された搬送波を用いた場合のセンサシステム出力
ｇ１Ａ、ｇ２Ａ 従来構成でのセンサシステム出力
ｇ３Ａ ｐｈｉ１をＣ／Ｖ変換回路のクロックに使った場合のセンサシステム出力
ｐｈｉ２ｄ９０ ｐｈｉ２を９０度遅延させたクロック
ＳＴＦ 信号伝達関数
ＮＴＦ 雑音伝達関数
ＢＰＦ バンドパスフィルタ
ＣＡＲＲＧＥＮ 搬送波生成回路
ＭＯＤ 変調回路
ｍｏｄｉｎｐ 変調回路正側入力
ｍｏｄｉｎｎ 変調回路負側入力
ｍｅｍｓｏｕｔｐ ＭＥＭＳ２正側出力
ｍｅｍｓｏｕｔｎ ＭＥＭＳ２負側出力
ｍｅｍｓｉｎ ＭＥＭＳ２入力
ＳＤＣＶ サンプリング型完全差動Ｃ／Ｖ変換回路
ｃｖｉｎｐ 正側Ｃ／Ｖ変換回路入力
ｃｖｉｎｎ 負側Ｃ／Ｖ変換回路入力

Claims (15)

1. 物理量を電気容量の変化信号として検出する容量検出型センサの信号検出方法であって、
   第１の変調周波数、および、前記第１の変調周波数より低い周波数の第２の変調周波数により変調された搬送波を生成し、
   前記搬送波により前記電気容量の変化信号を搬送し、
   前記第１の変調周波数をサンプリング周波数に用いて、前記電気容量の変化信号を電圧の変化信号に変換し、
   前記電圧の変化信号を前記第２の変調周波数により復調し、
   前記復調した信号に周波数フィルタを適用して所望の周波数信号を得る信号検出方法。
2. 前記周波数フィルタはローパスフィルタであり、
   前記第２の変調周波数は、
   前記ローパスフィルタの透過周波数帯域以上である、請求項１記載の信号検出方法。
3. 前記第２の変調周波数は、
   前記容量検出型センサの信号を処理する信号検出回路系のホワイトノイズより大きな１／ｆノイズを有する周波数帯域幅に前記容量検出型センサの検出周波数バンド幅を加えた周波数以上、前記第１の変調周波数の半分以下である、請求項１記載の信号検出方法。
4. 第１の変調周波数および第２の変調周波数により変調された搬送波を生成するキャリア生成部と、
   前記搬送波を用いて物理量を検出するＭＥＭＳエレメントと、
   前記ＭＥＭＳエレメントからの検出信号を前記第1の変調周波数と同一周波数のクロックによりサンプリングするスイッチトキャパシタ型ＣＶ変換回路と、
   を有するＭＥＭＳセンサ。
5. 請求項４に記載のＭＥＭＳセンサにおいて、
   前記スイッチトキャパシタ型ＣＶ変換回路の後段にアンプを更に有するＭＥＭＳセンサ。
6. 請求項５に記載のＭＥＭＳセンサにおいて、
   前記アンプの後段に前記アンプからの信号をＡ／Ｄ変換するＡＤＣを更に有するＭＥＭＳセンサ。
7. 請求項６に記載のＭＥＭＳセンサにおいて、
   前記ＡＤＣの後段に前記第２の変調周波数よりも高い周波数成分を除去するフィルタを更に有するＭＥＭＳセンサ。
8. 請求項７に記載のＭＥＭＳセンサにおいて、
   前記フィルタからの出力を前記第２の変調周波数を用いて復調する復調器を更に有するＭＥＭＳセンサ。
9. 請求項４に記載のＭＥＭＳセンサにおいて、
   前記第１の変調周波数は前記クロックに対して１８０度位相がずれていることを特徴とするＭＥＭＳセンサ。
10. 請求項９に記載のＭＥＭＳセンサにおいて、
    前記第２の変調周波数は前記第１の変調周波数の０．５倍であることを特徴とするＭＥＭＳセンサ。
11. 請求項６に記載のＭＥＭＳセンサにおいて、
    前記ＡＤＣは前記第２の変調周波数において量子化雑音強度が極小値となるよう設計されていることを特徴とするＭＥＭＳセンサ。
12. 第１の周波数信号で変調された搬送波を生成するキャリア生成回路と、
    前記搬送波を入力とし、検出した物理量を検出信号として出力するＭＥＭＳエレメントと、
    前記ＭＥＭＳエレメントからの検出信号を、前記第1の周波数信号と同一周波数の第１のクロック信号によりサンプリングする変換回路と、
    前記変換回路の後段に設けられたアンプと、
    前記アンプの後段に設けられたＡＤＣと、
    前記ＡＤＣの後段に設けられたローパスフィルタと、
    前記ローパスフィルタの後段に設けられ、前記第１の周波数信号と周波数が異なる第２の周波数信号を用いて復調する復調回路とを有し、
    前記第２の周波数信号と同一周波数の信号によりさらに前記搬送波を変調するか、あるいは、前記第２の周波数信号と同一周波数の信号により前記ＭＥＭＳエレメントからの検出信号を変調して前記変換回路に入力する、
    ＭＥＭＳセンサシステム。
13. 前記キャリア生成回路は、
    前記第１の周波数信号および前記第２の周波数信号を入力とする２入力２出力の論理回路を有し、前記論理回路出力に基づいた２つの出力信号を出力し、
    前記ＭＥＭＳエレメントは、
    前記キャリア生成回路の２つの出力信号が其々入力され容量変化が相補的な２つの可変容量を有し、前記２つの可変容量に接続される１つの出力端子を有し、
    前記変換回路は、
    前記ＭＥＭＳエレメントの出力端子からの信号を、前記第1の周波数信号と位相が異なる前記第１のクロック信号によりサンプリングする、
    ことを特徴とする請求項１２記載のＭＥＭＳセンサシステム。
14. 前記キャリア生成回路は、
    前記第１の周波数信号および第２の周波数信号を入力とする２入力１出力の論理回路を有し、前記論理回路出力に基づいた１つの出力信号を出力し、
    前記ＭＥＭＳエレメントは、
    前記キャリア生成回路の１つの出力信号が入力され容量変化が相補的な２つの可変容量を有し、前記２つの可変容量に其々接続される２つの出力端子を有し、
    前記変換回路は、
    前記ＭＥＭＳエレメントの２つの出力端子の出力を、前記第1の周波数信号と位相が異なる前記第１のクロック信号により、其々サンプリングする２つのサンプリングＣ／Ｖ変換回路、あるいは、１つのサンプリング差動Ｃ／Ｖ変換回路を有する、
    ことを特徴とする請求項１２記載のＭＥＭＳセンサシステム。
15. 前記キャリア生成回路は、
    前記第１の周波数信号に基づいた１つの出力信号を出力し、
    前記ＭＥＭＳエレメントは、
    前記キャリア生成回路の１つの出力信号が入力され容量変化が相補的な２つの可変容量を有し、前記２つの可変容量に其々接続される２つの出力端子を有し、
    前記ＭＥＭＳエレメントの後段に変調回路をさらに有し、前記変調回路は、
    前記２つの出力端子からの出力を、前記第２の変調周波数信号と同一周波数の信号を用いて変調する変調回路であり、
    前記変換回路は、
    前記変調回路の２つの出力端子の出力を、前記第1の変調周波数信号と位相が異なる前記第１のクロック信号により、其々サンプリングする２つのサンプリングＣ／Ｖ変換回路、あるいは、１つのサンプリング型完全差動Ｃ／Ｖ変換回路を有する、
    ことを特徴とする請求項１２記載のＭＥＭＳセンサシステム。

Images