TW201517154A - 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備 - Google Patents

用於切割具有厚鈍化聚合物層之晶圓的方法以及設備 Download PDF

Info

Publication number
TW201517154A
TW201517154A TW103133050A TW103133050A TW201517154A TW 201517154 A TW201517154 A TW 201517154A TW 103133050 A TW103133050 A TW 103133050A TW 103133050 A TW103133050 A TW 103133050A TW 201517154 A TW201517154 A TW 201517154A
Authority
TW
Taiwan
Prior art keywords
laser
layer
semiconductor wafer
passivation layer
wafer
Prior art date
Application number
TW103133050A
Other languages
English (en)
Other versions
TWI605508B (zh
Inventor
Wei-Sheng Lei
Brad Eaton
Ajay Kumar
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201517154A publication Critical patent/TW201517154A/zh
Application granted granted Critical
Publication of TWI605508B publication Critical patent/TWI605508B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Laser Beam Processing (AREA)

Abstract

茲描述用於切割半導體晶圓的方法及設備，各晶圓具有複數個積體電路。在實例中，切割半導體晶圓(半導體晶圓具有前表面，前表面上具有複數個積體電路)的方法涉及下列步驟：在半導體晶圓的前表面上方形成遮罩層。該方法也涉及下列步驟：雷射刻劃遮罩層及半導體晶圓的前表面，以在遮罩層中提供刻劃線，且刻劃線部份進入半導體晶圓。雷射刻劃涉及使用雙聚焦透鏡來提供雙聚焦點光束。該方法也涉及下列步驟：透過刻劃線蝕刻半導體晶圓，以單分積體電路。

Description

用於切割具有厚鈍化聚合物層之晶圓的方法以及設備 【交互參照之相關申請案】
本申請案根據專利法主張於2013年10月10日提出申請之美國專利臨時申請案第61/889,197號的權益，該臨時申請案全文以引用之方式併入本文中。
本發明的實施例係關於半導體處理領域，且特別係關於切割半導體晶圓的方法，各晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成在由矽或其它半導體材料組成的晶圓(亦稱作基板)上。通常，各種半導體、導體或絕緣材料層用於形成積體電路。利用各種已知製程來摻雜、沉積及蝕刻該等材料，以形成積體電路。各晶圓經處理而形成大量個別區域，該等區域含有稱為晶粒的積體電路。
在積體電路形成製程後，「切割(dice)」晶圓，以將個別晶粒彼此分開供封裝或以未封裝形式用於較大電路內。兩種主要晶圓切割技術為刻劃及鋸切。採行刻劃時，鑽石尖端劃片沿著預成形刻劃線移動越過晶圓表面。該等刻劃線沿 著晶粒的間隔延伸。該等間隔一般稱作「切割道(street)」。鑽石劃片沿著切割道在晶圓表面形成淺劃痕。如利用輥施加壓力後，晶圓即沿著刻劃線分開。晶圓中的裂縫依循晶圓基板的晶格結構而行。刻劃可用於厚度約10密耳(千分之一吋)或以下的晶圓。對較厚晶圓而言，鋸切係目前較佳的切割方法。
採行鋸切時，每分鐘高轉速旋轉的鑽石尖端鋸子接觸晶圓表面及沿著切割道鋸切晶圓。晶圓裝設在支撐構件(例如延展整個膜框的黏著膜)上，鋸子反覆用於垂直與水平切割道。採行刻劃或鋸切的一個問題在於碎片和鑿孔會沿著晶粒的斷裂邊緣形成。此外，裂痕會形成及從晶粒邊緣傳佈到基板內，導致積體電路無效。剝落和破裂在刻劃方面尤其嚴重，因為在晶體結構的<110>方向上，方形或矩形晶粒只有一側可被刻劃。因而，劈開晶粒另一側將產生鋸齒狀分離線。由於剝落和破裂，晶圓上的晶粒間需有額外間距，以免破壞積體電路，例如使碎片和裂痕與實際積體電路保持距離。因應間距要求，標準尺寸晶圓上無法形成許多晶粒，以致浪費了可用於電路的晶圓地產(real estate)。使用鋸子加劇了半導體晶圓上的地產浪費。鋸刃厚度為約15微米。故為確保鋸切周圍的破裂和其它破壞不會損害積體電路，各晶粒的電路往往需分開300至500微米。另外，切割後，需實質清洗各晶粒，以移除鋸切製程產生的微粒和其它污染物。
亦已採用電漿切割，但電漿切割也有所限制。舉例而言，阻礙電漿切割實施的一限制為成本。用於圖案化光阻 的標準微影操作將致使實施成本過高。可能阻礙電漿切割實施的另一限制為沿著切割道切割時，常用金屬(例如銅)的電漿處理會造成生產問題或產量限制。
本發明的實施例包括切割半導體晶圓的方法及用於切割半導體晶圓的設備。
在一實施例中，一種切割半導體晶圓(該半導體晶圓具有前表面，該前表面上具有複數個積體電路)的方法涉及下列步驟：於半導體晶圓的前表面上方形成遮罩層。該方法也涉及下列步驟：雷射刻劃遮罩層及半導體晶圓的前表面，以在遮罩層中提供刻劃線，且刻劃線部份進入半導體晶圓。雷射刻劃涉及使用雙聚焦透鏡來提供雙聚焦點光束。該方法也涉及下列步驟：透過刻劃線蝕刻半導體晶圓，以單分積體電路。
在另一實施例中，用於切割具有複數個積體電路之半導體晶圓的系統包括生產介面(factory interface)。雷射刻劃設備耦接生產介面，並包括雙聚焦透鏡。電漿蝕刻腔室耦接生產介面。
在另一實施例中，一種切割單晶矽基板(該單晶矽基板具有前表面，該前表面上具有複數個積體電路)的方法涉及下列步驟：於單晶矽基板之前表面上方形成遮罩層。單晶矽基板的前表面包括聚亞醯胺鈍化層，聚亞醯胺鈍化層設置於部份暴露的金屬柱/焊料凸塊對(pair)之間。遮罩層形成於聚亞醯胺鈍化層及金屬柱/焊料凸塊對上。該方法也涉及下列步 驟：雷射刻劃遮罩層、聚亞醯胺鈍化層及單晶矽基板的前表面，以於遮罩層中及聚亞醯胺鈍化層中提供刻劃線，且刻劃線部份進入單晶矽基板。雷射刻劃涉及使用雙聚焦透鏡來提供雙聚焦點光束。可以飛秒系雷射進行雷射刻劃。該方法也涉及下列步驟：透過刻劃線電漿蝕刻單晶矽基板，以單分積體電路。
100‧‧‧晶圓
102‧‧‧區域
104‧‧‧垂直切割道
106‧‧‧水平切割道
200‧‧‧遮罩
202、204‧‧‧間隙
206‧‧‧區域
250‧‧‧晶圓
301‧‧‧鈍化層
302‧‧‧遮罩
500A、500B、500C‧‧‧通孔
502A‧‧‧顯著破壞
502B‧‧‧破壞
502C‧‧‧無破壞
600‧‧‧切割道區域
602‧‧‧矽基板的頂部分
604‧‧‧第一二氧化矽層
606‧‧‧第一蝕刻終止層
608‧‧‧第一低K介電層
610‧‧‧第二蝕刻終止層
612‧‧‧第二低K介電層
614‧‧‧第三蝕刻終止層
616‧‧‧無摻雜矽玻璃層
618‧‧‧第二二氧化矽層
620‧‧‧鈍化層
622‧‧‧銅金屬化物
700‧‧‧作圖
702‧‧‧結晶矽
704‧‧‧銅
706‧‧‧結晶二氧化矽
708‧‧‧非晶二氧化矽
800‧‧‧方程式
900‧‧‧製程工具
902‧‧‧生產介面
904‧‧‧負載鎖定室
906‧‧‧群集工具
908‧‧‧電漿蝕刻腔室
910‧‧‧雷射刻劃設備
912‧‧‧沉積腔室
914‧‧‧濕式/乾式站
1000‧‧‧電腦系統
1002‧‧‧處理器
1004‧‧‧主記憶體
1006‧‧‧靜態記憶體
1008‧‧‧網路介面裝置
1010‧‧‧視頻顯示器
1012‧‧‧文數輸入裝置
1014‧‧‧游標控制裝置
1016‧‧‧訊號產生裝置
1018‧‧‧次要記憶體
1020‧‧‧網路
1022‧‧‧軟體
1026‧‧‧處理邏輯
1030‧‧‧匯流排
第1A圖繪示根據本發明之一實施例的待切割半導體晶圓的頂視圖。
第1B圖繪示根據本發明之一實施例的待切割半導體晶圓的頂視圖，其中切割遮罩形成於待切割半導體晶圓上。
第2A圖繪示目前最先進之DRAM晶圓的一部分的剖面圖。
第2B圖繪示的剖面圖代表用於第2A圖之目前最先進之DRAM晶圓的一部分之切割製程中的操作。
第3A圖繪示根據本發明之一實施例，在切割半導體晶圓的方法進行期間，包括複數個積體電路之半導體晶圓的剖面圖。
第3B圖繪示根據本發明之一實施例，在切割半導體晶圓的方法進行期間，包括複數個積體電路之半導體晶圓的剖面圖。
第3C圖繪示根據本發明之一實施例，在切割半導體晶圓的方法進行期間，包括複數個積體電路之半導體晶圓的剖面圖。
第4A圖繪示根據本發明之一實施例的具有兩個焦點的雙聚焦透鏡，該雙聚焦透鏡可用於雷射刻劃晶圓(晶圓上具有厚鈍化層)。
第4B圖繪示根據本發明之另一實施例的具有兩個焦距的另一雙聚焦透鏡，該雙聚焦透鏡可用於雷射刻劃晶圓(晶圓上具有厚鈍化層)。
第5圖繪示根據本發明之一實施例，使用在飛秒範圍的雷射脈衝與更長脈衝時間比較的結果。
第6圖繪示根據本發明之一實施例，可用在半導體晶圓或基板的切割道區域中之材料堆疊的剖面視圖。
第7圖包括根據本發明之一實施例，就結晶矽(c-Si)、銅(Cu)、結晶二氧化矽(c-SiO2)及非晶二氧化矽(a-SiO2)而言之吸收係數作為光子能量之函數的作圖。
第8圖為一方程式，該方程式顯示以給定雷射之雷射強度作為雷射脈衝能量、雷射脈衝寬度及雷射光束半徑之函數的關係。
第9圖繪示根據本發明之一實施例，用於晶圓或基板的雷射和電漿切割之工具佈局的方塊圖。
第10圖繪示根據本發明之一實施例的示例性電腦系統之方塊圖。
茲描述切割半導體晶圓的方法，各晶圓上具有複數個積體電路。為了提供對本發明的實施例之徹底瞭解，在以下說明中提出許多特定細節，如雷射刻劃及電漿蝕刻條件與 材料狀態(material regime)。熟諳此技術者將明白，可不依該等特定細節實踐本發明的實施例。在其它情況下，並不詳述諸如積體電路製造等已知態樣，以免不必要地使本發明的實施例變得晦澀難懂。另外，應理解圖式所示各種實施例為代表性說明，且該等實施例未必按比例繪製。
涉及初始雷射刻劃與後續電漿蝕刻的混合式晶圓或 基板切割製程可被執行來單分(singulate)晶粒。雷射刻劃製程可用於乾淨地移除遮罩層、有機與無機介電層和元件層。接著可在晶圓或基板暴露或部分蝕刻後，終止雷射蝕刻製程。 接著可利用切割製程的電漿蝕刻部分來蝕刻穿過晶圓或基板的塊體(bulk)，如穿過塊體單晶矽，以產生晶粒或晶片單分或切割。在本文的特定實施例中，描述了切割具有厚鈍化聚合物層之晶圓的方法及設備，包括用於此類混合式切割的雷射刻劃之雙聚焦光學系統。
為了提供概括的背景，習用晶圓切割方式包括基於 潔淨的機械分離之鑽石鋸切割、起始雷射刻劃及後續的鑽石鋸切割或奈秒或皮秒雷射切割。就薄的晶圓或基板單分(如50微米厚的塊體矽單分)而言，習用方式僅能產生不良的製程品質。當從薄的晶圓或基板單分晶粒時，可能面臨的某些挑戰包括：微裂痕形成或不同層間的脫層、無機介電層的剝落、嚴格切口寬度控制的保持，或精確的剝蝕深度控制。本發明的實施例包括，對克服一或多個以上挑戰來說可能有用的混合式雷射刻劃及電漿蝕刻晶粒單分方式。
根據本發明之一實施例，可使用雷射刻劃及電漿蝕 刻之組合來切割半導體晶圓成為個體化的積體電路或單分的積體電路。在一個實施例中，飛秒系雷射刻劃可用作基本上的(若非完全的)非熱製程(non-thermal process)。舉例而言，可定位飛秒系雷射刻劃而無熱損傷區(heat damage zone)或僅有可忽略的熱損傷區。在一實施例中，本文的方式可用於單分具超低k膜的積體電路。採行習知切割時，需配合此低k膜減慢鋸切。另外，現今的半導體晶圓在切割前常會被薄化。有鑒於此，在一實施例中，現在可實踐遮罩圖案化及以飛秒系雷射進行部分晶圓刻劃的組合，及隨後的電漿蝕刻製程。在一個實施例中，以雷射直接寫入可消除對光阻層之微影圖案化操作的需求，並可以很少的成本被執行。在一個實施例中，可使用穿過通孔類型的矽蝕刻以在電漿蝕刻環境中完成切割製程。
因此，在本發明之一態樣中，可使用雷射刻劃及電漿蝕刻的組合來切割半導體晶圓成為單分的積體電路。第1A圖繪示根據本發明之一實施例的待切割半導體晶圓之頂視圖。第1B圖繪示根據本發明之一實施例的待切割半導體晶圓之頂視圖，其中切割遮罩形成於待切割半導體晶圓上。
參照第1A圖，半導體晶圓100具有複數個區域102，複數個區域102包括積體電路。區域102被垂直切割道104及水平切割道106分隔。切割道104及106為不含有積體電路之半導體晶圓的區塊，且經設計使得晶圓將沿著切割道的位置被切割。本發明的某些實施例涉及使用飛秒系雷射刻劃及電漿蝕刻技術的組合，以沿著切割道切割通過半導體晶 圓的溝槽，使得晶粒被分隔成單獨的晶片或晶粒。由於雷射刻劃和電漿蝕刻製程皆與晶體結構定向無關，因此待切割之半導體晶圓的晶體結構對於完成通過晶圓的垂直溝槽可能是不重要的。
參照第1B圖，半導體晶圓100具有遮罩200，遮罩200沉積於半導體晶圓100上。可用雷射刻劃製程來圖案化遮罩200及部分半導體晶圓100，以沿著切割道104及106定位(如，間隙202及204)，半導體晶圓100將於切割道處被切割。半導體晶圓100的積體電路區域被遮罩200覆蓋並保護。可安置遮罩200的區域206使得在後續蝕刻製程期間，積體電路不會被蝕刻製程劣化。水平間隙204及垂直間隙202形成於區域206之間來界定區塊，所述區塊將在蝕刻製程期間被蝕刻而最終切割半導體晶圓100。
更特定的實施例針對新世代DRAM記憶體晶片的單分考量(singulation consideration)，所述DRAM記憶體晶片承載50um或更高的用於互連線之凸塊，並具有將近35um至50um的厚聚亞醯胺層圍繞凸塊。包括厚聚亞醯胺層可提供機械性支撐、電性隔離及鈍化，僅暴露出凸塊頂表面用於焊接。然而，在切割計畫(dicing scheme)中必須解決這樣的厚鈍化層。在一實施例中，首先以水溶性遮罩層塗佈晶圓，並接著以飛秒雷射刻劃晶圓以移除Si基板上方的所有層。雷射刻劃後接著電漿切割，以蝕刻掉Si基板。由於聚亞醯胺鈍化層的大厚度(這樣的厚度比得上典型50um厚的晶圓之Si基板厚度)之故，對雷射刻劃的挑戰在於雷射刻劃所產生之溝槽的乾淨 度及製程產量。
為了提供完整背景，第2A圖繪示目前最先進之 DRAM晶圓的一部分之剖面圖。參照第2A圖，晶圓250上具有DRAM記憶體晶片，DRAM記憶體晶片具有通常高度為10至35um的金屬凸塊及焊料球。DRAM記憶體晶片也包括元件層及鈍化層，所述層全設置於Si基板上。第2B圖繪示的剖面圖代表用於第2A圖之目前最先進之DRAM晶圓的一部分之切割製程中的操作。參照第2B圖，遮罩層設置於第2A圖的結構上方。進行雷射刻劃以在凸塊/焊料球之間提供溝槽，以提供打開的溝槽。可接著透過溝槽進行電漿蝕刻，以進行晶圓切割。
相對於第2A及2B圖，第3A至3C圖繪示根據本發 明之一實施例，在進行切割半導體晶圓的方法期間，包括複數個DRAM晶片(積體電路)之新式DRAM晶圓350的一部分之剖面圖。
參照第3A圖，晶圓350上具有DRAM記憶體晶片， DRAM記憶體晶片具有將近50微米或更高的金屬凸塊/焊料球對(pair)。可在金屬凸塊/焊料球對之間使用將近35至50微米的有機層(如聚亞醯胺層)作為鈍化層301，僅暴露這些金屬凸塊/焊料球對的最上方部分。鈍化層301可為DRAM晶粒的必要結構部件。DRAM記憶體晶片也包括元件層及鈍化層，所述層全設置於Si基板上。
參照第3B圖，遮罩302形成於第3A圖的結構上方。 遮罩302可由覆蓋並保護暴露的凸塊/焊料球對之層所構成。 再次參照第3B圖，可以雷射刻劃製程圖案化遮罩302，以提供具間隙310的經圖案化遮罩308。也可用雷射刻劃製程來刻劃鈍化層301連同元件層鈍化層，暴露介於積體電路之間(即，介於個別的DRAM晶片之間)之Si基板的區域。可沿著形成於元件層及鈍化層中的切割道(未繪示)進行雷射刻劃製程。根據本發明之一實施例，如第3B圖所描繪，雷射刻劃製程進一步形成溝槽312，溝槽312部份進入積體電路之間的Si晶圓的區域。
根據本發明之一實施例，切割這樣的新式DRAM晶 圓的挑戰包括：乾淨地雷射刻劃穿過厚聚亞醯胺鈍化層301並穿過下方元件層，而不會導致元件/Si介面中的脫層(delamination)。在一實施例中，為了應對這樣的挑戰，可在雷射刻劃製程期間使用雙聚焦透鏡，下文將聯合第4A及4B圖描述雷射刻劃製程的範例。
第4A圖繪示根據本發明之一實施例的具有兩個焦 點的雙聚焦透鏡，此雙聚焦透鏡可用於雷射刻劃晶圓，該晶圓上具有厚鈍化層。參照第4A圖，圖中繪示雷射刻劃製程期間，來自第3B圖的結構，其中雙聚焦透鏡在厚鈍化層301上方的遮罩層301中提供第一焦點(焦點1)，並同時在厚鈍化層301下方的元件層中提供第二焦點(焦點2)。在一實施例中，可在不使用振鏡(Galvo)的情況下操作第4A圖的雙聚焦透鏡。在一個實施例中，可提供固定式雙聚焦光束。在一個實施例中，可藉由X-Y平臺單獨移動來提供光束定位以進行雷射刻劃製程，即，沒有振鏡掃描器(Galvo scanner)。
第4B圖繪示根據本發明之另一實施例的具有兩個 焦距的另一雙聚焦透鏡，該雙聚焦透鏡可用於雷射刻劃晶圓(晶圓上具有厚鈍化層)。在一實施例中，可使用振鏡(Galvo)操作第4B圖的雙聚焦透鏡。在一個實施例中，發射穿過雙聚焦透鏡的準直光束被轉變成具有兩個焦點的光束。在物件平面(object plane)處的雙聚焦點光束影像接著透過振鏡掃描透鏡(Galvo scan lens)被轉移至工作表面上。在一個實施例中，可藉由X-Y平臺移動與振鏡掃描器結合來提供光束定位，以進行雷射刻劃製程。
更概括來說，就深度材料移除而言，當材料被逐層 剝蝕去除時，剝蝕點處的工件表面便不再處於雷射焦平面中。這意味著由於剝蝕點前進的緣故，雷射光束強度及焦點尺寸不再與一開始所想要的雷射光束強度及焦點尺寸相同，因而造成較不受控制的剝蝕製程。儘管可達到目標剝蝕深度，但這會與某些成本有關聯，所述成本包括：製程產量減少，及/或較寬切口，或介電質/金屬介面處或介電質/矽介面處的脫層，錐度不足以產生所需的矽基板開口，或難以清潔溝槽底部(為了成功的電漿蝕刻)。因此，在整個雷射刻劃製程中於前進的剝蝕表面上維持恆定的雷射光束強度及恆定的焦點尺寸是有利的。
根據本發明之一實施例，為了有效率地使用雷射能 量來移除Si基板上方的厚層，可將雷射光束轉變成雙聚焦光束並應用於雷射刻劃製程。有兩個可用的選項來實現雙聚焦光束：固定式雙焦點結合線性平臺運動系統，即，固定的(非 掃描式)物鏡加上由X-Y平臺所承載的工件；或成像的雙聚焦光束與振鏡掃描器和線性平臺結合。可獲得具有兩個焦點的光束之光學路徑概要地繪示於第4B圖中，其中可視情況將可變的光束擴張器(expander)插在第一成像透鏡後方，致使整體放大率可被調整，並因此使焦點尺寸可被調整。在這樣的佈置中，當準直光束被發射穿過雙聚焦透鏡時，準直光束被轉變成具有兩個焦點的光束。在物件平面處的雙聚焦點光束影像接著透過掃描透鏡被轉移至工作表面上。以上配置可替代為：可在沒有第一成像透鏡的情況下實施成像系統，同時仍在工作表面處維持遠心光束。
在一實施例中，當雷射光束通過雙聚焦透鏡，雷射 光束的中央部分被透鏡的一區段攔截，該區段具有比透鏡的外圍部分更長的焦距，形成兩個聚焦點，其中一個聚焦點位在另一個聚焦點上方，如第4A圖所示。雙聚焦透鏡的中央部分所形成的聚焦區可經設計以產生深入材料之密集雷射能量，而被透鏡的外圍部分所攔截的能量則產生上方焦點。這樣的雙聚焦光束可在介於兩個焦點之間的距離上產生高雷射能量密度。就具有厚鈍化層的晶圓而言，這樣的雙聚焦光束可提供足夠高的能量密度來打開基板，同時在上方材料表面處維持足夠的能量密度來進行刻劃製程。預期雙聚焦光束點可使雷射移除厚層(遮罩層+聚亞醯胺鈍化層+元件層)的能力擴大，否則藉由使用單焦點透鏡可能無法妥善處理所述厚層。
在一實施例中，刻劃設備可增進溝槽品質，如脫層的逐漸變小(taper)及減少。雙聚焦雷射光束也可有利於晶圓/ 切割膠帶系統的厚度變化(對晶圓/切割膠帶系統的厚度變化變得較不敏感)。就具有單一焦點的雷射光束而言，若雷射聚焦於頂表面處，在移除頂部遮罩及聚亞醯胺層之後，因為在介電質/Si基板介面處可達到的通量不足，散焦的雷射光束可造成介電質/Si基板介面處的脫層。然而，若雷射光束聚焦在元件層，在遮罩/聚亞醯胺層處的雷射光束處於散焦的平面，導致可能無法被接受之頂部表面處的寬開口及錐形的溝槽。 用雙聚焦透鏡配置可化解對脫層和溝槽錐形控制二者的顧慮。可用多種光學部件來產生具有雙焦點或多焦點的光束，所述光學部件包括，但不限於，特殊設計的非球面透鏡、繞射透鏡或混合式透鏡，所述混合式透鏡可結合球形表面或非球形表面與繞射結構。關鍵在於透鏡上存在兩個或更多個圓圈區塊(circular zone)，通常以內區塊產生較長的焦距和較大的焦點，而外區塊則因為較高的數值孔徑而產生較短的焦距和較小的焦點。焦距的值也是透鏡設計參數，透鏡設計參數取決於材料類型、溝槽幾何及待達成的剝蝕深度。以典型的成像系統來說，介於最短焦距與最長焦距之間的距離與成像系統的光學放大率的平方成正比。舉例而言，若成像系統的放大率為0.3X，則在最末物鏡的焦點處之焦距間隔(focal length spacing)為多焦距透鏡之焦距間隔的1/9。此性質可能可藉由在不會實質改變焦點尺寸的情況下調整焦距間隔，而有利於刻劃製程的最佳化。或者，在具有可變的光束擴張器之系統中，可改變放大率來迫使焦距間隔的改變。
進一步，除了用於聚焦點的類高斯(Gaussian-like) 強度輪廓外，多焦透鏡還可為光束整形器(beam shaper)而產生訂製的強度輪廓，如高帽(top-hat)形輪廓。並且，為了使所產生之溝槽的品質最佳化，可就不同的焦點而有不同的輪廓。 可與雙聚焦光束概念連結的是具有小於500fs脈衝寬度、500nm至1300nm波長及300kHz或更高的脈衝重複率之飛秒雷射光束。
現請參照第3C圖，透過經圖案化遮罩308中的刻劃 線來蝕刻DRAM晶圓350，以單分積體電路。根據本發明之一實施例，蝕刻DRAM晶圓350可包括最終完全蝕刻穿過DRAM晶圓350，如第3C圖所描繪。
根據本發明之一實施例，再次參照第3A至3C圖， 形成遮罩302包括形成一層，該層例如，但不限於，水溶性遮罩層、UV可硬化遮罩、光阻層或I-線圖案化層(I-line patterning layer)。
在水溶性遮罩層的例子中，在一實施例中，水溶性層可容易溶解在水性介質中。舉例而言，在一個實施例中，水溶性層由可溶解在鹼性溶液、酸性溶液或去離子水之一或多者中的材料所構成。在一實施例中，可依賴加熱製程維持水溶性層的水溶性，如在約攝氏50至160度之範圍內加熱。舉例而言，在一個實施例中，水溶性層暴露在用於雷射和電漿蝕刻單分製程的腔室環境後，可溶解在水溶液中。在一個實施例中，水溶性晶粒層可由如，但不限於，聚乙烯醇、聚丙烯酸、聚葡萄糖、聚甲基丙烯酸、聚乙烯亞胺，或聚環氧乙烷之材料所構成。在一特定實施例中，水溶性層在水溶液 中具有約在每分鐘1至15微米範圍內的蝕刻速率，且更特定地，是約每分鐘1.3微米的蝕刻速率。在另一特定實施例中，水溶性層由旋塗(spin-on)技術所形成。
在UV可硬化遮罩層的例子中，在一實施例中，遮 罩層具有對UV光的感受性，UV光可降低至少約80%之UV可硬化層的黏著度。在一個這樣的實施例中，UV層可由聚氯乙烯或丙烯酸系材料所構成。在一實施例中，UV可硬化層可由具有黏著性質的材料或材料的堆疊所構成，所述黏著性質可因暴露於UV光而弱化。在一實施例中，UV可硬化黏著膜對約365nm的UV光敏感。在一個這樣的實施例中，此敏感度使能用LED光來進行硬化。
在光阻層的例子中，在一實施例中，遮罩層可由還 適於在微影製程中使用的材料所構成。在一個實施例中，光阻層可由正型光阻材料所構成，所述光阻材料可例如，但不限於，248奈米(nm)光阻、193nm光阻、157nm光阻、極紫外線(EUV)光阻，或含有雙氮基醌(diazonaphthoquinone)敏化劑之酚樹脂介質(phenolic resin matrix)。在另一個實施例中，光阻層可由負型光阻材料所構成，所述光阻材料可例如，但不限於，聚順異戊二烯(poly-cis-isoprene)及聚桂皮酸乙烯酯(poly-vinyl-cinnamate)。
在一實施例中，DRAM晶圓350可實質由適用於承 受製造製程之材料所構成，且半導體處理層可適當地配置在所述材料上。舉例而言，在一個實施例中，半導體晶圓或基板可由IV族系材料構成，所述IV族系材料例如，但不僅限 於，結晶矽(如所示)、鍺或矽/鍺。在一特定實施例中，提供半導體晶圓包括：提供單晶矽基板。在特定實施例中，可以雜質原子摻雜單晶矽基板。在另一個實施例中，半導體晶圓或基板可由III-V族材料所構成，所述III-V族材料可如，用於製造發光二極體(LED)之III-V族材料基板。
在一實施例中，半導體晶圓的上方或內部已設置半 導體元件的陣列，作為積體電路(圖示為DRAM積體電路)的一部分。這樣的半導體元件之實例可包括，但不限於，在矽基板中製造且包裝在介電層中的記憶元件或互補式金氧半導體(CMOS)電晶體。複數個金屬互連線可形成在元件或電晶體上，及周遭之介電層中，且可被用於電氣耦接元件或電晶體，以形成積體電路。組成切割道之材料可類似或相同於用來形成積體電路之材料。舉例而言，切割道可由介電材料層、半導體材料層，與金屬化層所構成。在一個實施例中，一或多個切割道包括測試元件，測試元件類似於積體電路的實際元件。
在一實施例中，以雷射刻劃製程圖案化遮罩306可 包括：使用具有飛秒範圍內之脈衝寬度的雷射。詳言之，可使用波長在可見光譜加上紫外線(UV)和紅外線(IR)範圍(整體為寬頻光譜)之雷射來提供飛秒系雷射，即脈衝寬度在飛秒(10-15秒)等級之雷射。在一個實施例中，剝蝕不是，或基本上不是靠波長決定，且因此剝蝕適用於複合膜，如遮罩、鈍化層、切割道還可能有部分Si晶圓之膜。
第5圖繪示根據本發明之一實施例，使用飛秒範圍 的雷射脈衝對照較長頻率的作用。參照第5圖，對照較長脈衝寬度(例如以皮秒處理通孔500B造成的破壞502B和以奈秒處理通孔500A造成的顯著破壞502A)，使用具有飛秒範圍內之脈衝寬度的雷射，可減輕或消除熱破壞問題(例如以飛秒處理通孔500C乃最小化成無破壞502C)。如第5圖所描繪，消除或減輕形成通孔500C期間的破壞可能是因為缺少低能量再耦合(如可見於皮秒系雷射剝蝕)或熱平衡(如可見於奈秒系雷射剝蝕)所致。
雷射參數選擇，如脈衝寬度，對於發展最小化剝落、 微裂痕、脫層以達成乾淨雷射刻劃切割之成功的雷射刻劃和切割製程而言可能是關鍵。雷射刻劃切割越乾淨，可對最終晶片切割進行的蝕刻處理就越平順。在半導體元件晶圓中，許多不同材料型(如，導體、絕緣體、半導體)和厚度的功能層通常被設置在半導體元件晶圓上。此類材料可包括，但不限於，有機材料(如聚合物)、金屬，或無機介電質(如二氧化矽和氮化矽)。
介於設置在晶圓或基板上之獨立積體電路之間的切 割道可包括與積體電路本身相似或相同的層。舉例而言，第6圖繪示根據本發明之一實施例，可用於半導體晶圓或基板之切割道區域的材料堆疊之剖面視圖。
參照第6圖，切割道區域600可包括矽基板的頂部 分602、第一二氧化矽層604、第一蝕刻終止層606、第一低K介電層608(如，具有小於二氧化矽的介電常數4.0之介電常數)、第二蝕刻終止層610、第二低K介電層612、第三蝕 刻終止層614、無摻雜矽玻璃(undoped silica glass；USG)層616、第二二氧化矽層618，作為範例材料堆疊。再次參照第6圖，如上文所討論，可包括非常厚的鈍化層620(如35微米至50微米厚的聚亞醯胺層)。儘管未圖示，可將遮罩層(如水溶性遮罩層)設置於厚鈍化層620的上方。銅金屬化物622安置在第一蝕刻終止層606與第三蝕刻終止層614之間，且穿過第二蝕刻終止層610。在一特定實施例中，第一、第二及第三蝕刻終止層606、610及614可由氮化矽組成，而低K介電層608及612由摻碳氧化矽材料組成。
在習用的雷射照射(如奈秒系或皮秒系雷射照射) 下，切割道600之材料在光吸收和剝蝕機制方面表現得相當不同。舉例而言，如二氧化矽之介電層，在一般條件下，對於所有商業上可獲得的雷射波長而言基本上是透明的。相對的，金屬、有機物(如，低K材料)和矽可以很輕易地耦接光子，特別是在回應奈秒系或皮秒系雷射照射的情況下。舉例而言，第7圖包括根據本發明之一實施例，就結晶矽(c-Si，702)、銅(Cu，704)、結晶二氧化矽(c-SiO2，706)，與非晶二氧化矽(a-SiO2，708)而言之吸收係數作為光子能量之函數的作圖700。第8圖為方程式800，該方程式顯示以給定雷射之雷射強度作為雷射脈衝能量、雷射脈衝寬度及雷射光束半徑之函數的關係。
在一實施例中，使用方程式800和吸收係數的作圖 700，用於飛秒系雷射製程之參數可經選擇以對無機和有機介電質、金屬與半導體具有基本上共通的剝蝕效果，儘管這些 材料之通常能量吸收特徵在某些條件下可能有很大的差異。 舉例而言，二氧化矽之吸收率是非線性的，且在合適的雷射剝蝕參數下，二氧化矽之吸收率可能變得與有機介電質、半導體及金屬的吸收率更趨一致。在一個這樣的實施例中，高強度和短脈衝寬度之飛秒系雷射製程被用來剝蝕層之堆疊，所述層包括二氧化矽層，及有機介電質、半導體或金屬中之一或多者。在一特定實施例中，於飛秒系雷射照射製程中使用大約小於或等於400飛秒的脈衝，以移除遮罩、厚聚亞醯胺層、切割道及部分矽基板。
相對的，若選擇非最佳雷射參數，則在涉及無機介 電質、有機介電質、半導體或金屬中之兩者或兩者以上之堆疊結構中，雷射剝蝕製程可能造成脫層問題。舉例而言，雷射穿透高帶隙能量介電質(諸如具有約9eV帶隙之二氧化矽)，而無可量測的吸收。然而，雷射能量可在下方的金屬層或矽層中被吸收，從而引起該金屬層或矽層之顯著汽化。 汽化可產生高壓，使上覆的二氧化矽介電層升起，且可能造成嚴重的層間脫層及微裂。在一實施例中，儘管皮秒系雷射照射製程在複合堆疊中導致微裂及脫層，但已證明飛秒系雷射照射製程不會導致相同材料堆疊之微裂或脫層。
為了能夠直接剝蝕介電層，介電材料可能需要發生 離子化，以使得該等介電材料藉由強吸收光子而與導電材料表現相似。所述吸收可在最終剝蝕介電層之前阻礙大部分雷射能量穿透至下方的矽層或金屬層。在一實施例中，當雷射強度足夠高以致在無機介電材料中引發光子離子化及撞擊離 子化時，無機介電質之離子化是可行的。
根據本發明之一實施例，合適的飛秒系雷射製程的 特徵為高峰值強度(照射度)，該高峰值強度通常在各種材料中造成非線性之交互作用。在一個這樣的實施例中，飛秒雷射源具有約在10飛秒至500飛秒之範圍的脈衝寬度，雖然較佳是在100飛秒至400飛秒的範圍的脈衝寬度。在一個實施例中，飛秒雷射源具有約在1570奈米至200奈米之範圍的波長，雖然較佳是在540奈米至250奈米的範圍的波長。在一個實施例中，雷射和相應的光學系統可在工作表面處提供約在3微米至15微米的範圍內之焦點，雖然較佳是約在5微米至10微米的範圍或介於10微米與15微米之間的焦點。在一實施例中，如聯合第4A及4B圖所描述，可聯合飛秒系雷射使用雙聚焦透鏡。
在工作表面的空間光束輪廓(spacial beam profile)可 能是單模態(高斯)或具有高帽(top-hat)形輪廓。在一實施例中，雷射源具有約在200kHz至10MHz之範圍的脈衝重覆率，雖然較佳是約在500kHz至5MHz之範圍的脈衝重覆率。 在一實施例中，雷射源在工作表面遞送約在0.5uJ至100uJ之範圍的脈衝能量，雖然較佳是約在1uJ至5uJ之範圍的脈衝能量。在一實施例中，雷射刻劃製程沿著工件表面以約在500mm/sec至5m/sec之範圍的速度運作，雖然較佳是約在600mm/sec至2m/sec之範圍的速度運作。
刻劃製程可只以單程運作，或多程運作，但在一實施例中，刻劃製程較佳為1至2程。可以給定之脈衝重覆率 下的一連串單一脈衝或一連串脈衝爆發等方式來應用雷射。在一實施例中，在元件/矽介面處量測之雷射光束產生的切口寬度約在2微米至15微米的範圍，雖然在矽晶圓劃線/切割中，該切口寬度較佳是約在6微米至10微米的範圍。
可選擇具有效益和優點的雷射參數，如提供足夠高之雷射強度，以達成無機介電質(如，二氧化矽)的離子化，和最小化在無機介電質的直接剝蝕前之下層損害所造成之脫層和剝落。並且，可選擇參數以提供用於具有精確受控剝蝕寬度(如，切口寬度)和深度之工業應用的重要製程產量。如上所述，相較於皮秒系和奈秒系雷射剝蝕製程，飛秒系雷射更加適於提供這些優點。然而，即使在飛秒系雷射剝蝕的光譜中，某些波長可提供相較於其他波長更好的效能。舉例而言，在一個實施例中，相較於具有接近或在IR範圍之波長的飛秒系雷射製程，具有接近或在UV範圍之波長的飛秒系雷射製程提供更乾淨的剝蝕製程。在這樣特定的實施例中，適用於半導體晶圓或基板劃線之飛秒系雷射製程，是基於具有約小於或等於540奈米波長之雷射。在這樣特定的實施例中，可使用具有約小於或等於540奈米波長之雷射的約小於或等於400飛秒之脈衝。然而，在替代的實施例中，可使用雙重雷射波長(如，IR雷射和UV雷射之結合)。
在一實施例中，蝕刻半導體晶圓包括使用電漿蝕刻製程。在一個實施例中，可使用穿矽通孔(through-silicon via)類型之蝕刻製程。舉例而言，在一特定實施例中，半導體晶圓的材料(如，矽)之蝕刻速率可大於每分鐘25微米。超高密 度電漿源可被用於晶粒單分製程之電漿蝕刻部分。適用於進行如此電漿蝕刻製程之範例製程腔室是可從美國加州森尼韋爾市之應用材料公司取得之Applied Centura® SilviaTM蝕刻系統。相較於即使藉由磁場增強提供改良之可能僅具有電容性耦合之系統，Applied Centura® SilviaTM蝕刻系統結合電容性和感應RF耦合，而可更獨立控制離子密度和離子能量。此結合使得離子密度能有效從離子能量去耦合，以便在即使非常低壓力、在沒有高潛在損害性、高DC偏壓等級下，達成相對高密度電漿。如此造成極寬之製程視窗。然而，可使用任何能蝕刻矽之電漿蝕刻腔室。在示例性實施例中，使用深矽蝕刻，以在大於約40%之習用矽蝕刻速率之蝕刻速率下蝕刻單晶矽基板或晶圓404，而維持基本上精確輪廓控制和實際上無起伏側壁。在一特定實施例中，可使用穿矽通孔類型之蝕刻製程。蝕刻製程是基於從反應氣體產生之電漿，反應氣體通常是氟系氣體，如SF6、C4F8、CHF3、XeF2或可在相對快的蝕刻速率下蝕刻矽之任何其它反應氣體。在一實施例中，可在單分製程後移除遮罩層。
因此，請再參照第3A至3C圖，可藉由穿過遮罩層、 穿過晶圓切割道(包括金屬化物)且部分進入矽基板之起始雷射剝蝕來進行晶圓切割。可選擇飛秒範圍中的雷射脈衝寬度。雷射刻劃製程可包括使用雙聚焦透鏡。接著可藉由後續穿矽深電漿蝕刻(through-silicon deep電漿蝕刻)來完成晶粒單分。單分製程可進一步包括圖案化晶粒附接膜(die attach film)、暴露支撐膠帶(backing tape)的頂部分以及單分晶粒附 接膜。在一實施例中，可藉由雷射製程或藉由蝕刻製程來單分晶粒附接膜。進一步的實施例可包括後續從支撐膠帶移除基板的經單分部分(如，作為獨立積體電路)。在一個實施例中，經單分的晶粒附接膜仍保存在基板的經單分部分之背側上。其它實施例可包括從鈍化層301移除遮罩層302。在一實施例中，可從支撐膠帶移去經單分的積體電路，以進行封裝。 在一個這樣的實施例中，可將經圖案化的晶粒附接膜保留在各積體電路的背側上，並包括於最終封裝中。然而，在另一實施例中，可在單分製程期間或之後移除經圖案化的晶粒附接膜。在替代的實施例中，在基板比大約50微米更薄的例子中，可使用雷射剝蝕製程來完全單分基板，而不需使用額外的電漿製程。
單一製程工具可經配置以進行混合式雷射剝蝕和電 漿蝕刻單分製程中的許多或所有操作。舉例而言，第9圖繪示根據本發明之一實施例，用於晶圓或基板的雷射和電漿切割之工具佈局的方塊圖。
參照第9圖，製程工具900包括具有連接著複數個 負載鎖定室904之生產介面(factory irterface，FI)902。群集工具906被連接至生產介面902。群集工具906包括一或多個電漿蝕刻腔室，如電漿蝕刻腔室908。雷射刻劃設備910也被連接至生產介面902。在一具體例中，製程工具900總體的佔地面積可以是約3500毫米(3.5公尺)乘上約3800毫米(3.8公尺)，如第9圖所描繪。
在一實施例中，雷射刻劃設備910安放了飛秒系雷 射。飛秒系雷射適用於進行混合雷射和蝕刻單分製程之雷射剝蝕部分，如上述之雷射剝蝕製程。在一個實施例中，雷射刻劃設備910內也包括可移動平台，可移動平台被設置用以相對飛秒系雷射移動晶圓或基板(或晶圓或基板之載具)。在一特定實施例中，飛秒系雷射也是可移動的。在一個實施例中，雷射刻劃設備910總體的佔地面積可以是約2240毫米乘上約1270毫米，如第9圖所示。然而，應瞭解到，在其它實施例中，也可使用奈秒或皮秒系雷射。在一實施例中，雷射刻劃設備910包括雙聚焦透鏡，如聯合第4A或4B圖所描述的雙聚焦透鏡。
在一實施例中，一或多個電漿蝕刻腔室908經配置 以透過經圖案化遮罩中之間隙來蝕刻晶圓或基板，以單分複數個積體電路。在一個這樣的實施例中，一或多個電漿蝕刻腔室908經配置以進行深矽蝕刻製程。在一特定實施例中，一或多個電漿蝕刻腔室1208是可從美國加州森尼韋爾市的應用材料公司取得之Applied Centura® SilviaTM蝕刻系統。可就用於產生單分的積體電路之深矽蝕刻來特別設計蝕刻腔室，積體電路被安放在單晶矽基板或晶圓之上或之內。在一實施例中，電漿蝕刻腔室908包括高密度電漿源，以促進高矽蝕刻速率。在一實施例中，製程工具900之群集工具906部分包括超過一個蝕刻腔室，以使得單分或切割製程能有高製造產量。
生產介面902可以是合適的大氣埠(atmospheric port)，以作為外部製造設施與雷射刻劃設備910及群集工具 906之間的介面。生產介面902可包括具有手臂或葉片的機器人，以將晶圓(或晶圓載具)從儲存單元(例如前開式晶圓盒)傳送到群集工具906或雷射刻劃設備910或二者。
群集工具906可包括適用於進行單分方法中之功能 的其它腔室。舉例而言，在一個實施例中，可包括沉積腔室912來代替額外蝕刻腔室。沉積腔室912可經配置以在雷射刻劃晶圓或基板前，沉積遮罩至晶圓或基板的元件層上或上方。在一個這樣的實施例中，沉積腔室912適用於沉積水溶性遮罩層。在另一個實施例中，可包括濕式/乾式站914來代替額外的蝕刻腔室。濕式/乾式站可適用於在基板或晶圓的雷射刻劃及電漿蝕刻單分製程之後，清潔殘留物和碎片，或用於移除水溶性遮遮罩。在一實施例中，也可包括測量站作為製程工具900的部件。
本發明的實施例可提供做為電腦程式產品或軟體， 電腦程式產品或軟體可包括內含儲存指令的機器可讀取媒體，用以程式化電腦系統(或其他電子裝置)而進行根據本發明的實施例的製程。在一個實施例中，電腦系統耦接聯合第9圖所述之製程工具900。機器可讀取媒體包括任何用來儲存或傳遞機器(例如電腦)可讀取形式資訊的機構。舉例而言，機器可讀取(例如電腦可讀取)媒體包括機器(例如電腦)可讀取儲存媒體(例如唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等)、機器(例如電腦)可讀取傳輸媒體(電子、光學、聲音或其他形式的傳播訊號(例如紅外線訊號、數位訊號等))等等。
第10圖繪示了電腦系統1000及其之中可被執行之 指令集的示範型機器之圖示，其中指令集是用來使機器進行本文中所描述的方法之任意一或多者。在替代具體例中，機器可被連接(如，網路連接)至在區域網路(LAN)、內部網路、外部網路，或網際網路中之其它機器。機器可操作為主從網路環境之伺服器或客戶端機器，或為在點對點(或分散式)網路環境之對等機器。機器可以是個人電腦(PC)、平板個人電腦、機上盒(STB)、個人數位助理(PDA)、行動電話、網路電器、伺服器、網路路由器、交換器或橋接器，或能執行被機器所採取之具體行動之指令集(循序或其它方式)的任何機器。另外，雖然只有單一機器被顯示，但術語「機器(machine)」應該也被當成包括單獨或共同地執行一組(或多組)指令，以進行本文所述之方法的任一或多者之機器(如，電腦)的任何集合。
範例電腦系統1000包括處理器1002、主記憶體1004 (如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)，如同步動態隨機存取記憶體(SDRAM)或Rambus動態隨機存取記憶體(RDRAM)等)、靜態記憶體1006(如，快閃記憶體、靜態隨機存取記憶體(SRAM)等)，和次要記憶體1018(如，資料儲存裝置)，上述各者彼此間藉由匯流排1030互相通訊。
處理器1002代表一或多個通用處理裝置，如微處理 器、中央處理單元，或類似之物。更明確地，處理器1002可以是複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令字(VLIW)微處理器、實施其他指令集之 處理器，或實施指令集之組合的處理器。處理器1002也可以是一或多個特用處理裝置，如特定應用積體電路(ASIC)、場式可程式閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器，或類似之物。處理器1002可經配置以執行用來進行本文所述操作之處理邏輯1026。
電腦系統1000可進一步包括網路介面裝置1008。 電腦系統1000也可包括視頻顯示器1010(如，液晶顯示器(LCD)、發光二極體顯示器(LED)、陰極射線管(CRT))、文數輸入裝置1012(如，鍵盤)、游標控制裝置1014(如，滑鼠),和訊號產生裝置1016(如，喇叭)。
次要記憶體1018可包括機器可存取儲存媒體(或更 特定地，電腦可讀儲存媒體)1031，在該儲存媒體中儲存收錄本文所述的方法或功能之任一或多者的一或更多組指令(如，軟體1022)。在電腦系統1000執行軟體1022期間，軟體1022也可完全或至少部分地駐留在主記憶體1004及/或處理器1002內，主記憶體1004和處理器1002也構成機器可讀儲存媒體。軟體1022可進一步經由網路介面裝置1008在網路1020上被傳遞或接收。
雖然機器可存取儲存媒體1031在一示範具體例中 是被顯示為單一媒體，但術語「機器可讀儲存媒體(machine-readable storage medium)」應被當成包括儲存一或更多套指令集之單一媒體或多個媒體(如集中式或分散式資料庫，及/或結合快取與伺服器)。術語「機器可讀儲存媒體」也應被當成包括能儲存或編碼用於被機器執行的指令集與使機 器進行本發明的方法之任一或多者的任何媒體。術語「機器可讀儲存媒體」因此應被當成包括(但不僅限於)固態記憶體，及光學與磁學媒體。
根據本發明之一實施例，機器可存取儲存媒體具有儲存於該媒體上的指令，所述指令可導致資料處理系統進行切割半導體晶圓的方法，半導體晶圓包含前表面，前表面上具有複數個積體電路，所述方法涉及下列步驟：在半導體晶圓的前表面上方形成遮罩層。所述方法也涉及下列步驟：雷射刻劃遮罩層及半導體晶圓的前表面，以於遮罩層中提供刻劃線，且刻劃線部份進入半導體晶圓，雷射刻劃涉及使用雙聚焦透鏡來提供雙聚焦點光束。所述方法也涉及下列步驟：透過刻劃線蝕刻半導體晶圓，以單分積體電路。
因此，已揭示用於切割具有厚鈍化聚合物層之晶圓的方法及設備。
301‧‧‧鈍化層
302‧‧‧遮罩

Claims (20)

  1. 一種切割一半導體晶圓的方法，該半導體晶圓包含一前表面，該前表面上具有複數個積體電路，該方法包含下列步驟：於該半導體晶圓之該前表面上方形成一遮罩層；雷射刻劃該遮罩層及該半導體晶圓之該前表面，以於該遮罩層中提供刻劃線，且該等刻劃線部份進入該半導體晶圓，該雷射刻劃涉及使用一雙聚焦透鏡來提供一雙聚焦點光束；以及透過該等刻劃線蝕刻該半導體晶圓，以單分(singulate)該等積體電路。
  2. 如請求項1所述之方法，其中該半導體晶圓之該前表面包含：一鈍化層，設置於部份暴露的多個金屬柱/焊料凸塊對(pair)之間，且其中該遮罩層形成於該鈍化層及該等金屬柱/焊料凸塊對上。
  3. 如請求項2所述之方法，其中該雙聚焦點光束之一第一聚焦點係位於該遮罩層中、該鈍化層上方，且其中該雙聚焦點光束之一第二聚焦點係位於該鈍化層下方。
  4. 如請求項2所述之方法，其中該鈍化層具有將近在35微米至50微米的範圍內之一厚度。
  5. 如請求項1所述之方法，其中該雙聚焦點光束係一固定式光束。
  6. 如請求項1所述之方法，其中該雙聚焦點光束係一活動式光束。
  7. 如請求項1所述之方法，其中以一飛秒系雷射進行該雷射刻劃。
  8. 如請求項1所述之方法，其中蝕刻該半導體晶圓之步驟包含下列步驟：使用一高密度電漿蝕刻製程。
  9. 一種用於切割一半導體晶圓的系統，該半導體晶圓包含複數個積體電路，該系統包含：一生產介面(factory interface)；一雷射刻劃設備，耦接該生產介面，並包含一雙聚焦透鏡；以及一電漿蝕刻腔室，耦接該生產介面。
  10. 如請求項9所述之系統，其中該雙聚焦透鏡係可移動的。
  11. 如請求項9所述之系統，其中該雙聚焦透鏡係固定的。
  12. 如請求項9所述之系統，其中該電漿蝕刻腔室係容置於 一群集工具上，該群集工具耦接該生產介面，該群集工具進一步包含：一沉積腔室，經配置以形成一水溶性遮罩層。
  13. 如請求項12所述之系統，其中該群集工具進一步包含：一濕式/乾式站。
  14. 如請求項9所述之系統，其中該雷射刻劃設備包括一飛秒系雷射。
  15. 如請求項9所述之系統，其中該電漿蝕刻腔室經配置以產生一高密度電漿。
  16. 一種切割一單晶矽基板的方法，該單晶矽基板包含一前表面，該前表面上具有複數個積體電路，該方法包含下列步驟：於該單晶矽基板之該前表面上方形成一遮罩層，其中該單晶矽基板之該前表面包含一聚亞醯胺鈍化層，該聚亞醯胺鈍化層設置於部份暴露的多個金屬柱/焊料凸塊對(pair)之間，且其中該遮罩層形成於該聚亞醯胺鈍化層及該等金屬柱/焊料凸塊對上；雷射刻劃該遮罩層、該聚亞醯胺鈍化層及該單晶矽基板之該前表面，以於該遮罩層中及該聚亞醯胺鈍化層中提供刻劃線，且該等刻劃線部份進入該單晶矽基板，該雷射刻劃涉 及使用一雙聚焦透鏡來提供一雙聚焦點光束，其中以一飛秒系雷射進行該雷射刻劃；以及透過該等刻劃線電漿蝕刻該單晶矽基板，以單分(singulate)該等積體電路。
  17. 如請求項16所述之方法，其中該雙聚焦點光束之一第一聚焦點係位於該遮罩層中、該聚亞醯胺鈍化層上方，且其中該雙聚焦點光束之一第二聚焦點係位於該聚亞醯胺鈍化層下方。
  18. 如請求項16所述之方法，其中該聚亞醯胺鈍化層具有將近在35微米至50微米的範圍內之一厚度。
  19. 如請求項16所述之方法，其中該雙聚焦點光束係一固定式光束。
  20. 如請求項16所述之方法，其中該雙聚焦點光束係一活動式光束。
TW103133050A 2013-10-10 2014-09-24 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備 TWI605508B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361889197P 2013-10-10 2013-10-10
US14/103,529 US9460966B2 (en) 2013-10-10 2013-12-11 Method and apparatus for dicing wafers having thick passivation polymer layer

Publications (2)

Publication Number Publication Date
TW201517154A true TW201517154A (zh) 2015-05-01
TWI605508B TWI605508B (zh) 2017-11-11

Family

ID=52813784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133050A TWI605508B (zh) 2013-10-10 2014-09-24 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備

Country Status (3)

Country Link
US (1) US9460966B2 (zh)
TW (1) TWI605508B (zh)
WO (1) WO2015053929A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825091B (zh) * 2018-04-16 2023-12-11 日商迪思科股份有限公司 晶圓之加工方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449877B2 (en) * 2014-09-17 2016-09-20 Asm Technology Singapore Pte Ltd Method of protecting a mounting tape during laser singulation of a wafer
US11069627B2 (en) * 2014-11-06 2021-07-20 Texas Instruments Incorporated Scribe seals and methods of making
US20160133486A1 (en) * 2014-11-07 2016-05-12 International Business Machines Corporation Double Layer Release Temporary Bond and Debond Processes and Systems
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
JP6305355B2 (ja) * 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP6545511B2 (ja) 2015-04-10 2019-07-17 株式会社東芝 処理装置
GB201708927D0 (en) * 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing
RU2686119C1 (ru) * 2018-07-12 2019-04-24 Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") Способ разделения пластин на чипы и получения сквозных отверстий большой площади для изделий микроэлектроники
EP3745471A1 (en) * 2019-05-31 2020-12-02 OSRAM Opto Semiconductors GmbH Method of laser treatment of a semiconductor wafer comprising algainp-leds to increase their light generating efficiency
US11011424B2 (en) * 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) * 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) * 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11056443B2 (en) 2019-08-29 2021-07-06 Micron Technology, Inc. Apparatuses exhibiting enhanced stress resistance and planarity, and related methods
JP7422526B2 (ja) * 2019-12-03 2024-01-26 ダウ・東レ株式会社 シリコーン層を含む積層体の切断方法
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) 1993-02-01 2002-04-11 Canon K.K., Tokio/Tokyo Flüssigkristallanzeige
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
WO2001051243A2 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光***和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
CN1515025A (zh) 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
GB2402230B (en) * 2003-05-30 2006-05-03 Xsil Technology Ltd Focusing an optical beam to two foci
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP4488037B2 (ja) 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825091B (zh) * 2018-04-16 2023-12-11 日商迪思科股份有限公司 晶圓之加工方法

Also Published As

Publication number Publication date
US9460966B2 (en) 2016-10-04
US20150104929A1 (en) 2015-04-16
TWI605508B (zh) 2017-11-11
WO2015053929A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
TWI605508B (zh) 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備
US8846498B2 (en) Wafer dicing using hybrid multi-step laser scribing process with plasma etch
KR101552607B1 (ko) 플라즈마 에칭을 갖는 하이브리드 스플리트-빔 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱하는 방법
KR101910398B1 (ko) 수용성 다이 부착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
TWI647758B (zh) 無遮罩混合式雷射劃線及電漿蝕刻晶圓切割製程
US8883614B1 (en) Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
JP6081993B2 (ja) プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング
CN108766936B (zh) 使用具有多重脉冲串的脉冲列激光与等离子体蚀刻的晶圆切割
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
TWI642509B (zh) 使用時間控制的雷射劃線製程及電漿蝕刻之混合式晶圓切割方法與系統
EP4014252A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
TW202025265A (zh) 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割