TW201505440A - 攝像元件、攝像方法及程式 - Google Patents

攝像元件、攝像方法及程式 Download PDF

Info

Publication number
TW201505440A
TW201505440A TW103118497A TW103118497A TW201505440A TW 201505440 A TW201505440 A TW 201505440A TW 103118497 A TW103118497 A TW 103118497A TW 103118497 A TW103118497 A TW 103118497A TW 201505440 A TW201505440 A TW 201505440A
Authority
TW
Taiwan
Prior art keywords
pixel
pixels
control signal
exposure
row
Prior art date
Application number
TW103118497A
Other languages
English (en)
Other versions
TWI644568B (zh
Inventor
Tomoo Mitsunaga
Shun Kaizu
Teppei Kurita
Toru Nishi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201505440A publication Critical patent/TW201505440A/zh
Application granted granted Critical
Publication of TWI644568B publication Critical patent/TWI644568B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/133—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing panchromatic light, e.g. filters passing white light
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Nonlinear Science (AREA)
  • Color Television Image Signal Generators (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本技術係關於一種可對4種分光感度之像素進行改變曝光時間之控制的攝像元件、攝像方法及程式。 本技術之攝像元件係於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對4種分光感度之各者，於攝像面上配置有實現第1曝光之像素、及實現與第1曝光不同之第2曝光之像素。而且，第1排與第2排於與特定方向正交之方向上交替地配置，上述第1排係於特定方向上將全色性之分光感度之第1像素以2像素為週期而配置，上述第2排係將第1像素於特定方向上與第1排錯開1像素而配置，將分光感度與第1像素之分光感度不同之像素對應於每種相同之分光感光度以2像素或4像素為週期而配置於特定方向上，從而二維地構成第1分光感度像素成為棋盤格排列之4×4像素之週期性之配置。本技術可應用於攝像元件。

Description

攝像元件、攝像方法及程式
本技術係關於一種攝像元件、攝像方法及程式。詳細而言，係關於一種適合於藉由對複數個像素以複數個曝光時序進行讀取而擴大動態範圍的攝像元件、攝像方法及程式。
近年來，拍攝人物等被攝體而產生圖像(圖像資料)，並將該產生之圖像(圖像資料)記錄為圖像內容(圖像檔案)的電子機器、例如數位靜態相機等攝像裝置正在普及。作為該等電子機器所使用之攝像元件，CCD(Charge Coupled Device，電荷耦合器件)感測器或CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)感測器等正在普及。
作為影像感測器之性能軸之一，有動態範圍。所謂動態範圍，係指能夠作為有效之圖像信號轉換之入射光之亮度之寬度，動態範圍越大，較暗之光至較亮之光能夠轉換為圖像信號，性能越佳。
作為用以擴大影像感測器之動態範圍之提案，例如專利文獻1中提出有稱為SVE(Spatially Varying Exposure，空間變化曝光)之方式。
通常之影像感測器之像素包含光電二極體(PD：Photo Diode)，於上述光電二極體，入射之光藉由光電轉換而轉換為電荷。像素因能夠儲存之電荷量固定而相對於過強之入射光產生電荷溢出，無法擷取多餘之信號。又，因像素及用於讀取之電路中產生之雜訊，而相對於過弱之入射光，所產生之電荷被雜訊填埋而無法擷取信號。
因此，SVE方式係如下方式：以特定之配置圖案配置感度不同之像素，使場景中較暗之部位為高感度之像素，較亮之部位為低感度之像素而能夠獲取信號。作為對每一像素改變感度之方法，除改變像素開口率或者使用透光率不同之晶載濾波器之方法以外，有利用影像感測器之電子快門控制機構之方法。專利文獻1中提出有利用CCD影像感測器中之電子快門控制機構之方法。
於專利文獻2中提出有如下之影像感測器，即，將具有用以獲得亮度信號之分光感度之像素與具有用以獲得色信號之3種分光感度之像素合併而配置4種像素。作為如上所述之顏色排列之例，於專利文獻2中記載有如下者：用以獲得亮度信號之像素配置成棋盤格狀，具有用以獲得色信號之R、G、B之分光感度之像素位於其餘之棋盤格狀之配置位置。
專利文獻3中揭示有以專利文獻2記載之像素排列進行SVE方式之攝像之情形時之曝光圖案之例。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-135200號公報
[專利文獻2]日本專利特開2007-243334號公報
[專利文獻3]日本專利特開2012-257193號公報
於專利文獻1中有關於像素控制方法之記載，該像素控制方法係用於在具有由RGB(紅、綠、藍)之3色構成之顏色配置之影像感測器中以SVE方式進行攝影。於專利文獻2中有關於組合使用用以獲得亮度信號之1種像素與用以獲得色信號之3種像素之記載。於專利文獻3中有關於以專利文獻2記載之像素排列進行SVE方式之攝像之情形時 之曝光圖案之記載。
然而，並無關於像素控制方法或構成之記載，該像素控制方法在組合使用用以獲得亮度信號之1種像素與用以獲得色信號之3種像素之影像感測器中實現SVE方式之攝像。期望於使用4種像素時亦實現SVE方式之攝像之像素控制。期望藉由可進行使用4種像素之SVE方式之攝像，而擴大動態範圍，從而進一步提昇性能。
本技術係鑒於如上所述之狀況而完成者，其能夠擴大動態範圍，而能夠進一步提昇性能。
本技術之一態樣之攝像元件係於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對上述4種分光感度之各者，於上述攝像面上配置有實現第1曝光之像素、及實現與上述第1曝光不同之第2曝光之像素。
可構成為，第1排(line)與第2排於與特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上將上述全色性之分光感度之第1像素以2像素為週期而配置，上述第2排係將上述第1像素於上述特定方向上與上述第1排錯開1像素而配置，將分光感度與上述第1像素之分光感度不同之像素對應於每種相同之分光感光度，以2像素或4像素為週期而配置於特定方向上，從而二維地構成上述第1分光感度像素成為棋盤格排列之4×4像素之週期性之配置。
可構成為，於上述每1排配備3根用以控制構成上述特定方向上之1排之複數個像素之曝光開始及結束時序的像素傳輸控制信號線，上述第1排中之上述像素傳輸控制信號線中的第1像素傳輸控制信號線對上述第1排之以2像素為週期之分光感度相同之像素傳送傳輸控制信號，上述第1排中之上述像素傳輸控制信號線中的第2像素傳輸控制信號線對上述第1排之以4像素為週期之分光感度相同之像素傳送傳輸控 制信號，上述第1排中之上述像素傳輸控制信號線中的第3像素傳輸控制信號線對上述第1排之以4像素為週期之分光感度相同之像素傳送傳輸控制信號，上述第2排中之上述像素傳輸控制信號線中的第1像素傳輸控制信號線對上述第2排之以2像素為週期之分光感度相同之像素傳送傳輸控制信號，上述第2排中之上述像素傳輸控制信號線中的第2像素傳輸控制信號線對上述第2排之以4像素為週期之分光感度相同之像素傳送傳輸控制信號，上述第2排中之上述像素傳輸控制信號線中的第3像素傳輸控制信號線對上述第2排之以4像素為週期之分光感度相同之像素傳送傳輸控制信號，上述像素傳輸控制信號線之各者以實現上述第1曝光之第1時序或實現上述第2曝光之第2時序中之任一時序傳送像素傳輸控制信號。
可構成為，於上述特定方向上鄰接之2個像素間共有1個A/D(analog to digital，模擬-數位)轉換器，使用上述像素傳輸控制信號線中之至少2根像素傳輸控制信號線將上述鄰接之2個像素之曝光時序錯開。
可於包括複數個像素而構成之像素群共有1個浮動擴散。
上述4×4像素之週期性之配置可將第1排與第2排於與上述特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上，將上述第1像素與第2分光感度之第2像素交替地配置，上述第2排係於上述特定方向上，將上述第1像素以2像素為週期而配置，且將第3分光感度之第3像素與第4分光感度之第4像素以4像素為週期而配置於其餘之像素位置。
可構成為，上述第1排之上述第1像素傳輸控制信號線與上述第2排之上述第1像素傳輸控制信號線係以分別以不同之時序傳送控制信號之方式受到控制，上述第1排之上述第2像素傳輸控制信號線與上述第3像素傳輸控制信號線係以分別以不同之時序傳送控制信號之方式 受到控制，上述第2排之上述第2像素傳輸控制信號線與第4排之對於上述第3像素之上述像素傳輸控制信號線係以分別以不同之時序傳送控制信號之方式受到控制，上述第2排之對於上述第4像素之上述像素傳輸控制信號線與上述第4排之對於上述第4像素之上述像素傳輸控制信號線係以分別以不同之時序傳送控制信號之方式受到控制。
可於每一像素位置進而包括：第1處理部，其計算上述第1分光感度之上述第1曝光信號之上述像素位置上之內插值；第2處理部，其計算上述第1分光感度之上述第2曝光信號之上述像素位置上之內插值；第3處理部，其計算上述第2分光感度之上述第1曝光信號之上述像素位置上之內插值；第4處理部，其計算上述第2分光感度之上述第2曝光信號之上述像素位置上之內插值；第5處理部，其計算上述第3分光感度之上述第1曝光信號之上述像素位置上之內插值；第6處理部，其計算上述第3分光感度之上述第2曝光信號之上述像素位置上之內插值；第7處理部，其計算上述第4分光感度之上述第1曝光信號之上述像素位置上之內插值；及第8處理部，其計算上述第4分光感度之上述第2曝光信號之上述像素位置上之內插值。
可進而包括第9處理部，該第9處理部係根據由上述第1至第8處理部計算出之上述第1至第4分光感度之上述第1曝光信號或上述第2曝光信號之上述像素位置上之內插值，而分別計算合成後之上述第2分光感度、上述第3分光感度、及上述第4分光感度之內插值。
可進而包括轉換部，該轉換部係將自上述第9處理部輸出之上述內插值轉換為拜爾排列。
上述第9處理部可包含將自各像素讀取之信號轉換為非線性灰階之處理。
轉換為上述非線性灰階之處理可包含基於向上凸之冪函數特性進行轉換之處理。
轉換為上述非線性灰階之處理可包含基於對數灰階特性進行轉換之處理。
可構成為，進而包括：對數轉換處理部，其將來自配置於上述攝像面上之像素之信號進行對數轉換；及對數逆轉換處理部，其將自上述第9處理部輸出之上述內插值進行對數逆轉換；上述第1至第8處理部分別使用由上述對數轉換處理部轉換所得之值進行處理。
可構成為，進而包括：對數轉換處理部，其將來自配置於上述攝像面上之像素之信號進行對數轉換；及對數逆轉換處理部，其對自上述轉換部輸出之上述內插值進行對數逆轉換；上述第1至第8處理部分別使用由上述對數轉換處理部轉換所得之值進行處理。
本技術之一態樣之攝像方法係攝像元件之攝像方法，該攝像元件係於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對上述4種分光感度之各者，於上述攝像面上配置有實現第1曝光之像素、及實現與上述第1曝光不同之第2曝光之像素，第1排與第2排於與特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上將上述全色性之分光感度之第1像素以2像素為週期而配置，上述第2排係將上述第1像素於上述特定方向上與上述第1排錯開1像素而配置，將分光感度與上述第1像素之分光感度不同之像素對應於每種相同之分光感光度，以2像素或4像素為週期而配置於特定方向上，從而二維地構成上述第1分光感度像素成為棋盤格排列之4×4像素之週期性之配置；且該攝像方法包含如下步驟：於像素傳輸控制信號線上，以實現上述第1曝光之第1時序或實現上述第2曝光之第2時序中之任一時序傳送像素傳輸控制信號，上述像素傳輸控制信號線係用以控制構成上述特定方向上之1排之複數個像素之曝光開始及結束時序且於上述每1排配備有3根。
本技術之一態樣之程式係由控制攝像元件之電腦執行者，該攝 像元件係於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對上述4種分光感度之各者，於上述攝像面上配置有實現第1曝光之像素、及實現與上述第1曝光不同之第2曝光之像素，第1排與第2排於與特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上將上述全色性之分光感度之第1像素以2像素為週期而配置，上述第2排係將上述第1像素於上述特定方向上與上述第1排錯開1像素而配置，將分光感度與上述第1像素之分光感度不同之像素對應於每種相同之分光感光度，以2像素或4像素為週期而配置於特定方向上，從而二維地構成上述第1分光感度像素成為棋盤格排列之4×4像素之週期性之配置；且該程式包括包含如下步驟之處理，即，於像素傳輸控制信號線上，以實現上述第1曝光之第1時序或實現上述第2曝光之第2時序中之任一時序傳送像素傳輸控制信號，上述像素傳輸控制信號線係用以控制構成上述特定方向上之1排之複數個像素之曝光開始及結束時序，且於上述每1排配備有3根。
於本技術之一態樣之攝像元件、攝像方法及程式中，於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對4種分光感度之各者，於攝像面上配置有實現第1曝光之像素、及實現與第1曝光不同之第2曝光之像素，從而為形成用以實現第1曝光與第2曝光之構成與控制。
根據本技術之一方面，能夠擴大動態範圍，而能夠進一步提昇性能。
10、20、40、50、60、600、610、640、650、660、670、680、690‧‧‧像素
21至24‧‧‧像素傳輸控制信號線
25-1~25-3‧‧‧像素傳輸控制信號線
26-1~26-3‧‧‧像素傳輸控制信號線
27-1~27-3‧‧‧像素傳輸控制信號線
28-1~28-3‧‧‧像素傳輸控制信號線
71‧‧‧光電二極體
72‧‧‧浮動擴散
73-1~73-4‧‧‧MOS-FET
73-11~73-18‧‧‧像素傳輸電晶體
74‧‧‧像素傳輸控制信號線
75‧‧‧像素讀取選擇控制信號線
76‧‧‧垂直信號線
77‧‧‧像素重設控制信號線
81‧‧‧垂直掃描控制電路
82‧‧‧水平傳輸電路
83‧‧‧A/D轉換器
84‧‧‧記憶體
101‧‧‧行開關
131‧‧‧電路構成
300‧‧‧攝像裝置
310‧‧‧攝像元件
311、311'、311"、311'''‧‧‧圖像處理部
312‧‧‧記錄控制部
313‧‧‧內容記憶部
314‧‧‧顯示控制部
315‧‧‧顯示部
316‧‧‧控制部
317‧‧‧操作受理部
351‧‧‧WL高頻內插部
352‧‧‧WS高頻內插部
353‧‧‧WL低頻內插部
354‧‧‧WS低頻內插部
355‧‧‧GL低頻內插部
356‧‧‧GS低頻內插部
357‧‧‧RL低頻內插部
358‧‧‧RS低頻內插部
359‧‧‧BL低頻內插部
360‧‧‧BS低頻內插部
361‧‧‧W高頻HDR合成部
362‧‧‧W低頻HDR合成部
363‧‧‧G低頻HDR合成部
364‧‧‧R低頻HDR合成部
364‧‧‧B低頻HDR合成部
366‧‧‧W-GCh間相關處理部
367W-RCh間相關處理部
368‧‧‧W-BCh間相關處理部
381、382、421、451‧‧‧對數轉換處理部
383‧‧‧加權值決定處理部
384‧‧‧曝光校正處理部
385‧‧‧混合處理部
386、422、423、424、453‧‧‧對數逆轉換處理部
401、452‧‧‧縮減取樣部
ExpL1~ExpL4‧‧‧長時間曝光像素之曝光期間
ExpS1~ExpS4‧‧‧短時間曝光像素之曝光期間
L‧‧‧長時間曝光像素
L1、L2‧‧‧實線
L3‧‧‧虛線
OUT‧‧‧輸出端
S‧‧‧短時間曝光像素
t1~t12‧‧‧時刻
t1'~t12'‧‧‧時刻
圖1係表示裝設於攝像元件之受光部之濾色器之排列之一例的圖。
圖2係表示應用本技術之一實施形態之裝設於攝像元件之受光部 之濾色器與曝光時間之像素排列的圖。
圖3係表示實現攝像元件之曝光時間控制之控制信號線之佈線的圖。
圖4係表示裝設於攝影元件之受光部之濾色器與曝光時間之像素排列之一例的圖。
圖5係表示裝設於攝影元件之受光部之濾色器與曝光時間之像素排列之一例的圖。
圖6係表示裝設於攝影元件之受光部之濾色器與曝光時間之像素排列之一例的圖。
圖7係表示第1實施形態之配備於攝影元件之像素之基本電路之構成例的圖。
圖8係表示第1實施形態之攝影元件之像素控制電路及像素佈線之構成例的圖。
圖9係模式性地表示第1實施形態之對於構成攝影元件之各像素之控制信號的時序圖。
圖10係模式性地表示第1實施形態之對於構成攝影元件之各像素之控制信號的時序圖。
圖11係模式性地表示第1實施形態之對於構成攝影元件之各像素之控制信號的時序圖。
圖12係模式性地表示第1實施形態之對於構成攝影元件之各像素之控制信號的時序圖。
圖13係表示第2實施形態之攝影元件之像素控制電路及像素佈線之構成例的圖。
圖14係模式性地表示第2實施形態之對於構成攝影元件之各像素之控制信號的時序圖。
圖15係表示第3實施形態之配備於攝影元件之像素之基本電路之 構成例的圖。
圖16係表示第3實施形態之攝影元件之像素控制電路及像素佈線之構成例的圖。
圖17係模式性地表示第3實施形態之對於構成攝影元件之各像素之控制信號的時序圖。
圖18係表示第4實施形態之配備於攝影元件之像素之基本電路之構成例的圖。
圖19係表示第4實施形態之攝影元件之像素控制電路及像素佈線之構成例的圖。
圖20係模式性地表示第4實施形態之對於構成攝影元件之各像素之控制信號的時序圖。
圖21係表示第5實施形態之攝像裝置之功能構成例的方塊圖。
圖22係表示第5實施形態之圖像處理部之功能構成例的方塊圖。
圖23係表示第5實施形態之WL高頻內插部、WS高頻內插部中利用之內插濾波器係數之一例的圖。
圖24係表示第5實施形態之WL低頻內插部、WS低頻內插部、GL低頻內插部、GS低頻內插部、RL低頻內插部、RS低頻內插部、BL低頻內插部、BS低頻內插部中利用之內插濾波器係數之一例的圖。
圖25係表示第5實施形態之HDR合成部之功能構成例的方塊圖。
圖26係模式性地說明第5實施形態之HDR合成部之動作的圖。
圖27係表示第5實施形態之HDR合成部之加權值特性之一例的圖。
圖28係表示其他應用例中之於攝影元件內轉換為RGB之Bayer資料之處理之功能構成例的方塊圖。
圖29係表示第5實施形態之於圖像處理部中改變對數轉換之處理位置之功能構成例的方塊圖。
圖30係表示其他應用例中之於攝影元件內轉換為RGB之Bayer資料之處理中改變對數轉換之處理位置之功能構成例的方塊圖。
圖31係表示可支持之裝設於攝影元件之受光部之濾色器之排列之其他例的圖。
圖32係表示可支持之裝設於攝影元件之受光部之濾色器之排列之其他例的圖。
圖33係表示可支持之攝影元件之曝光控制圖案之例的圖。
圖34係表示可支持之攝影元件之曝光控制圖案之例的圖。
圖35係表示可支持之攝影元件之曝光控制圖案之例的圖。
圖36係表示可支持之攝影元件之曝光控制圖案之例的圖。
圖37係表示可支持之攝影元件之曝光控制圖案之例的圖。
圖38係表示可支持之攝影元件之曝光控制圖案之例的圖。
圖39係表示可支持之攝影元件之曝光控制圖案之例的圖。
圖40係表示可支持之攝影元件之曝光控制圖案之例的圖。
以下，對用以實施本技術之形態(以下，稱為實施形態)進行說明。再者，說明係按照以下之順序進行。
1.第1實施形態(於水平方向之1排上設置3根像素傳輸控制信號線之例)
2.第2實施形態(水平方向之2個像素共有1個A/D轉換器之攝像元件之例)
3.第3實施形態(垂直方向之4個像素共有1個FD之攝像元件之例)
4.第4實施形態(8個像素共有FD之攝像元件之例)
5.第5實施形態(攝像裝置之例)
6.其他應用例
本技術可應用於攝像元件。作為攝像元件，有CCD(Charge Coupled Device)感測器或CMOS(Complementary Metal Oxide Semiconductor)感測器等。又，本技術可應用於排列有輸出R(紅)、G(綠)、B(藍)、W(白)之各色光之4個像素之影像感測器。
輸出R(紅)、G(綠)、B(藍)、W(白)之各色光之4個像素例如如圖1所示，呈矩陣狀配置於顯示區域。於圖1中，各矩形模式性地表示像素。又，於各矩形之內部示出表示濾色器之種類(各像素輸出之色光)之記號。例如，對G像素標註「G」，對R像素標註「R」，對B像素標註「B」，對W像素標註「W」。於以下之說明中，亦同樣地記載。
W像素係作為全色性之分光感度之像素發揮功能，R像素、G像素、B像素係作為對各顏色具有特性之分光感度之像素發揮功能。本技術可應用於如此般於攝像面上配置有包含全色性之分光感度之4種分光感度之像素的攝像元件(影像感測器)。
圖1所示之影像感測器表示排列於1至8列、1至8行之R像素、G像素、B像素、及W像素之配置。圖1所示之像素係影像感測器之一部分，關於排列於1至8列、1至8行之R像素、G像素、B像素、及W像素以外之排列於其他列、其他行之R像素、G像素、B像素、及W像素的構成亦同樣。
於以下之說明中，例如，進行像素10(m，n)之記載，m表示列，n表示行。又，所謂列，係設為配置水平信號線(未圖示)之水平方向，所謂行，係設為配置垂直信號線(未圖示)之垂直方向。例如，所謂像素10(2，1)，係表示位於第2列之第1行之像素。又，此處，將左上之像素設為像素10(1，1)，以該像素10(1，1)為基準，表示各像素之位置。於其他圖式中，亦進行相同之記載。
對影像感測器之水平方向(為圖1之左右方向，列方向)之構成進行說明。於第1列配置有W像素10(1，1)、G像素10(1，2)、W像素10(1，3)、G像素10(1，4)、W像素10(1，5)、G像素10(1，6)、W像素 10(1，7)、G像素10(1，8)。此情形時，於第1列配置有W像素與G像素。
於第2列配置有R像素10(2，1)、W像素10(2，2)、B像素10(2，3)、W像素10(2，4)、R像素10(2，5)、W像素10(2，6)、B像素10(2，7)、W像素10(2，8)。此情形時，於第2列配置有R像素、W像素、B像素。
於第3列，與第1列同樣地，交替地配置有W像素與G像素。
第4列係與第2列同樣地，配置有R像素、W像素、B像素，但不同之處在於開始之像素並非R像素而為B像素。即，第4列中配置有B像素10(4，1)、W像素10(4，2)、R像素10(4，3)、W像素10(4，4)、B像素10(4，5)、W像素10(4，6)、R像素10(4，7)、W像素10(4，8)。
第5列、第7列分別與第1列同樣地，交替地配置有W像素與G像素。第6列係與第2列同樣地，配置有R像素、W像素、B像素。又，第8列係與第4列同樣地，配置有B像素、W像素、R像素。
關於圖1所示之顏色配置，於將列方向設為特定方向之情形時，若著眼於全色性之分光感度之W像素，則於上述特定方向上，存在W像素以2像素為週期而配置之第1排、及W像素與第1排於特定方向上錯開1像素而配置之第2排。而且，第1排與第2排係於與特定方向正交之方向(行方向)交替地配置。
又，具有與W像素不同之分光感度之R像素、G像素、及B像素係對應於每種相同之分光感光度，以2像素或4像素為週期而配置於特定方向。例如，G像素係於第1排，以2像素為週期而配置，R像素與B像素係於第2排，分別以4像素為週期而配置。
以如此般二維地構成W像素成為棋盤格排列之4×4像素之週期性之配置的方式，進行顏色配置。
在如此般排列有配置RGBW之4色之濾色器(CF：Color Filter)並 接收透過各濾色器之光而輸出各色光之像素之影像感測器中應用SVE(Spatially Varying Exposure)方式的情形時，由於配置有感度不同之像素，故成為如圖2所示之像素配置。
<第1實施形態> <濾色器與曝光時間之像素排列例>
圖2係表示本技術之第1實施形態之裝設於攝像元件之受光部之濾色器之像素排列之一例的圖。圖2所示之像素排列係與圖1所示之像素配置基本上相同，但不同之處在於排列有感度不同之像素。
於圖2中，矩形內部未標註斜線之矩形表示長時間曝光像素，矩形內部標註有斜線之矩形表示短時間曝光像素。又，於各矩形之內部，將表示濾色器之種類之記號連同表示長時間曝光或短時間曝光之記號一併示出。
例如，對G像素中之長時間曝光像素標註「GL」，並記述為GL像素，對短時間曝光像素標註「GS」，並記述為GS像素。同樣地，對R像素中之長時間曝光像素標註「RL」，並記述為RL像素，對短時間曝光像素標註「RS」，並記述為RS像素。
又，對B像素中之長時間曝光像素標註「BL」，並記述為BL像素，對短時間曝光像素標註「BS」，並記述為BS像素。進而，對W像素中之長時間曝光像素標註「WL」，並記述為WL像素，對短時間曝光像素標註「WS」，並記述為WS像素。
長時間曝光像素係於固定之曝光期間內連續地進行曝光(長時間曝光)並讀取之像素。又，短時間曝光像素係僅讀取藉由固定之曝光期間內之短於特定之曝光時間之期間之曝光所獲得之信號的像素。
再者，作為本實施形態，列舉於攝像面上配置有分別實現長時間曝光與短時間曝光之2種曝光之像素的情形為例繼續說明，但並非意味著僅於實現2種曝光之情形時可應用本技術之記載。於實現2種以 上之曝光之情形時，亦可應用本技術。
又，即便並非長時間曝光與短時間曝光之2種曝光，而為第1曝光與第2曝光之類之不同之曝光，例如，第1曝光與第2曝光均為從時間上來看分類為長時間曝光之曝光，只要為曝光時間不同之2種曝光，亦可應用本技術。
如圖2所示，本技術之第1實施形態之濾色器之顏色排列係與圖1所示之4色排列相同。對於該顏色排列，於本技術中，對每一種顏色形成以長時間與短時間之2種曝光時間進行控制之像素。
對影像感測器之水平方向(為圖2之左右方向，列方向)之構成進行說明。於第1列配置有WL像素20(1，1)、GL像素20(1，2)、WL像素20(1，3)、GS像素20(1，4)、WL像素20(1，5)、GL像素20(1，6)、WL像素20(1，7)、GS像素20(1，8)。此情形時，於第1列配置有長時間曝光像素之WL像素、長時間曝光像素之GL像素、及短時間曝光像素之GS像素。
於第2列配置有RL像素20(2，1)、WS像素20(2，2)、BL像素20(2，3)、WS像素20(2，4)、RL像素20(2，5)、WS像素20(2，6)、BL像素20(2，7)、WS像素20(2，8)。此情形時，於第2列配置有短時間曝光像素之WS像素、長時間曝光像素之RL像素、及長時間曝光像素之BL像素。
第3列係與第1列同樣地，交替地配置有W像素與G像素，但不同之處在於，第1列中成為長時間曝光像素之GL像素之像素為短時間曝光像素之GS像素，成為短時間曝光像素之GS像素之像素為長時間曝光像素之GL像素。即，於第3列配置有WL像素20(3，1)、GS像素20(3，2)、WL像素20(3，3)、GL像素20(3，4)、WL像素20(3，5)、GS像素20(3，6)、WL像素20(3，7)、GL像素20(3，8)。
如此般位於同行之G像素、例如排列於第2行之GL像素20(1，2) 與GS像素20(3，2)係設為互不相同之曝光時間。如此般，長時間曝光像素與短時間曝光像素係以相對均勻地分散配置之方式構成。
第4列係與第2列同樣地，配置有R像素、W像素、B像素，但不同之處在於，開始之像素並非R像素而為B像素，且所有像素設定為短時間曝光像素。即，第4列中配置有BS像素20(4，1)、WS像素20(4，2)、RS像素20(4，3)、WS像素20(4，4)、BS像素20(4，5)、WS像素20(4，6)、RS像素20(4，7)、WS像素20(4，8)。
R像素與B像素亦與G像素同樣地，位於同行且位於附近之R像素與G像素係設為互不相同之曝光時間。如此般，長時間曝光像素與短時間曝光像素係以相對均勻地分散配置之方式構成。
第5至第8列係設為與第1列至第4列之像素配置相同之像素配置。如此般，設為每4列便重複之配置。
進一步對如上所述之像素配置進行說明。於圖2所示之像素配置中，於自上方數為第奇數列(第1、3、5列)，交替地配置有W像素與G像素，其中之W像素全部為成為長時間曝光之WL像素，G像素係交替地配置有成為長時間曝光之GL像素與成為短時間曝光之GS像素。
於第偶數列，W像素每隔1像素而配置，於其餘之像素位置交替地配置有R像素與B像素。進而，第偶數列之W像素全部為成為短時間曝光之WS像素。R像素與B像素係於同一列中均為長時間曝光之RL像素、BL像素或者均為短時間曝光之RS像素、BS像素，且每隔2列交替地配置。
如圖2所示之像素配置之曝光之空間圖案看似複雜，但以各色且各曝光觀察像素之配置時，均成為等向性之配置，可期待如後述般內插濾波器等之信號處理容易進行之效果之配置。
<曝光控制之佈線例>
於圖3中模式性地表示實現圖2之曝光時間控制之控制信號線之 佈線。圖3中沿水平方向(圖中左右方向)延伸之實線分別表示用以控制像素之曝光之像素傳輸控制信號線。又，像素傳輸控制信號線上之黑色表示與該位置之像素之連接。
雖未於圖3中記載，但像素之配置係圖2所示之像素之配置，標註有斜線之部分表示短時間曝光像素。關於像素之配置，一面適當參照圖2一面繼續說明。
如圖3所示，於每1列配置有3根像素傳輸控制信號線。於第1列配置有像素傳輸控制信號線21-1至21-3，於第2列配置有像素傳輸控制信號線22-1至22-3，於第3列配置有像素傳輸控制信號線23-1至23-3，於第4列配置有像素傳輸控制信號線24-1至24-3，於第5列配置有像素傳輸控制信號線25-1至25-3，於第6列配置有像素傳輸控制信號線26-1至26-3，於第7列配置有像素傳輸控制信號線27-1至27-3，於第8列配置有像素傳輸控制信號線28-1至28-3。
著眼於配置於第1列之像素20與像素傳輸控制信號線21。像素傳輸控制信號線21-1係連接於WL像素20(1，1)、WL像素20(1，3)、WL像素20(1，5)、WL像素20(1，7)。即，像素傳輸控制信號線21-1係連接於長時間曝光像素之WL像素，控制其等之曝光。
像素傳輸控制信號線21-2係連接於GL像素20(1，2)與GL像素20(1，6)。即，像素傳輸控制信號線21-2係連接於長時間曝光像素之GL像素，控制其等之曝光。像素傳輸控制信號線21-3係連接於GS像素20(1，4)與GS像素20(1，8)。即，像素傳輸控制信號線21-3係連接於短時間曝光像素之GS像素，控制其等之曝光。
其次，著眼於配置於第2列之像素20與像素傳輸控制信號線22。像素傳輸控制信號線22-1係連接於WS像素20(2，2)、WS像素20(2，4)、WS像素20(2，6)、WS像素20(2，8)。即，像素傳輸控制信號線22-1係連接於短時間曝光像素之WS像素，控制其等之曝光。
像素傳輸控制信號線22-2係連接於RL像素20(2，1)與RL像素20(2，5)。即，像素傳輸控制信號線22-2係連接於長時間曝光像素之RL像素，控制其等之曝光。像素傳輸控制信號線22-3係連接於BL像素20(2，3)與BL像素20(2，7)。即，像素傳輸控制信號線22-3係連接於長時間曝光像素之BL像素，控制其等之曝光。
其次，著眼於配置於第3列之像素20與像素傳輸控制信號線23。像素傳輸控制信號線23-1係連接於WL像素20(3，1)、WL像素20(3，3)、WL像素20(3，5)、WL像素20(3，7)。即，像素傳輸控制信號線23-1係連接於長時間曝光像素之WL像素，控制其等之曝光。
像素傳輸控制信號線23-2係連接於GL像素20(3，4)與GL像素20(3，8)。即，像素傳輸控制信號線23-2係連接於長時間曝光像素之GL像素，控制其等之曝光。像素傳輸控制信號線23-3係連接於GS像素20(3，2)與GS像素20(3，6)。即，像素傳輸控制信號線23-3係連接於短時間曝光像素之GS像素，控制其等之曝光。
其次，著眼於配置於第4列之像素20與像素傳輸控制信號線24。像素傳輸控制信號線24-1係連接於WS像素20(4，2)、WS像素20(4，4)、WS像素20(4，6)、WS像素20(4，8)。即，像素傳輸控制信號線24-1係連接於短時間曝光像素之WS像素，控制其等之曝光。
像素傳輸控制信號線24-2係連接於RS像素20(4，3)與RS像素20(4，7)。即，像素傳輸控制信號線24-2係連接於短時間曝光像素之RS像素，控制其等之曝光。像素傳輸控制信號線24-3係連接於BS像素20(4，1)與BS像素20(4，5)。即，像素傳輸控制信號線24-3係連接於短時間曝光像素之BS像素，控制其等之曝光。
第5列至第8列係像素之配置或像素傳輸控制信號線之連接方式與第1列至第4列相同，因此，省略其說明。
藉由如此般於每1列配置複數根(此情形時為3根)像素傳輸控制信 號線，即便於同一列中混合存在長時間曝光之像素與短時間曝光之像素，亦可分開進行控制。又，若於每1列配置3根像素傳輸控制信號線，則除長時間曝光與短時間曝光之控制以外，亦可進行每一種顏色之獨立控制。
W像素遍及可見光之全波段具有感度，因此，有時具有接近於R、G、B像素之2倍之感度。因此，僅W像素容易飽和。根據本技術，可控制每一種顏色之曝光。藉此，例如，僅W像素可進行相較R、G、B像素縮短曝光時間般之控制，而能夠以W像素不飽和之方式進行控制。
對圖1所示之像素之排列(顏色之配置)應用圖3所示之像素傳輸控制信號線之佈線之情形時之長時間曝光像素與短時間曝光像素之配置(曝光圖案)並不限定於圖2所示之曝光圖案。於圖4至6中表示其他曝光圖案之例。再者，除圖2、圖4至6以外，雖未圖示，但亦可對相位差異、長時間曝光與短時間曝光之判定等之圖案等應用圖3所示之像素傳輸控制信號線之佈線。
圖4至圖6之各圖所示之顏色之排列係與圖1(圖2)相同之排列。又，與圖1所示之情形同樣地，藉由重複第1列至第4列而構成，因此，於以下之說明中，對第1列至第4列之像素之排列加以說明。
參照圖4時，於第1列配置有WL像素40(1，1)、GL像素40(1，2)、WL像素40(1，3)、GS像素40(1，4)、WL像素40(1，5)、GL像素40(1，6)、WL像素40(1，7)、GS像素40(1，8)。此情形時，於第1列配置有長時間曝光像素之WL像素、長時間曝光像素之GL像素、及短時間曝光像素之GS像素。
於第2列配置有RL像素40(2，1)、WS像素40(2，2)、BS像素40(2，3)、WS像素40(2，4)、RL像素40(2，5)、WS像素40(2，6)、BS像素40(2，7)、WS像素40(2，8)。此情形時，於第2列配置有短時 間曝光像素之WS像素、長時間曝光像素之RL像素、及短時間曝光像素之BS像素。
於第3列配置有WL像素40(3，1)、GS像素40(3，2)、WL像素40(3，3)、GL像素40(3，4)、WL像素40(3，5)、GS像素40(3，6)、WL像素40(3，7)、GL像素40(3，8)。此情形時，於第3列配置有長時間曝光像素之WL像素、長時間曝光像素之GL像素、及短時間曝光像素之GS像素。
第4列中配置有BL像素40(4，1)、WS像素40(4，2)、RS像素40(4，3)、WS像素40(4，4)、BL像素40(4，5)、WS像素40(4，6)、RS像素40(4，7)、WS像素40(4，8)。此情形時，於第4列配置有短時間曝光像素之WS像素、長時間曝光像素之BL像素、及短時間曝光像素之RS像素。
圖4所示之曝光圖案亦與圖2所示之曝光圖案同樣地，於同一列中混合存在長時間曝光之像素與短時間曝光之像素。於圖4所示之曝光圖案中，亦如圖3所示，於每1列設置3根像素傳輸控制信號線，藉此，可分開進行控制。又，除長時間曝光與短時間曝光之控制以外，亦可進行每一種顏色之獨立控制。
參照圖5時，於第1列配置有WL像素50(1，1)、GL像素50(1，2)、WL像素50(1，3)、GL像素50(1，4)、WL像素50(1，5)、GL像素50(1，6)、WL像素50(1，7)、GL像素50(1，8)。此情形時，於第1列配置有長時間曝光像素之WL像素與GL像素。
於第2列配置有RL像素50(2，1)、WS像素50(2，2)、BL像素50(2，3)、WS像素50(2，4)、RL像素50(2，5)、WS像素50(2，6)、BL像素50(2，7)、WS像素50(2，8)。此情形時，於第2列配置有短時間曝光像素之WS像素、長時間曝光像素之RL像素、及長時間曝光像素之BL像素。
於第3列配置有WL像素50(3，1)、GS像素50(3，2)、WL像素50(3，3)、GS像素50(3，4)、WL像素50(3，5)、GS像素50(3，6)、WL像素50(3，7)、GS像素50(3，8)。此情形時，於第3列配置有長時間曝光像素之WL像素與短時間曝光像素之GS像素。
第4列中配置有BS像素50(4，1)、WS像素50(4，2)、RS像素50(4，3)、WS像素50(4，4)、BS像素50(4，5)、WS像素50(4，6)、RS像素50(4，7)、WS像素50(4，8)。此情形時，於第4列配置有短時間曝光像素之WS像素、BS像素、及RS像素。
圖5所示之曝光圖案亦與圖2所示之曝光圖案同樣地，存在於同一列中混合存在長時間曝光之像素與短時間曝光之像素之列。於圖5所示之曝光圖案中，亦如圖3所示，於每1列設置3根像素傳輸控制信號線，藉此，可分開進行控制。又，除長時間曝光與短時間曝光之控制以外，亦可進行每一種顏色之獨立控制。
參照圖6時，於第1列配置有WL像素60(1，1)、GL像素60(1，2)、WL像素60(1，3)、GL像素60(1，4)、WL像素60(1，5)、GL像素60(1，6)、WL像素60(1，7)、GL像素60(1，8)。此情形時，於第1列配置有長時間曝光像素之WL像素與GL像素。
於第2列配置有RL像素60(2，1)、WS像素60(2，2)、BS像素60(2，3)、WS像素60(2，4)、RL像素60(2，5)、WS像素60(2，6)、BS像素60(2，7)、WS像素60(2，8)。此情形時，於第2列配置有短時間曝光像素之WS像素、長時間曝光像素之RL像素、及短時間曝光像素之BS像素。
於第3列配置有WL像素60(3，1)、GS像素60(3，2)、WL像素60(3，3)、GS像素60(3，4)、WL像素60(3，5)、GS像素60(3，6)、WL像素60(3，7)、GS像素60(3，8)。此情形時，於第3列配置有長時間曝光像素之WL像素與短時間曝光像素之GS像素。
第4列中配置有BL像素60(4，1)、WS像素60(4，2)、RS像素60(4，3)、WS像素60(4，4)、BL像素60(4，5)、WS像素60(4，6)、RS像素60(4，7)、WS像素60(4，8)。此情形時，於第4列配置有短時間曝光像素之WS像素、長時間曝光像素之BL像素、及短時間曝光像素之RS像素。
圖6所示之曝光圖案亦與圖2所示之曝光圖案同樣地，於同一列中混合存在長時間曝光之像素與短時間曝光之像素。於圖6所示之曝光圖案中，亦如圖3所示，於每1列設置3根像素傳輸控制信號線，藉此，可分開進行控制。又，除長時間曝光與短時間曝光之控制以外，亦可進行每一種顏色之獨立控制。
<像素之基本電路之構成例>
圖7係表示本技術之第1實施形態之配備於攝像元件之像素之基本電路之構成例的圖。於圖7中表示未進行像素共有之4Tr(電晶體)構成之CIS(Contact Image Sensor，接觸式影像感測器)(CMOS影像感測器)之像素電路之構成例。
圖7中表示由虛線之矩形包圍之等效電路為1個之像素之構成要素。像素包括作為受光部之光電二極體PD71、浮動擴散FD(Floating Diffusion)72、及4個MOS(Metal Oxide Semiconductor，金氧半導體)-FET(Field Effect Transistor，場效電晶體)73-1至73-4。又，像素係連接於像素傳輸控制信號線(像素傳輸閘極控制信號線)TRG74、像素讀取選擇控制信號線SEL75、垂直信號線(讀取線)VSL76、及像素重設控制信號線RST77。
照射至像素之光係於PD71轉換為電子，將與光量對應之電荷儲存於PD71。MOS-FET73-1控制PD71與FD72之間之電荷傳輸。藉由將像素傳輸控制信號線TRG74之信號施加至MOS-FET73-1之閘極電極，而將儲存於PD71之電荷傳輸至FD72。
FD72係與MOS-FET73-3之閘極電極連接。若將像素讀取選擇控制信號線SEL75之控制信號施加至MOS-FET73-4之閘極電極，則可自垂直信號線VSL76將與儲存於FD72之電荷對應之電壓作為信號而讀取。若將像素重設控制信號線RST77之重設信號施加至MOS-FET73-2之閘極電極，則儲存於FD72之電荷通過MOS-FET73-2而流動，因此，電荷儲存狀態被重設。
1個像素具有如上所述之基本構成，擷取與所接收之光量對應之信號。
<像素控制電路及像素佈線之構成例>
圖8係表示本技術之第1實施形態之攝像元件之像素控制電路及像素佈線之構成例的圖。
圖8所示之攝像元件係列舉圖2所示之攝像元件之第1列至第4列為例進行圖示。由此，其排列係因參照圖2進行了說明，故此處省略其說明。例如，位於左上之WL像素係WL像素20(1，1)。其他像素亦標註與圖2所示之像素相同之符號而繼續說明。如圖8所示，複數個像素配置成二維正方格子狀。
又，各像素具有如圖7所示之電路構成。於圖7中，像素傳輸控制信號線TRG74係與圖3中之像素傳輸控制信號線對應。如參照圖3進行說明般，對每1列佈線有3根像素傳輸控制信號線，因此，標註與圖3相同之符號。
攝像元件進而包括垂直掃描控制電路(V SCAN CIRCUIT)81、水平傳輸電路(H TRANSFER CIRCUIT)82、每一行之A/D(Analog/Digital)轉換器(ADC)83、及記憶體(MEM)84。
垂直操作控制電路81係藉由控制沿列方向佈線之各信號線(RST77、TRG21至24、SEL75)，而將各像素20與垂直信號線VSL76之間之開關接通/斷開。再者，將於下文對各信號線之控制進行敍述。
水平傳輸電路82係用以水平傳輸每一行之記憶體84中所保持之數位資料之電路。每一行之A/D轉換器83係將作為類比值之來自各像素之圖像資料轉換為數位資料(數位值)。每一行之記憶體84係依序保存由每一行之A/D轉換器83轉換所得之數位資料的記憶體。
於垂直方向佈線有垂直信號線VSL76，位於同一行上之像素共有1根垂直信號線VSL76。又，垂直信號線VSL76係藉由水平傳輸電路82排外地與輸出端(OUT)連接。
如此般，藉由垂直掃描控制電路81之選擇控制，可使某1個像素與輸出端(OUT)連接。因此，可一面依序選擇各像素20一面分時地讀取所有像素之信號。又，於攝像元件，於水平方向之各列，佈線有3根像素傳輸控制信號線TRG21至24、像素讀取選擇控制信號線SEL75、及像素重設控制信號線RST77。3根像素傳輸控制信號線TRG21至24分別以圖3所示之圖案連接於各像素。
<控制信號之時序圖例>
圖9係模式性地表示本技術之第1實施形態之對於構成攝像元件之各像素之控制信號的時序圖。於圖9中，表示對於圖8所示之4列份之像素之控制信號線之時序圖。橫軸為時間軸。
圖上部中雙箭頭線ExpL1至4、ExpS1至4所示之期間表示曝光期間，ExpL1至4係長時間曝光像素之曝光期間，ExpS1至4係短時間曝光像素之曝光期間，數字與列編號對應。
像素電子快門係指將像素重設控制信號線RST77接通(由於重設電晶體73-2為NMOS(negative-channel-metal-oxide-semiconductor，負通道金氧半導體)，故為H位準)，並且同時進行將像素傳輸控制信號線TRG74啟動之動作。藉由該像素電子快門，而成為對象之PD(光電二極體)71之儲存電荷被重設。因此，即便像素重設控制信號線RST77接通，只要像素傳輸控制信號線TRG21至24斷開，則對象之 PD71亦不被重設。
例如，於時刻t1，像素重設控制信號線RST77-1與像素傳輸控制信號線TRG21-1、21-2接通，因此，位於第1列之WL像素20(1，1)、WL像素20(1，3)、WL像素20(1，5)、WL像素20(1，7)與GL像素20(1，2)、GL像素20(1，6)之像素電子快門被按下。
進而，該等像素係因於時刻t9像素傳輸控制信號線TRG21-1、21-2接通而傳輸儲存於PD71之電荷，故而時刻t1至時刻t9之期間(ExpL1)成為曝光期間。
又，於時刻t5，像素重設控制信號線RST77-1與像素傳輸控制信號線TRG21-3接通，因此，位於第1列之GS像素20(1，4)與GS像素20(1，8)之像素電子快門被按下。進而，該等像素係因於時刻t9像素傳輸控制信號線TRG21-3接通而傳輸儲存於PD71之電荷，故而時刻t5至時刻t9之期間(ExpS1)成為曝光期間。
可如此般針對水平方向之1排中之複數個像素以於不同之曝光期間曝光之方式控制各像素。
亦可同樣地對第2列進行控制。例如，於時刻t2，像素重設控制信號線RST77-2與像素傳輸控制信號線TRG22-2、22-3接通，因此，位於第2列之RL像素20(2，1)、RL像素20(2，5)、BL像素20(2，3)、BL像素20(2，7)之像素電子快門被按下。進而，該等像素係因於時刻t10像素傳輸控制信號線TRG22-2、22-3接通而傳輸儲存於PD71之電荷，故而時刻t2至時刻t10之期間(ExpL2)成為曝光期間。
又，於時刻t6，像素重設控制信號線RST77-2與像素傳輸控制信號線TRG22-1接通，因此，位於第2列之WS像素20(2，2)、WS像素20(2，4)、WS像素20(2，6)、WS像素20(2，8)之像素電子快門被按下。進而，該等像素係因於時刻t10像素傳輸控制信號線TRG22-1接通而傳輸儲存於PD71之電荷，故而時刻t6至時刻t10之期間(ExpS2)成為 曝光期間。
亦可同樣地對第3列進行控制。例如，於時刻t3，像素重設控制信號線RST77-3與像素傳輸控制信號線TRG23-1、23-2接通，因此，位於第3列之WL像素20(3，1)、WL像素20(3，3)、WL像素20(3，5)、WL像素20(3，7)與GL像素20(3，4)、GL像素20(3，8)之像素電子快門被按下。
進而，該等像素係因於時刻t11像素傳輸控制信號線TRG23-1、23-2接通而傳輸儲存於PD71之電荷，故而時刻t3至時刻t11之期間(ExpL3)成為曝光期間。
又，於時刻t7，像素重設控制信號線RST77-3與像素傳輸控制信號線TRG23-3接通，因此，位於第3列之GS像素20(3，2)、GS像素20(3，6)之像素電子快門被按下。進而，該等像素係因於時刻t11像素傳輸控制信號線TRG23-3接通而傳輸儲存於PD71之電荷，故而時刻t7至時刻t11之期間(ExpS3)成為曝光期間。
亦可同樣地對第4列進行控制。然而，於第4列，於時刻t4，像素重設控制信號線RST77-4接通，但不存在同時接通之像素傳輸控制信號線24，因此，不存在於時刻t4像素電子快門被按下之像素。
於時刻t8，像素重設控制信號線RST77-4與像素傳輸控制信號線TRG24-1、24-2、24-3接通，因此，位於第4列之所有像素之像素電子快門被按下。即，BS像素20(4，1)、WS像素20(4，2)、RS像素20(4，3)、WS像素20(4，4)、BS像素20(4，5)、WS像素20(4，6)、RS像素20(4，7)、WS像素20(4，8)之像素電子快門被按下。
進而，該等像素係因於時刻t12像素傳輸控制信號線TRG24-3接通而傳輸儲存於PD71之電荷，故而時刻t8至時刻t12之期間(ExpS4)成為曝光期間。
再者，時刻t1、時刻t2、時刻t3、時刻t4之間隔、時刻t5、時刻 t6、時刻t7、時刻t8之間隔、時刻t9、時刻t10、時刻t11、時刻t12之間隔全部設定為1H(讀取1列份之像素資料所花費之時間)，因此，各列之長時間曝光時間ExpL1至4及各列之短時間曝光時間ExpS1至4相同。
藉由如此般進行以像素重設之時序適當接通/斷開水平方向之1列中之像素傳輸控制信號線TRG之3根的控制，可產生所期望之感度圖案。
又，藉由切換時刻t1至t8時之像素傳輸控制信號線TRG之接通/斷開，可切換長時間曝光像素及短時間曝光像素之排列。作為該例，將用以實現圖4、圖5、圖6分別表示之曝光控制圖案之時序圖分別示於圖10、圖11、圖12。
將用以實現圖4所示之曝光控制圖案之時序圖示於圖10。圖4所示之曝光控制圖案中第1列與第3列係與圖2所示之曝光控制圖案相同，圖10所示之時序圖中之對於第1列與第3列之時序亦相同，因此，省略其說明。
再者，像素傳輸控制信號線TRG21至24與各像素之佈線係設為與圖8所示之情形相同而繼續說明。
就對於第2列之控制進行說明。例如，於時刻t2，像素重設控制信號線RST77-2與像素傳輸控制信號線TRG22-2接通，因此，位於第2列之RL像素40(2，1)、RL像素40(2，5)之像素電子快門被按下。進而，該等像素係因於時刻t10像素傳輸控制信號線TRG22-2接通而傳輸儲存於PD71之電荷，故而時刻t2至時刻t10之期間(ExpL2)成為曝光期間。
又，於時刻t6，像素重設控制信號線RST77-2與像素傳輸控制信號線TRG22-1、22-3接通，因此，位於第2列之WS像素40(2，2)、WS像素40(2，4)、WS像素40(2，6)、WS像素40(2，8)與BS像素40(2， 3)、BS像素40(2，7)之像素電子快門被按下。進而，該等像素係因於時刻t10像素傳輸控制信號線TRG22-1、22-3接通而傳輸儲存於PD71之電荷，故而時刻t6至時刻t10之期間(ExpS2)成為曝光期間。
就對於第4列之控制進行說明。於時刻t4，像素重設控制信號線RST77-4與像素傳輸控制信號線TRG24-3接通，因此，位於第4列之BL像素40(4，1)、BL像素40(4，5)之像素電子快門被按下。進而，該等像素係因於時刻t12像素傳輸控制信號線TRG24-3接通而傳輸儲存於PD71之電荷，故而時刻t4至時刻t12之期間(ExpL4)成為曝光期間。
又，於時刻t8，像素重設控制信號線RST77-4與像素傳輸控制信號線TRG24-1、24-3接通，因此，位於第2列之WS像素40(4，2)、WS像素40(4，4)、WS像素40(4，6)、WS像素40(4，8)與RS像素40(4，3)、RS像素40(4，7)之像素電子快門被按下。進而，該等像素係因於時刻t12像素傳輸控制信號線TRG24-1、24-3接通而傳輸儲存於PD71之電荷，故而時刻t8至時刻t12之期間(ExpS4)成為曝光期間。
藉由如此般進行以像素重設之時序適當接通/斷開水平方向之1列中之像素傳輸控制信號線TRG之3根的控制，可產生所期望之感度圖案。
將用以實現圖5所示之曝光控制圖案之時序圖示於圖11。圖5所示之曝光控制圖案中第2列與第4列係與圖2所示之曝光控制圖案相同，與圖11所示之時序圖中之對於第2列與第4列之時序亦相同，因此，省略其說明。
再者，像素傳輸控制信號線TRG21至24與各像素之佈線係設為與圖8所示之情形相同而繼續說明。
就對於第1列之控制進行說明。例如，於時刻t1，像素重設控制信號線RST77-1與像素傳輸控制信號線TRG21-1、21-2、21-3接通，因此，位於第1列之所有像素之像素電子快門被按下。進而，該等像 素係因於時刻t9像素傳輸控制信號線TRG21-1、21-2、21-3接通而傳輸儲存於PD71之電荷，故而時刻t1至時刻t9之期間(ExpL1)成為曝光期間。
就對於第3列之控制進行說明。於時刻t3，像素重設控制信號線RST77-3與像素傳輸控制信號線TRG23-1接通，因此，位於第3列之WL像素50(3，1)、WL像素50(3，3)、WL像素50(3，5)、WL像素50(3，7)之像素電子快門被按下。進而，該等像素係因於時刻t11像素傳輸控制信號線TRG23-1接通而傳輸儲存於PD71之電荷，故而時刻t3至時刻t11之期間(ExpL3)成為曝光期間。
又，於時刻t7，像素重設控制信號線RST77-3與像素傳輸控制信號線TRG23-2、23-3接通，因此，位於第3列之GS像素50(3，2)、GS像素50(3，4)、GS像素50(3，6)、GS像素50(4，8)之像素電子快門被按下。進而，該等像素係因於時刻t11像素傳輸控制信號線TRG23-2、23-3接通而傳輸儲存於PD71之電荷，故而時刻t7至時刻t11之期間(ExpS3)成為曝光期間。
藉有如此般進行以像素重設之時序適當接通/斷開水平方向之1列中之像素傳輸控制信號線TRG之3根的控制，可產生所期望之感度圖案。
將用以實現圖6所示之曝光控制圖案之時序圖示於圖12。再者，像素傳輸控制信號線TRG21至24與各像素之佈線係設為與圖8所示之情形相同而繼續說明。
就對於第1列之控制進行說明。例如，於時刻t1，像素重設控制信號線RST77-1與像素傳輸控制信號線TRG21-1、21-2、21-3接通，因此，位於第1列之所有像素之像素電子快門被按下。進而，該等像素係因於時刻t9像素傳輸控制信號線TRG21-1、21-2、21-3接通而傳輸儲存於PD71之電荷，故而時刻t1至時刻t9之期間(ExpL1)成為曝光 期間。
就對於第2列之控制進行說明。例如，於時刻t2，像素重設控制信號線RST77-2與像素傳輸控制信號線TRG22-2接通，因此，位於第2列之RL像素60(2，1)、RL像素60(2，5)之像素電子快門被按下。進而，該等像素係因於時刻t10像素傳輸控制信號線TRG22-2接通而傳輸儲存於PD71之電荷，故而時刻t2至時刻t10之期間(ExpL2)成為曝光期間。
又，於時刻t6，像素重設控制信號線RST77-2與像素傳輸控制信號線TRG22-1、22-3接通，因此，位於第2列之WS像素60(2，2)、WS像素60(2，4)、WS像素60(2，6)、WS像素60(2，8)與BS像素60(2，3)、BS像素60(2，7)之像素電子快門被按下。進而，該等像素係因於時刻t10像素傳輸控制信號線TRG22-1、22-3接通而傳輸儲存於PD71之電荷，故而時刻t6至時刻t10之期間(ExpS2)成為曝光期間。
就對於第3列之控制進行說明。於時刻t3，像素重設控制信號線RST77-3與像素傳輸控制信號線TRG23-1接通，因此，位於第3列之WL像素60(3，1)、WL像素60(3，3)、WL像素60(3，5)、WL像素60(3，7)之像素電子快門被按下。進而，該等像素係因於時刻t11像素傳輸控制信號線TRG23-1接通而傳輸儲存於PD71之電荷，故而時刻t3至時刻t11之期間(ExpL3)成為曝光期間。
又，於時刻t7，像素重設控制信號線RST77-3與像素傳輸控制信號線TRG23-2、23-3接通，因此，位於第3列之GS像素60(3，2)、GS像素60(3，4)、GS像素60(3，6)、GS像素60(3，8)之像素電子快門被按下。進而，該等像素係因於時刻t11像素傳輸控制信號線TRG23-2、23-3接通而傳輸儲存於PD71之電荷，故而時刻t7至時刻t11之期間(ExpS3)成為曝光期間。
就對於第4列之控制進行說明。於時刻t4，像素重設控制信號線 RST77-4與像素傳輸控制信號線TRG24-3接通，因此，位於第4列之BL像素60(4，1)、BL像素60(4，5)之像素電子快門被按下。進而，該等像素係因於時刻t12像素傳輸控制信號線TRG24-3接通而傳輸儲存於PD71之電荷，故而時刻t4至時刻t12之期間(ExpL4)成為曝光期間。
又，於時刻t8，像素重設控制信號線RST77-4與像素傳輸控制信號線TRG24-1、24-3接通，因此，位於第2列之WS像素60(4，2)、WS像素60(4，4)、WS像素60(4，6)、WS像素60(4，8)與RS像素60(4，3)、RS像素60(4，7)之像素電子快門被按下。進而，該等像素係因於時刻t12像素傳輸控制信號線TRG24-1、24-3接通而傳輸儲存於PD71之電荷，故而時刻t8至時刻t12之期間(ExpS4)成為曝光期間。
藉由如此般進行以像素重設之時序適當接通/斷開水平方向之1列中之像素傳輸控制信號線TRG之3根的控制，可產生所期望之感度圖案。
如上所述，於本技術之第1實施形態中，針對具有包含W像素之濾色器排列之CIS，於水平方向之1列上設置3根像素傳輸控制信號線TRG，藉由控制該等各像素傳輸控制信號線TRG，可使曝光時間不同之像素混合存在於同一列而實現高動態範圍之攝像。又，亦可與用以補償濾色器感度差之分色快門並存。
<第2實施形態>
於本技術之第2實施形態中，就對水平方向之2個像素安裝1個A/D轉換器之電路構成進行說明。再者，以下，對共用第1實施形態之攝像元件之部分省略說明之一部分。
<像素控制電路及像素佈線之構成例>
圖13係表示本技術之第2實施形態之攝像元件之像素控制電路及像素佈線之構成例的圖。攝像元件包括垂直掃描控制電路(V SCAN CIRCUIT)81、水平傳輸電路(H TRANSFER CIRCUIT)82、每2行之行 開關(SW)101、每2行之A/D轉換器(ADC)83、每2行之記憶體(MEM)84、複數個像素20。
再者，對與圖8所示之攝像元件之像素控制電路及像素佈線之構成例相同之部位標註相同之符號而進行說明。即，圖13所示之攝像元件之像素控制電路及像素佈線之構成例相對於圖8所示之攝像元件之像素控制電路及像素佈線之構成例的不同之處在於，追加有用以進行每2行之處理之行開關101，由於為每2行地進行處理之構成，故A/D轉換器83與記憶體84之數量削減為一半之數量。又，各像素係與圖8同樣地設為與圖2所示之像素相同之顏色、配置，因此，以與圖2相同之符號繼續說明。
行開關101係根據來自控制部(未圖示)之信號，選擇來自2個像素之信號中之一者，並輸出至A/D轉換器83。A/D轉換器83係將來自行開關101之圖像資料(類比值)轉換為數位資料(數位值)。記憶體84係依序保存由A/D轉換器83轉換所得之數位資料之記憶體。
亦可如圖8所示配合像素之間距而安裝A/D轉換器83，但因像素之微細化所致之影響等，A/D轉換器83之縮小於設計上受到制約而無法以像素之間距收容。因此，如圖13所示，設為以2像素之間距安裝1個A/D轉換器83之攝像元件，藉此，可應對像素之微細化。
然而，1個A/D轉換器83係1次僅能讀取1個像素，因此，利用1個A/D轉換器83讀取位於同一列之2個像素時，必須錯開2個像素之讀取時刻而分2次進行。此情形時，1列份之像素之A/D轉換所花費之時間變成2倍。
<控制信號之時序圖例>
圖14係模式性地表示本技術之第2實施形態之對於構成攝像元件之各像素之控制信號的時序圖。於圖14中表示對於圖13所示之4列份之像素之控制信號線之時序圖。橫軸為時間軸。圖上部之雙箭頭線 ExpL1至4、ExpS1至4所示之期間表示曝光期間，ExpL1至4係長時間曝光像素之曝光期間，ExpS1至4係短時間曝光像素之曝光期間，數字與列編號對應。
與圖9所示之第1實施形態之不同之處在於將共有A/D轉換器83之同一列之鄰接像素之控制時序錯開特定時間。於圖14中，對錯開上述特定時間後之時序標註'而圖示。例如，相對於時刻t1錯開特定時間後之時刻為t1'。控制時序之錯開方式係例如，於時刻t1控制相對於A/D轉換器83鄰接於左側之行之像素，且於時刻t1'控制相對於同一A/D轉換器83鄰接於右側之行之像素。
例如，於時刻t1，像素重設控制信號線RST77-1與像素傳輸控制信號線TRG21-1接通，因此，位於第1列之WL像素20(1，1)、WL像素20(1，3)、WL像素20(1，5)、WL像素20(1，7)之像素電子快門被按下。
繼而，於時刻t1'，像素重設控制信號線RST77-1與像素傳輸控制信號線TRG21-2接通，因此，位於第1列之GL像素20(1，2)與GL像素20(1，6)之像素電子快門被按下。
進而，該等像素係因於時刻t9像素傳輸控制信號線TRG21-1接通，於時刻t9'像素傳輸控制信號線TRG21-2接通，而傳輸儲存於PD71之電荷，故僅於曝光期間ExpL1被曝光。
又，於時刻t5'，像素重設控制信號線RST77-1與像素傳輸控制信號線TRG21-3接通，因此，位於第1列之GS像素20(1，4)與GS像素20(1，8)之像素電子快門被按下。進而，該等像素係因於時刻t9'像素傳輸控制信號線TRG21-3接通而傳輸儲存於PD之電荷，故僅於曝光期間ExpS1被曝光。
可如此般對水平方向之1排中之複數個像素以分時地共有A/D轉換器83且於不同之曝光期間被曝光之方式控制各像素。
亦可同樣地對第2列進行控制。例如，於時刻t2，像素重設控制信號線RST77-2與像素傳輸控制信號線TRG22-2、22-3接通，因此，位於第2列之RL像素20(2，1)、BL像素20(2，3)、RL像素20(2，5)、BL像素20(2，7)之像素電子快門被按下。進而，該等像素係因於時刻t10像素傳輸控制信號線TRG22-2、22-3接通而傳輸儲存於PD71之電荷，故僅於曝光期間ExpL2被曝光。
又，於時刻t6'，像素重設控制信號線RST77-2與像素傳輸控制信號線TRG22-1接通，因此，位於第2列之WS像素20(2，2)、WS像素20(2，4)、WS像素20(2，6)、WS像素20(2，8)之像素電子快門被按下。進而，該等像素係因於時刻t10'像素傳輸控制信號線TRG22-1接通而傳輸儲存於PD71之電荷，故僅於曝光期間ExpS2被曝光。
亦可同樣地對第3列進行控制。例如，於時刻t3，像素重設控制信號線RST77-3與像素傳輸控制信號線TRG23-1接通，因此，位於第3列之WL像素20(3，1)、WL像素20(3，3)、WL像素20(3，5)、WL像素20(3，7)之像素電子快門被按下。
繼而，於時刻t3'，像素重設控制信號線RST77-3與像素傳輸控制信號線TRG23-2接通，因此，位於第3列之GL像素20(3，4)與GL像素20(3，8)之像素電子快門被按下。進而，該等像素係因於時刻t11像素傳輸控制信號線TRG23-1接通，於時刻t11'像素傳輸控制信號線TRG23-2接通，而傳輸儲存於PD71之電荷，故僅於曝光期間ExpL3被曝光。
又，於時刻t7'，像素重設控制信號線RST77-3與像素傳輸控制信號線TRG23-3接通，因此，位於第3列之GS像素20(3，2)與GS像素20(3，6)之像素電子快門被按下。進而，該等像素係因於時刻t11'像素傳輸控制信號線TRG23-3接通而傳輸儲存於PD71之電荷，故僅於曝光期間ExpS3被曝光。
亦可同樣地對第4列進行控制。然而，於第4列中，雖然於時刻t4及時刻t4'像素重設控制信號線RST77-4接通，但不存在同時接通之像素傳輸控制信號線TRG，因此，不存在於時刻t4及時刻t4'像素電子快門被按下之像素。
另一方面，於時刻t8，像素重設控制信號線RST77-4與像素傳輸控制信號線TRG24-2、24-3接通，因此，位於第4列之BS像素20(4，1)、RS像素20(4，3)、BS像素20(4，5)、RS像素20(4，7)之像素電子快門被按下。
繼而，於時刻t8'，像素重設控制信號線RST77-4與像素傳輸控制信號線TRG24-1接通，因此，位於第4列之WS像素20(4，2)、WS像素20(4，4)、WS像素20(4，6)、WS像素20(4，8)之像素電子快門被按下。進而，該等像素係因於時刻t12像素傳輸控制信號線TRG24-2、24-3接通，於時刻t12'像素傳輸控制信號線TRG24-1接通，而傳輸儲存於PD71之電荷，故僅於曝光期間ExpS4被曝光。
如上所述，於本技術之第2實施形態中，針對具有包含W像素之濾色器排列且鄰接之2行共有A/D轉換器之構成之CIS，於水平方向之1列上設置3根像素傳輸控制信號線TRG，藉由控制該等各像素傳輸控制信號線TRG，可使曝光時間不同之像素混合存在於同一列而實現高動態範圍之攝像。又，亦可與用以補償濾色器感度差之分色快門並存。
再者，以上以圖2之曝光控制圖案為例進行了說明，但與第1實施形態同樣地，於第2實施形態中，亦可藉由如下內容實現圖4、圖5、圖6之曝光控制圖案：藉由切換像素傳輸控制信號線TRG之接通/斷開，而切換長時間曝光像素及短時間曝光像素之排列。其方法與第1實施形態中所說明之方法無本質上之差異，因此，省略說明。
<第3實施形態>
於本技術之第3實施形態中，對垂直方向之4像素共有1個FD(浮動擴散)之電路構成進行說明。再者，以下，對共用第1實施形態之攝像元件之部分省略說明之一部分。
<垂直方向4像素共有像素電路之構成例>
圖15係表示本技術之第3實施形態之配備於攝像元件之像素之基本電路之構成例的圖。於圖15中，表示於垂直方向連續地配置之4像素經由像素傳輸電晶體73-11至14連接於1個FD72而共有FD72之後之電路構成CMN131的垂直方向4像素共有像素電路。
各像素係連接於像素傳輸控制信號線TRG21至24、像素讀取選擇控制信號線SEL75、垂直信號線(讀取線)VSL76、及像素重設控制信號線RST77。再者，關於在垂直方向進行4像素共有之方面以外之構成及動作，由於與圖7所示之像素電路大致相同，故省略此處之詳細說明。
<像素控制電路及像素佈線之構成例>
圖16係表示本技術之第3實施形態之攝像元件之像素控制電路及像素佈線之構成例的圖。圖16所示之攝像元件之像素控制電路及像素佈線之基本構成係與圖8所示之第1實施形態之攝像元件之像素控制電路及像素佈線之構成相同，因此，對相同之部分標註相同之符號，並省略說明。
於利用圖8所說明之第1實施形態中，於垂直方向排列之4像素分別為獨立之電路構成，但於圖16中，係共有FD72之後之構成CMN131之構成，因此，像素讀取選擇控制信號線SEL75與像素重設控制信號線RST77係每4列配置1根。又，對於垂直信號線(讀取線)VSL76之連接亦於垂直4像素經由CMN131而連接1個。
<控制信號之時序圖例>
圖17係模式性地表示本技術之第3實施形態之對於構成攝像元件 之各像素之控制信號的時序圖。於圖17中，表示對於圖16所示之4列份之像素之控制信號線之時序圖。橫軸為時間軸。圖上部中雙箭頭線ExpL1至4、ExpS1至4所示之期間表示曝光期間，ExpL1至4係長時間曝光像素之曝光期間，ExpS1至4係短時間曝光像素之曝光期間，數字與列編號對應。
與利用圖9所說明之第1實施形態之時序圖之不同之處在於，經由每列之像素重設控制信號線RST77-1至4及每列之像素讀取選擇控制信號線SEL75-1至4供給之像素重設控制信號與像素讀取選擇控制信號，分別自1根像素重設控制信號線RST77及像素讀取選擇控制信號線SEL75而供給。
由於共有該等，故產生無法以如重疊般之時序供給信號之制約，但於其制約之範圍內，與第1實施形態同樣地，於第3實施形態中，藉由進行以像素重設之時序適當接通/斷開水平方向之1列中之像素傳輸控制信號線TRG之3根的控制，亦可產生所期望之感度圖案。
參照圖17所示之時序圖，對第3實施形態之對於構成攝像元件之各像素之控制信號與各像素之讀取之時序進行說明。
就對於圖16所示之第1列像素之控制進行說明。例如，於時刻t1，像素重設控制信號線RST77與像素傳輸控制信號線TRG21-1、21-2接通，因此，位於第1列之WL像素20(1，1)、WL像素(1，3)、WL像素20(1，5)、WL像素20(1，7)與GL像素20(1，2)、GL像素20(1，6)之像素電子快門被按下。
該等像素係因於時刻t9像素傳輸控制信號線TRG21-1、21-2接通而傳輸儲存於PD71之電荷，故而時刻t1至時刻t9之期間(ExpL1)成為曝光期間。
又，於時刻t5，像素重設控制信號線RST75與像素傳輸控制信號線TRG21-3接通，因此，位於第1列之GS像素20(1，4)與GS像素 20(1，8)之像素電子快門被按下。進而，該等像素係因於時刻t9像素傳輸控制信號線TRG21-3接通而傳輸儲存於PD71之電荷，故而時刻t5至時刻t9之期間(ExpS1)成為曝光期間。
亦可同樣地對第2列進行控制。例如，於時刻t2，像素重設控制信號線RST77與像素傳輸控制信號線TRG22-2、22-3接通，因此，位於第2列之RL像素20(2，1)、RL像素20(2，5)、BL像素20(2，3)、BL像素20(2，7)之像素電子快門被按下。進而，該等像素係因於時刻t10像素傳輸控制信號線TRG22-2、22-3接通而傳輸儲存於PD71之電荷，故而時刻t2至時刻t10之期間(ExpL2)成為曝光期間。
又，於時刻t6，像素重設控制信號線RST77與像素傳輸控制信號線TRG22-1接通，因此，位於第2列之WS像素20(2，2)、WS像素20(2，4)、WS像素20(2，6)、WS像素20(2，8)之像素電子快門被按下。進而，該等像素係因於時刻t10像素傳輸控制信號線TRG22-1接通而傳輸儲存於PD71之電荷，故而時刻t6至時刻t10之期間(ExpS2)成為曝光期間。
亦可同樣地對第3列進行控制。例如，於時刻t3，像素重設控制信號線RST77與像素傳輸控制信號線TRG23-1、23-2接通，因此，位於第3列之WL像素20(3，1)、WL像素20(3，3)、WL像素20(3，5)、WL像素20(3，7)與GL像素20(3，4)、GL像素20(3，8)之像素電子快門被按下。
進而，該等像素係因於時刻t11像素傳輸控制信號線TRG23-1、23-2接通而傳輸儲存於PD71之電荷，故而時刻t3至時刻t11之期間(ExpL3)成為曝光期間。
又，於時刻t7，像素重設控制信號線RST77與像素傳輸控制信號線TRG23-3接通，因此，位於第3列之GS像素20(3，2)、GS像素20(3，6)之像素電子快門被按下。進而，該等像素係因於時刻t11像素 傳輸控制信號線TRG23-3接通而傳輸儲存於PD71之電荷，故而時刻t7至時刻t11之期間(ExpS3)成為曝光期間。
亦可同樣地對第4列進行控制。然而，於第4列中，雖然於時刻t4像素重設控制信號線RST77接通，但不存在同時接通之像素傳輸控制信號線24，因此，不存在於時刻t4像素電子快門被按下之像素。
於時刻t8，像素重設控制信號線RST77與像素傳輸控制信號線TRG24-1、24-2、24-3接通，因此，位於第4列之所有像素之像素電子快門被按下。即，BS像素20(4，1)、WS像素20(4，2)、RS像素20(4，3)、WS像素20(4，4)、BS像素20(4，5)、WS像素20(4，6)、RS像素20(4，7)、WS像素20(4，8)之像素電子快門被按下。
進而，該等像素係因於時刻t12像素傳輸控制信號線TRG24-1、24-2、24-3接通而傳輸儲存於PD71之電荷，故而時刻t8至時刻t12之期間(ExpS4)成為曝光期間。
藉由如此般進行以像素重設之時序適當接通/斷開水平方向之1列中之像素傳輸控制信號線TRG之3根的控制，可產生所期望之感度圖案。
再者，以上利用圖2之曝光控制圖案之例進行了說明，但與第1實施形態同樣地，於第3實施形態中，亦可藉由如下內容實現圖4、圖5、圖6之曝光控制圖案：藉由切換像素傳輸控制信號線TRG之接通/斷開，而切換長時間曝光像素及短時間曝光像素之排列。其方法與第1實施形態中所說明之方法無本質上之差異，因此，省略說明。
<第4實施形態>
於本技術之第4實施形態中，對由垂直方向×水平方向之4×2=8像素共有1個FD72的電路構成進行說明。再者，以下，對共用第1實施形態之攝像元件之部分省略說明之一部分。
<8像素共有像素電路之構成例>
圖18係表示本技術之第4實施形態之配備於攝像元件之像素之基本電路之構成例的圖。於圖18中，表示垂直方向×水平方向之連續配置之4×2=8像素經由像素傳輸電晶體73-11至73-18連接於1個FD72且共有FD72之後之電路構成CMN131的8像素共有像素電路。
各像素係連接於像素傳輸控制信號線TRG21至24、像素讀取選擇控制信號線SEL75、垂直信號線(讀取線)VSL76、像素重設控制信號線RST77。再者，關於進行8像素共有之方面以外之構成及動作，由於與圖7所示之像素電路大致相同，故省略此處之詳細說明。
<像素控制電路及像素佈線之構成例>
圖19係表示本技術之第4實施形態之攝像元件之像素控制電路及像素佈線之構成例的圖。於利用圖8所說明之第1實施形態中，垂直方向×水平方向之連續配置之4×2=8像素分別為獨立之電路構成，但於圖19中，由於共有FD72之後之構成CMN131，故像素讀取選擇控制信號線SEL75、像素重設控制信號線RST77係每4列配置1根。又，垂直信號線(讀取線)VSL76係每2行為1根，對於垂直信號線(讀取線)VSL76之連接亦於4×2像素成為1個。
<控制信號之時序圖例>
圖20係模式性地表示本技術之第4實施形態之對於構成攝像元件之各像素之控制信號的時序圖。於圖20中，表示對於圖19所示之4列份之像素之控制信號線之時序圖。橫軸為時間軸。圖上部中雙箭頭線ExpL1至4、ExpS1至4所示之期間表示曝光期間，ExpL1至4係長時間曝光像素之曝光期間，ExpS1至4係短時間曝光像素之曝光期間，數字與列編號對應。
於第4實施形態中，由於鄰接之2行共有垂直信號線(讀取線)VSL76，故成為A/D轉換器83亦由鄰接2行共有之構成。因此，其動作係與由鄰接2行共有A/D轉換器83之第2實施形態同樣地，必須進 行如改變時序而分時地讀取於水平方向鄰接之2像素之控制。為實現上述分時讀取，於第4實施形態中，與圖14所示之情形同樣地，將對於鄰接之行之像素傳輸控制信號錯開特定時間。
第4實施形態係與第2實施形態同樣地，將對於鄰接之行之像素傳輸控制信號錯開特定時間而供給。
例如，於時刻t1，自像素傳輸控制信號線TRG21-1對第1列之WL像素20(1，1)、WL像素20(1，3)、WL像素20(1，5)、WL像素20(1，7)供給像素傳輸控制信號，於時刻t1'，自像素傳輸控制信號線TRG21-2對第1列之GL像素20(1，2)與GL像素20(1，6)供給像素傳輸控制信號。
進而，於時刻t9，將像素讀取選擇控制信號供給至像素讀取選擇控制信號線SEL75，與此同時，自像素傳輸控制信號線TRG21-1對第1列之WL像素20(1，1)、WL像素20(1，3)、WL像素20(1，5)、WL像素20(1，7)供給像素傳輸控制信號，藉此，讀取WL像素20之信號。又，於時刻t9'，自像素傳輸控制信號線TRG21-2對第1列之GL像素供給像素傳輸控制信號，藉此，讀取GL像素20(1，2)與GL像素20(1，6)之信號。
時刻t1與時刻t1'及時刻t9與時刻t9'係以相同之特定時間錯開，因此，第1列之WL像素20與GL像素20於相等之曝光期間ExpL1被曝光。進而，於第4實施形態中，遍及4列之像素共有像素讀取選擇控制信號線SEL75與像素重設控制信號線RST77，因此，與圖17所示之第3實施形態之控制同樣地，將4列份之像素重設控制信號與像素讀取選擇控制信號分別自1根像素讀取選擇控制信號線SEL75與像素重設控制信號線RST77供給。
再者，以上利用圖2之曝光控制圖案之例進行了說明，但與第1實施形態同樣地，於第4實施形態中，亦可藉由如下內容實現圖4、圖 5、圖6之曝光控制圖案：藉由切換像素傳輸控制信號線TRG之接通/斷開，而切換長時間曝光像素及短時間曝光像素之排列。其方法與第1實施形態中所說明之方法無本質上之差異，因此，省略說明。
<第5實施形態>
於本技術之第1至第4實施形態中，示出將與構成1排之複數個像素且曝光時序不同之複數個像素連接之像素傳輸控制信號線設為至少3根的攝像元件之例。以下，表示具備該等攝像元件之攝像裝置之例。
<攝像裝置之功能構成例>
圖21係表示本技術之實施形態之攝像裝置之功能構成例的方塊圖。攝像裝置300包括攝像元件310、圖像處理部311、記錄控制部312、內容記憶部313、顯示控制部314、顯示部315、控制部316、及操作受理部317。
攝像元件310係根據控制部316之指示產生圖像信號者，並將所產生之圖像信號輸出至圖像處理部311。具體而言，攝像元件310係將經由光學系統(未圖示)入射之被攝體之光轉換為電信號。再者，攝像元件310係與本技術之第1至第4實施形態所示之各攝像元件對應。又，光學系統包括將來自被攝體之入射光集光之透鏡群及光闌，經該透鏡群集光之光經由光闌而入射至攝像元件310。
圖像處理部311係根據控制部316之指示，對自攝像元件310輸出之圖像信號(數位信號)實施各種圖像處理。而且，圖像處理部311係將經實施各種圖像處理之圖像信號(圖像資料)輸出至記錄控制部312及顯示控制部314。記錄控制部312係根據控制部316之指示，進行對於內容記憶部313之記錄控制。例如，記錄控制部312係使自圖像處理部311輸出之圖像(圖像資料)作為圖像內容(靜態影像檔案或動態影像檔案)記錄於內容記憶部313。
內容記憶部313係基於記錄控制部312之控制記憶各種資訊(圖像內容等)的記錄媒體。再者，內容記憶部313可內建於攝像裝置300，亦可設為能夠自攝像裝置300裝卸。
顯示控制部314係根據控制部316之指示，使自圖像處理部311輸出之圖像顯示於顯示部315。例如，顯示控制部314係使用以進行與攝像動作相關之各種操作之顯示畫面或由攝像元件310產生之圖像(所謂之直通圖像)顯示於顯示部315。
顯示部315係基於顯示控制部314之控制顯示各圖像之顯示面板。控制部316係根據儲存於記憶體(未圖示)之控制程式而控制攝像裝置300中之各部者。例如，控制部316係進行經圖像處理部311實施圖像處理之圖像信號(圖像資料)之輸出控制(顯示控制)或記錄控制。操作受理部317係受理由使用者進行之操作之操作受理部，並將與所受理之操作內容對應之控制信號(操作信號)輸出至控制部316。
<圖像處理部之動作>
以下，對圖像處理部311之動作進行說明。本技術之攝像元件係輸出以包含W像素之4列之顏色排列使進行長時間及短時間之2種曝光之像素混合存在之RAW資料。於圖像處理部311中進行利用上述RAW資料產生RGB圖像資料之處理。
圖22係表示本技術之第5實施形態之圖像處理部311之功能構成例的方塊圖。圖像處理部311係輸入以包含W像素之4列之顏色排列使進行長時間及短時間之2種曝光之像素混合存在之RAW資料，並輸出RGB圖像資料、即所有像素中備齊R、G、B之圖像。
再者，包含W像素之4列係指RGB+W，其顏色排列與曝光控制圖案設為圖2所示者。圖像處理部311包括WL高頻內插部351、WS高頻內插部352、WL低頻內插部353、WS低頻內插部354、GL低頻內插部355、GS低頻內插部356、RL低頻內插部357、RS低頻內插部358、 BL低頻內插部359、BS低頻內插部360、W高頻HDR(High-Dynamic Range，高動態範圍)合成部361、W低頻HDR合成部362、G低頻HDR合成部363、R低頻HDR合成部364、B低頻HDR合成部364、W-GCh間相關處理部366、W-RCh間相關處理部367、W-BCh間相關處理部368。
WL高頻內插部351係利用內插濾波器將配置成每隔1像素之正方格子之WL像素20之信號內插至所有像素。例如，將如圖23所示之係數之二維FIR(Finite Impulse Response，有限脈衝響應)濾波器應用於所有像素位置。此處，9×9之係數之中心位置相當於計算內插值之像素位置(內插像素位置)，對內插像素位置之周圍9×9像素之範圍內存在WL像素之像素位置使用相應係數，於WL像素以外之像素位置將係數設為0而進行濾波器計算。再者，圖23所示之係數係一例，並非表示限定。
WS高頻內插部352係利用內插濾波器將配置成2像素間距之正方格子之WS像素20之信號內插至所有像素。例如，將如圖23所示之係數之二維FIR濾波器應用於所有像素位置。此處，9×9之係數之中心位置相當於計算內插值之像素位置(內插像素位置)，對內插像素位置之周圍9×9像素之範圍內存在WS像素之像素位置使用相應係數，於WS像素以外之像素位置將係數設為0而進行濾波器計算。
WL低頻內插部353係利用內插濾波器將配置成2像素間距之正方格子之WL像素20之信號內插至所有像素。例如，將如圖24所示之係數之二維FIR濾波器應用於所有像素位置。此處，9×9之係數之中心位置相當於計算內插值之像素位置(內插像素位置)，對內插像素位置之周圍9×9像素之範圍內存在WL像素之像素位置使用相應係數，於WL像素以外之像素位置將係數設為0而進行濾波器計算。再者，圖24所示之係數係一例，並非表示限定。
WS低頻內插部354係利用內插濾波器將配置成2像素間距之正方格子之WS像素20之信號內插至所有像素。例如，將如圖24所示之係數之二維FIR濾波器應用於所有像素位置。此處，9×9之係數之中心位置相當於計算內插值之像素位置(內插像素位置)，對內插像素位置之周圍9×9像素之範圍內存在WS像素之像素位置使用相應係數，於WS像素以外之像素位置將係數設為0而進行濾波器計算。
GL低頻內插部355係利用內插濾波器將配置成4像素間距之棋盤圖案之GL像素20之信號內插至所有像素。例如，將如圖24所示之係數之二維FIR濾波器應用於所有像素位置。此處，9×9之係數之中心位置相當於計算內插值之像素位置(內插像素位置)，對內插像素位置之周圍9×9像素之範圍內存在GL像素之像素位置使用相應係數，於GL像素以外之像素位置將係數設為0而進行濾波器計算。
GS低頻內插部356係利用內插濾波器將配置成4像素間距之棋盤圖案之GS像素20之信號內插至所有像素。例如，將如圖24所示之係數之二維FIR濾波器應用於所有像素位置。此處，9×9之係數之中心位置相當於計算內插值之像素位置(內插像素位置)，對內插像素位置之周圍9×9像素之範圍內存在GS像素之像素位置使用相應係數，於GS像素以外之像素位置將係數設為0而進行濾波器計算。
RL低頻內插部357係利用內插濾波器將配置成4像素間距之正方格子之RL像素20之信號內插至所有像素。例如，將如圖24所示之係數之二維FIR濾波器應用於所有像素位置。此處，9×9之係數之中心位置相當於計算內插值之像素位置(內插像素位置)，對內插像素位置之周圍9×9像素之範圍內存在RL像素之像素位置使用相應係數，於RL像素以外之像素位置將係數設為0而進行濾波器計算。
RS低頻內插部358係利用內插濾波器將配置成4像素間距之正方格子之RS像素20之信號內插至所有像素。例如，將如圖24所示之係 數之二維FIR濾波器應用於所有像素位置。此處，9×9之係數之中心位置相當於計算內插值之像素位置(內插像素位置)，對內插像素位置之周圍9×9像素之範圍內存在RS像素之像素位置使用相應係數，於RS像素以外之像素位置將係數設為0而進行濾波器計算。
BL低頻內插部359係利用內插濾波器將配置成4像素間距之正方格子之BL像素20之信號內插至所有像素。例如，將如圖24所示之係數之二維FIR濾波器應用於所有像素位置。此處，9×9之係數之中心位置相當於計算內插值之像素位置(內插像素位置)，對內插像素位置之周圍9×9像素之範圍內存在BL像素之像素位置使用相應係數，於BL像素以外之像素位置將係數設為0而進行濾波器計算。
BS低頻內插部360係利用內插濾波器將配置成4像素間距之正方格子之BS像素20之信號內插至所有像素。例如，將如圖24所示之係數之二維FIR濾波器應用於所有像素位置。此處，9×9之係數之中心位置相當於計算內插值之像素位置(內插像素位置)，對內插像素位置之周圍9×9像素之範圍內存在BS像素之像素位置使用相應係數，於BS像素以外之像素位置將係數設為0而進行濾波器計算。
W高頻HDR合成部361進行如下處理，即，將來自WL高頻內插部351之輸出即內插至所有像素之WL高頻像素值、與來自WS高頻內插部352之輸出即WS高頻像素值合成而於所有像素產生高動態範圍之像素值。
W低頻HDR合成部362進行如下處理，即，將來自WL低頻內插部353之輸出即內插至所有像素之WL低頻像素值、與來自WS低頻內插部354之輸出即WS低頻像素值合成而於所有像素產生高動態範圍之像素值。
G低頻HDR合成部363進行如下處理，即，將來自GL低頻內插部355之輸出即內插至所有像素之GL低頻像素值與來自GS低頻內插部 356之輸出即GS低頻像素值合成而於所有像素產生高動態範圍之像素值。
R低頻HDR合成部364進行如下處理，即，將來自RL低頻內插部357之輸出即內插至所有像素之RL低頻像素值與來自RS低頻內插部358之輸出即RS低頻像素值合成而於所有像素產生高動態範圍之像素值。
B低頻HDR合成部365進行如下處理，即，將來自BL低頻內插部359之輸出即內插至所有像素之BL低頻像素值與來自BS低頻內插部360之輸出即BS低頻像素值合成而於所有像素產生高動態範圍之像素值。
該等只是輸入之信號不同而處理之動作相同，因此，以下，以G低頻HDR合成部363為例而總括地說明動作。
圖25係表示本技術之第5實施形態之G低頻HDR合成部363之功能構成例的方塊圖。G低頻HDR合成部係輸入內插至所有像素位置之GL像素值之信號與內插至所有像素位置之GS像素值之信號，並將合成其等所得之高動態範圍之G像素值輸出至所有像素位置。
G低頻HDR合成部363包括2個對數轉換處理部381與對數轉換處理部382、加權值決定處理部383、曝光校正處理部384、混合處理部385、對數逆轉換處理部386。
2個對數轉換處理部381與對數轉換處理部382分別輸出對每一像素之GL像素值與GS像素值進行對數轉換所得之值。曝光校正處理部384係對自對數轉換處理部382輸出之經對數轉換之GS像素值加上相當於長時間曝光與短時間曝光之曝光比率之大小之對數值，藉此，使經對數轉換之GS像素值之位準與經對數轉換之GL像素值之位準一致。
加權值決定處理部383係根據自對數轉換處理部381輸出之經對 數轉換之GL像素值，決定經對數轉換之GL像素值與曝光校正後之經對數轉換之GS像素值之混合係數。
混合處理部385係根據由加權值決定處理部383決定之混合係數，將自對數轉換處理部381輸出之經對數轉換之GL像素值與自曝光校正處理部384輸出之曝光校正後之經對數轉換之GS像素值混合合成。
對數逆轉換處理部386係使由混合處理部385混合合成之G像素值恢復至原來之線性特性。
圖26係模式性地說明G低頻HDR合成部363等HDR合成部之一系列動作的圖。橫軸為被攝體之亮度，縱軸為G像素值灰階，均設為對數灰階。實線L1表示GL像素之特性，實線L2表示GS像素之特性。GL像素之曝光時間較長，因此，相對於相同之被攝體亮度，GL像素顯示較GS像素大之值。
該2個距離就對數灰階而言，恰好成為曝光之比率大小。獲得高動態範圍之亮度特性係指針對範圍較廣之被攝體亮度獲得線性之像素特性，因此，HDR合成部之目的在於連結GL像素之特性與GS像素之特性而形成1個較長之線性特性。因此，曝光校正處理部對GS像素特性加上曝光比率大小之偏離量，而形成與GL像素特性排列於一直線上之特性。
以虛線L3表示以曝光比率大小偏離之GS像素特性。混合處理部385進行如下處理，即，將以實線L1表示之GL像素特性與經曝光校正之以實線L2表示之GS像素特性合成而獲得高動態範圍之G像素特性。
此處，於較暗之被攝體亮度之區域，GS像素被雜訊填埋，因此，僅欲使用GL像素之特性。相反，於較亮之被攝體亮度之區域，GL像素飽和，因此，僅欲使用經曝光校正之GS像素之特性。因此，以於2個亮度特性重疊之區域貢獻逐漸改變之方式控制混合之權重。
加權值決定處理部383係根據所輸入之GL像素值(對數轉換後)推測被攝體亮度，計算遵從響應如上所述之要求而預先設定之特性之加權值。例如，可使用如圖27所示之加權值特性。圖27所示之加權值特性係如下特性：logG之值達到第1值之前採取1，大於第1值時，逐漸變小，大於第2值時，採取0。
若利用數式表示上述HDR合成部之處理，則如下式(1)所示。
如此般，HDR合成部包含將自各像素讀取之信號轉換為非線性灰階之處理，轉換為上述非線性灰階之處理中包含基於向上凸之冪函數特性進行轉換之處理。
返回至圖22之圖像處理部311之構成之說明。W-GCh間相關處理部366係輸入來自W高頻HDR合成部361之輸出即HDR合成後之W高頻亮度值、W低頻HDR合成部362之輸出即HDR合成後之W低頻亮度值、來自G低頻HDR合成部363之輸出即G低頻亮度值，計算並輸出高頻成分經修正之G亮度值。
W-RCh間相關處理部367係輸入來自W高頻HDR合成部361之輸出即HDR合成後之W高頻亮度值、W低頻HDR合成部362之輸出即HDR合成後之W低頻亮度值、來自R低頻HDR合成部364之輸出即R低頻亮度值，計算並輸出高頻成分經修正之R亮度值。
W-BCh間相關處理部368係輸入來自W高頻HDR合成部361之輸出即HDR合成後之W高頻亮度值、W低頻HDR合成部362之輸出即HDR合成後之W低頻亮度值、來自B低頻HDR合成部365之輸出即B低頻亮度值，計算並輸出高頻成分經修正之B亮度值。
此處，對W-GCh間相關處理部366之動作進行說明。W-RCh間相關處理部367與W-BCh間相關處理部368之動作亦分別與W-GCh間相關處理部366之動作相同，因此，此處，列舉W-GCh間相關處理部366之動作為例進行說明。
於本技術設為對象之如RGB+W般之4列排列中，W像素能夠以相對較小之間距取樣，因此，細花樣等亦可藉由內插處理再現，但R像素、G像素、B像素係因像素間距較大而無法再現細花樣。然而，憑經驗可知，於自然圖像中，以不同之可見光之分光感度獲得之圖像信號相互具有較強之關聯。
因此，利用如上所述之性質，利用藉由W像素所獲得之高頻成分而推測R像素、G像素、B像素之高頻成分。具體而言，根據可再現直至高頻為止之W高頻HDR合成部361之輸出、與藉由濾波器之平滑化效應而不具有高頻成分之W低頻HDR合成部362之輸出之差值，計算W像素之高頻成分。
進而，基於Ch間相關之性質，假設G像素之高頻成分與W像素之高頻成分大致相等，對R、G、B之各低頻HDR合成部之輸出加上W像素之高頻成分。
若利用數式表示其則如下式(2)所示。
[數式2]GICC=GLowFreq+(WHighFreq-WLowFreq)...(2)
於式(2)中，左邊為輸出值，右邊之3項分別為輸入值。
如上所述，於本技術之第5實施形態中，對具備如下圖像處理之攝像裝置之構成進行了說明：可利用具有對RGB增加W後之4列之顏色排列且對每一種顏色進行長時間曝光、短時間曝光之控制之攝像元件之輸出RAW資料產生高動態範圍之RGB圖像資料。
<其他應用例>
於本技術之第5實施形態中，對自攝像元件輸出包含RGB+W之4列之RAW資料後利用圖像處理部轉換為RGB資料的構成進行了說明，但亦可為將於攝像元件內轉換為RGB之拜爾(Bayer)排列之資料自攝像元件輸出般之構成。此情形時之圖像處理部之動作配備有將由通常之相機系統實施之RGB Bayer排列轉換為RGB資料之信號處理部。
圖28係表示圖像處理部311(圖21)之其他構成之圖。圖28所示之圖像處理部311'(為與圖22所示之圖像處理部311加以區別而標註'進行記述)係對圖22所示之圖像處理部311追加縮減取樣部401所得之構成。根據此種構成，可於攝像元件內進行轉換為RGB之Bayer排列之處理。
圖28所示之圖像處理部311'包括縮減取樣部401，該縮減取樣部401係於各像素獲得藉由WL高頻內插部351至W-BCh間相關處理部368進行之處理而經HDR合成之RGB像素值後，對其等以成為Bayer排列之方式重新取樣。藉由利用縮減取樣部401重新取樣，可輸出於攝像元件內轉換為RGB之Bayer排列後之資料。
又，關於圖22所示之圖像處理部311或圖28所示之圖像處理部311'之任一個，亦可改變HDR合成部361至365所包括之對數轉換處理部381、382及對數逆轉換處理部386(均示於圖25)之位置，而於各內插器件之前進行對數轉換處理，於Ch相關處理部366至368之後(或縮減取樣部401之後)進行對數逆轉換處理。
圖29係表示改變HDR合成部361至365所包括之對數轉換處理部381、382及對數逆轉換處理部386之位置，而於各內插器件之前進行對數轉換處理，於Ch相關處理部366至368之後進行對數逆轉換處理之情形時之圖像處理部311之構成的圖。
對圖22所示之圖像處理部311與圖29所示之圖像處理部311"(為與其他圖像處理部311加以區別而標註"進行記述)進行比較。於圖像處 理部311"，對數轉換處理部421設置於WL高頻內插部351至BS低頻內插部360之前段，所述對數轉換處理部421對所輸入之以包含W像素之4列之顏色排列使進行長時間及短時間之2種曝光之像素混合存在之RAW資料進行對數轉換處理。
由此，WL高頻內插部351至BS低頻內插部360之各內插部係使用經實施對數轉換處理之資料，進行內插處理。藉由將對數轉換處理部421設置於各內插部之前段，雖未圖示，但W高頻HDR合成部361至B低頻HDR合成部365設為不具備對數轉換處理部381與對數轉換處理部382之構成。又，設為亦不具備對數逆轉換處理部386之構成。
W高頻HDR合成部361至B低頻HDR合成部365之各合成部中所設置之對數逆轉換處理部386係於圖29所示之圖像處理部311"中，設置於W-GCh間相關處理部366至W-BCh間相關處理部368之各相關處理部之後段。
即，設為如下構成：於W-GCh間相關處理部366之後段設置有對數逆轉換處理部422，於W-RCh間相關處理部367之後段設置有對數逆轉換處理部423，於W-BCh間相關處理部368之後段設置有對數逆轉換處理部424。
作為此種構成，亦可設為產生並輸出R、G、B之各資料之構成。
圖30係表示改變HDR合成部361至365所包括之對數轉換處理部381、382及對數逆轉換處理部386之位置，於各內插器件之前進行對數轉換處理，於縮減取樣部401之後進行對數逆轉換處理之情形時之圖像處理部311之構成的圖。
對圖22所示之圖像處理部311與圖30所示之圖像處理部311'''(為與其他圖像處理部311加以區別而標註'''進行記述)進行比較。於圖像處理部311'''，對數轉換處理部451設置於WL高頻內插部351至BS低頻內插部360之前段，所述對數轉換處理部451對所輸入之以包含W像素之 4列之顏色排列使進行長時間及短時間之2種曝光之像素混合存在之RAW資料進行對數轉換處理。該方面係與圖29所示之圖像處理部311"相同。
於圖像處理部311'''，於W-GCh間相關處理部366至W-BCh間相關處理部368之後段設置有縮減取樣部521。該縮減取樣部452係與圖28所示之圖像處理部311'之縮減取樣部401同樣地，對來自W-GCh間相關處理部366至W-BCh間相關處理部368之輸出進行縮減取樣，藉此，產生並輸出於攝像元件內轉換為RGB之Bayer排列後之資料。
來自縮減取樣部452之輸出被供給至對數逆轉換處理部453，並被實施對數逆轉換處理。
作為此種構成，亦可設為產生並輸出於攝像元件內轉換為RGB之Bayer排列後之資料之構成。
再者，於圖30所示之圖像處理部311'''之構成中，亦可為於攝像元件內不進行對數逆轉換而於自攝像元件輸出Bayer資料後於圖像處理部進行對數逆轉換般的構成(未圖示)。
又，於本技術之第5實施形態中，以攝像裝置為例進行了說明，但亦可對包含包括攝像元件之攝像部之電子機器(例如，內建攝像部之行動電話裝置)應用本技術之實施形態。
又，於本技術之實施形態中，以圖1所示之RGB+W之顏色排列為前提，對每1排之3根控制佈線及其動作進行了說明，但除此以外，亦存在不限於圖1所示之顏色排列但以相同之構造產生相同之效果的顏色排列，本技術並不限定於圖1之顏色排列。以下，表示除圖1之顏色配置以外亦可應用本技術之顏色配置之例。
圖31係表示應用本技術之顏色配置之其他例之圖。對影像感測器之水平方向(為圖31之左右方向，列方向)之構成進行說明。於第1列配置有W像素600(1，1)、G像素600(1，2)、W像素600(1，3)、R像 素600(1，4)、W像素600(1，5)、G像素600(1，6)、W像素600(1，7)、R像素600(1，8)。此情形時，於第1列配置有W像素、G像素、R像素。
於第2列配置有G像素600(2，1)、W像素600(2，2)、R像素600(2，3)、W像素600(2，4)、G像素600(2，5)、W像素600(2，6)、R像素600(2，7)、W像素600(2，8)。此情形時，亦於第2列配置有W像素、G像素、R像素。
於第3列配置有W像素600(3，1)、B像素600(3，2)、W像素600(3，3)、G像素600(3，4)、W像素600(3，5)、B像素600(3，6)、W像素600(3，7)、G像素600(3，8)。此情形時，於第3列配置有W像素、G像素、B像素。
於第4列配置有B像素600(4，1)、W像素600(4，2)、G像素600(4，3)、W像素600(4，4)、B像素600(4，5)、W像素600(4，6)、G像素600(4，7)、W像素600(4，8)。此情形時，亦於第4列配置有W像素、G像素、B像素。
第5至第8列設為與第1至第4列相同之排列。亦可對此種顏色排列應用上述本技術。
圖32係表示應用本技術之顏色配置之其他例之圖。對影像感測器之水平方向(為圖32之左右方向，列方向)之構成進行說明。於第1列配置有W像素610(1，1)、R像素610(1，2)、W像素610(1，3)、G像素610(1，4)、W像素610(1，5)、R像素610(1，6)、W像素610(1，7)、G像素610(1，8)。此情形時，於第1列配置有W像素、G像素、R像素。
於第2列配置有B像素610(2，1)、W像素610(2，2)、G像素610(2，3)、W像素610(2，4)、B像素610(2，5)、W像素610(2，6)、G像素610(2，7)、W像素610(2，8)。此情形時，於第2列配置有W像 素、G像素、B像素。
於第3列配置有W像素610(3，1)、G像素610(3，2)、W像素610(3，3)、R像素610(3，4)、W像素610(3，5)、G像素610(3，6)、W像素610(3，7)、R像素610(3，8)。此情形時，於第3列配置有W像素、G像素、R像素。
於第4列配置有G像素610(4，1)、W像素610(4，2)、B像素610(4，3)、W像素610(4，4)、G像素610(4，5)、W像素610(4，6)、B像素610(4，7)、W像素610(4，8)。此情形時，於第4列配置有W像素、G像素、B像素。
第5至第8列設為與第1至第4列相同之排列。亦可對此種顏色排列應用上述本技術。
亦可對圖31或圖32所示之顏色配置應用上述實施形態中所說明之每1排之3根控制佈線及其動作。
進而，本技術亦可應用於分別示於圖2、圖4、圖5、圖6之曝光圖案以外之曝光圖案。以下，將可藉由本技術之實施形態中所說明之每1排之3根控制佈線實現之曝光控制圖案之例示於圖33至圖40。
可藉由圖33至圖40所示之曝光圖案與圖1、圖31、圖32所示之顏色配置之組合實現的曝光圖案與顏色配置之組合全部為本技術之應用範圍。又，即便係此處未表示之曝光圖案與顏色配置之組合，亦存在可應用本技術之曝光圖案與顏色配置之組合，此種組合亦在本技術之應用範圍內。
圖33係表示曝光圖案之其他例之圖。於圖33至圖40中，僅圖示曝光圖案，未對顏色配置進行圖示。因此，於圖33至圖40中，長時間曝光像素以“L”表示，並記述為L像素，短時間曝光像素以“S”表示，並記述為S像素。
圖33所示之曝光圖案係於每一列配置有長時間曝光像素或短時 間曝光像素之例。換言之，係以列為單位交替地配置長時間曝光像素與短時間曝光像素之例。即，係如下曝光圖案：第1列、第3列、第5列、第7列為長時間曝光像素，第2列、第4列、第6列、第8列為短時間曝光像素。亦可對此種曝光圖案應用上述本技術。
圖34係表示曝光圖案之其他例之圖。圖34所示之曝光圖案係於每一行配置有長時間曝光像素或短時間曝光像素之例。換言之，係以行為單位交替地配置長時間曝光像素與短時間曝光像素之例。即，係如下曝光圖案：第1行、第3行、第5行、第7行為長時間曝光像素，第2行、第4行、第6行、第8行為短時間曝光像素。亦可對此種曝光圖案應用上述本技術。
圖35係表示曝光圖案之其他例之圖。圖35所示之曝光圖案係於第1列配置有L像素640(1，1)、L像素640(1，2)、L像素640(1，3)、S像素640(1，4)、L像素640(1，5)、L像素640(1，6)、L像素640(1，7)、S像素640(1，8)。
於第2列配置有S像素640(2，1)、S像素640(2，2)、L像素640(2，3)、S像素640(2，4)、S像素640(2，5)、S像素640(2，6)、L像素640(2，7)、S像素640(2，8)。
於第3列配置有L像素640(3，1)、S像素640(3，2)、L像素640(3，3)、L像素640(3，4)、L像素640(3，5)、S像素640(3，6)、L像素640(3，7)、L像素640(3，8)。
於第4列配置有L像素640(4，1)、S像素640(4，2)、S像素640(4，3)、S像素640(4，4)、L像素640(4，5)、S像素640(4，6)、S像素640(4，7)、S像素640(4，8)。
第5至第8列設為與第1至第4列相同之排列。亦可對此種曝光圖案應用上述本技術。
圖36係表示曝光圖案之其他例之圖。圖36所示之曝光圖案係於 第1列配置有L像素650(1，1)、S像素650(1，2)、L像素650(1，3)、L像素650(1，4)、L像素650(1，5)、S像素650(1，6)、L像素650(1，7)、L像素650(1，8)。
於第2列配置有L像素650(2，1)、S像素650(2，2)、S像素650(2，3)、S像素650(2，4)、L像素650(2，5)、S像素650(2，6)、S像素650(2，7)、S像素650(2，8)。
第3列全部設為L像素。第4列全部設為S像素。
第5至第8列設為與第1至第4列相同之排列。亦可對此種曝光圖案應用上述本技術。
圖37係表示曝光圖案之其他例之圖。圖37所示之曝光圖案係於第1列配置有L像素660(1，1)、L像素660(1，2)、L像素660(1，3)、S像素660(1，4)、L像素660(1，5)、L像素660(1，6)、L像素660(1，7)、S像素660(1，8)。
於第2列配置有S像素660(2，1)、S像素660(2，2)、L像素660(2，3)、S像素660(2，4)、S像素660(2，5)、S像素660(2，6)、L像素660(2，7)、S像素660(2，8)。
於第3列配置有L像素660(3，1)、S像素660(3，2)、L像素660(3，3)、L像素660(3，4)、L像素660(3，5)、S像素660(3，6)、L像素660(3，7)、L像素660(3，8)。
於第4列配置有S像素660(4，1)、S像素660(4，2)、L像素660(4，3)、S像素660(4，4)、S像素660(4，5)、S像素660(4，6)、L像素660(4，7)、S像素660(4，8)。
第5至第8列設為與第1至第4列相同之排列。亦可對此種曝光圖案應用上述本技術。
圖38係表示曝光圖案之其他例之圖。圖38所示之曝光圖案係於第1列配置有L像素670(1，1)、L像素670(1，2)、L像素670(1，3)、S 像素670(1，4)、L像素670(1，5)、L像素670(1，6)、L像素670(1，7)、S像素670(1，8)。
於第2列配置有L像素670(2，1)、S像素670(2，2)、L像素670(2，3)、S像素670(2，4)、L像素670(2，5)、S像素670(2，6)、L像素670(2，7)、S像素670(2，8)。
於第3列配置有L像素670(3，1)、S像素670(3，2)、L像素670(3，3)、L像素670(3，4)、L像素670(3，5)、S像素670(3，6)、L像素670(3，7)、L像素670(3，8)。
第4列全部配置有S像素。第5至第8列設為與第1至第4列相同之排列。亦可對此種曝光圖案應用上述本技術。
圖39係表示曝光圖案之其他例之圖。圖39所示之曝光圖案係於第1列全部配置有L像素。
於第2列配置有L像素680(2，1)、S像素680(2，2)、S像素680(2，3)、S像素680(2，4)、L像素680(2，5)、S像素680(2，6)、S像素680(2，7)、S像素680(2，8)。
於第3列配置有L像素680(3，1)、S像素680(3，2)、L像素680(3，3)、S像素680(3，4)、L像素680(3，5)、S像素680(3，6)、L像素680(3，7)、S像素680(3，8)。
於第4列配置有L像素680(4，1)、S像素680(4，2)、S像素680(4，3)、S像素680(4，4)、L像素680(4，5)、S像素680(4，6)、S像素680(4，7)、S像素680(4，8)。
第5至第8列設為與第1至第4列相同之排列。亦可對此種曝光圖案應用上述本技術。
圖40係表示曝光圖案之其他例之圖。圖40所示之曝光圖案係於第1列配置有L像素690(1，1)、S像素690(1，2)、L像素690(1，3)、S像素690(1，4)、L像素690(1，5)、S像素690(1，6)、L像素690(1， 7)、S像素690(1，8)。
於第2列全部配置有S像素。於第3列全部配置有L像素。第4列係與第1列同樣地，配置有L像素690(4，1)、S像素690(4，2)、L像素690(4，3)、S像素690(4，4)、L像素690(4，5)、S像素690(4，6)、L像素690(4，7)、S像素690(4，8)。
第5至第8列設為與第1至第4列相同之排列。亦可對此種曝光圖案應用上述本技術。
再者，於上述實施形態中，對將攝像元件之像素之分光感度設為RGB+W之情形時之示例進行了說明，但其分光感度如何於使用本技術方面不會成為制約。即，亦可使用具有RGB+W以外之分光感度之像素。例如，亦可為對Y(黃色)、C(青色)、M(洋紅色)等補色系增加G所得之4列之組合。
再者，本技術之實施形態並不限定於上述實施形態，可於不脫離本技術之主旨之範圍內進行各種變更。
再者，本技術亦可採用如下構成。
(1)
一種攝像元件，其於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對上述4種分光感度之各者，於上述攝像面上配置有實現第1曝光之像素、及實現與上述第1曝光不同之第2曝光之像素。
(2)
如上述(1)之攝像元件，其中第1排與第2排於與特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上將上述全色性之分光感度之第1像素以2像素為週期而配置，上述第2排係將上述第1像素於上述特定方向上與上述第1排錯開1像素而配置，將分光感度與上述第1像素之分光感度不同之像素係對應於每種 相同之分光感光度，以2像素或4像素為週期而配置於特定方向上，從而二維地構成上述第1分光感度像素成為棋盤格排列之4×4像素之週期性之配置。
(3)
如上述(2)之攝像元件，其中於上述每1排配備3根用以控制構成上述特定方向上之1排之複數個像素之曝光開始及結束時序的像素傳輸控制信號線，上述第1排中之上述像素傳輸控制信號線中的第1像素傳輸控制信號線對上述第1排之以2像素為週期之分光感度相同之像素傳送傳輸控制信號，上述第1排中之上述像素傳輸控制信號線中的第2像素傳輸控制信號線對上述第1排之以4像素為週期之分光感度相同之像素傳送傳輸控制信號，上述第1排中之上述像素傳輸控制信號線中的第3像素傳輸控制信號線對上述第1排之以4像素為週期之分光感度相同之像素傳送傳輸控制信號，上述第2排中之上述像素傳輸控制信號線中的第1像素傳輸控制信號線對上述第2排之以2像素為週期之分光感度相同之像素傳送傳輸控制信號，上述第2排中之上述像素傳輸控制信號線中的第2像素傳輸控制信號線對上述第2排之以4像素為週期之分光感度相同之像素傳送傳輸控制信號，上述第2排中之上述像素傳輸控制信號線中的第3像素傳輸控制信號線對上述第2排之以4像素為週期之分光感度相同之像素傳送傳輸控制信號，上述像素傳輸控制信號線之各者以實現上述第1曝光之第1時序 或實現上述第2曝光之第2時序中之任一時序傳送像素傳輸控制信號。
(4)
如上述(3)之攝像元件，其中於上述特定方向上鄰接之2個像素間共有1個A/D轉換器，使用上述像素傳輸控制信號線中之至少2根像素傳輸控制信號線將上述鄰接之2個像素之曝光時序錯開。
(5)
如上述(1)至(4)中任一項之攝像元件，其中於包括複數個像素而構成之像素群共有1個浮動擴散。
(6)
如上述(3)之攝像元件，其中上述4×4像素之週期性之配置係將第1排與第2排於與上述特定方向正交之方向上交替地配置，第1排係於上述特定方向上，將上述第1像素與第2分光感度之第2像素交替地配置，第2排係於上述特定方向上，將上述第1像素以2像素為週期而配置，且將第3分光感度之第3像素與第4分光感度之第4像素以4像素為週期而配置於其餘之像素位置。
(7)
如上述(6)之攝像元件，其中上述第1排之上述第1像素傳輸控制信號線與上述第2排之上述第1像素傳輸控制信號線係以分別以不同之時序傳送控制信號之方式受到控制，上述第1排之上述第2像素傳輸控制信號線與上述第3像素傳輸控制信號線係以分別以不同之時序傳送控制信號之方式受到控制，上述第2排之上述第2像素傳輸控制信號線與第4排之對於上述第3像素之上述像素傳輸控制信號線係以分別以不同之時序傳送控制信 號之方式受到控制，上述第2排之對於上述第4像素之上述像素傳輸控制信號線與上述第4排之對於上述第4像素之上述像素傳輸控制信號線係以分別以不同之時序傳送控制信號之方式受到控制。
(8)
如上述(1)至(7)中任一項之攝像元件，其中於每一像素位置進而包括：第1處理部，其計算上述第1分光感度之上述第1曝光信號之上述像素位置上之內插值；第2處理部，其計算上述第1分光感度之上述第2曝光信號之上述像素位置上之內插值；第3處理部，其計算上述第2分光感度之上述第1曝光信號之上述像素位置上之內插值；第4處理部，其計算上述第2分光感度之上述第2曝光信號之上述像素位置上之內插值；第5處理部，其計算上述第3分光感度之上述第1曝光信號之上述像素位置上之內插值；第6處理部，其計算上述第3分光感度之上述第2曝光信號之上述像素位置上之內插值；第7處理部，其計算上述第4分光感度之上述第1曝光信號之上述像素位置上之內插值；及第8處理部，其計算上述第4分光感度之上述第2曝光信號之上述像素位置上之內插值。
(9)
如上述(8)之攝像元件，其進而包括第9處理部，該第9處理部係根據由上述第1至第8處理部計算出之上述第1至第4分光感度之上述第 1曝光信號或上述第2曝光信號之上述像素位置上之內插值，而分別計算合成後之上述第2分光感度、上述第3分光感度、及上述第4分光感度之內插值。
(10)
如上述(9)之攝像元件，其進而包括轉換部，該轉換部係將自上述第9處理部輸出之上述內插值轉換為拜爾排列。
(11)
如上述(9)之攝像元件，其中上述第9處理部包含將自各像素讀取之信號轉換為非線性灰階之處理。
(12)
如上述(11)之攝像元件，其中轉換為上述非線性灰階之處理包含基於向上凸之冪函數特性進行轉換之處理。
(13)
如上述(11)之攝像元件，其中轉換為上述非線性灰階之處理包含基於對數灰階特性進行轉換之處理。
(14)
如上述(9)之攝像元件，其進而包括：對數轉換處理部，其將來自配置於上述攝像面上之像素之信號進行對數轉換；及對數逆轉換處理部，其將自上述第9處理部輸出之上述內插值進行對數逆轉換；上述第1至第8處理部分別使用由上述對數轉換處理部轉換所得之值進行處理。
(15)
如上述(10)之攝像元件，其進而包括：對數轉換處理部，其將來自配置於上述攝像面上之像素之信號 進行對數轉換；及對數逆轉換處理部，其對自上述轉換部輸出之上述內插值進行對數逆轉換；上述第1至第8處理部分別使用由上述對數轉換處理部轉換所得之值進行處理。
(16)
一種攝像方法，其係攝像元件之攝像方法，該攝像元件係於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對上述4種分光感度之各者，於上述攝像面上配置有實現第1曝光之像素、及實現與上述第1曝光不同之第2曝光之像素，第1排與第2排於與特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上將上述全色性之分光感度之第1像素以2像素為週期而配置，上述第2排係將上述第1像素於上述特定方向上與上述第1排錯開1像素而配置，將分光感度與上述第1像素之分光感度不同之像素對應於每種相同之分光感光度，以2像素或4像素為週期而配置於特定方向上，從而二維地構成上述第1分光感度像素成為棋盤格排列之4×4像素之週期性之配置；且該攝像方法包含如下步驟：於像素傳輸控制信號線上，以實現上述第1曝光之第1時序或實現上述第2曝光之第2時序中之任一時序傳送像素傳輸控制信號，上述像素傳輸控制信號線係用以控制上述特定方向上之構成1排之複數個像素之曝光開始及結束時序，且於上述每1排配備有3根。
(17)
一種程式，其係由控制攝像元件之電腦執行者，該攝像元件係 於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對上述4種分光感度之各者，於上述攝像面上配置有實現第1曝光之像素、及實現與上述第1曝光不同之第2曝光之像素，第1排與第2排於與特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上將上述全色性之分光感度之第1像素以2像素為週期而配置，上述第2排係將上述第1像素於上述特定方向上與上述第1排錯開1像素而配置，將分光感度與上述第1像素之分光感度不同之像素對應於每種相同之分光感光度，以2像素或4像素為週期而配置於特定方向上，從而二維地構成上述第1分光感度像素成為棋盤格排列之4×4像素之週期性之配置；且該程式包括包含如下步驟之處理，即，於像素傳輸控制信號線上，以實現上述第1曝光之第1時序或實現上述第2曝光之第2時序中之任一時序傳送像素傳輸控制信號，上述像素傳輸控制信號線係用以控制上述特定方向上之構成1排之複數個像素之曝光開始及結束時序，且於上述每1排配備有3根。
10‧‧‧像素

Claims (17)

  1. 一種攝像元件，其於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對上述4種分光感度之各者，於上述攝像面上配置有實現第1曝光之像素、及實現與上述第1曝光不同之第2曝光之像素。
  2. 如請求項1之攝像元件，其中第1排與第2排於與特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上將上述全色性之分光感度之第1像素以2像素為週期而配置，上述第2排係將上述第1像素於上述特定方向上與上述第1排錯開1像素而配置，將分光感度與上述第1像素之分光感度不同之像素對應於每種相同之分光感光度，以2像素或4像素為週期而配置於特定方向上，從而二維地構成上述第1分光感度像素成為棋盤格排列之4×4像素之週期性之配置。
  3. 如請求項2之攝像元件，其中於上述每1排配備3根用以控制構成上述特定方向上之1排之複數個像素之曝光開始及結束時序的像素傳輸控制信號線，上述第1排中之上述像素傳輸控制信號線中的第1像素傳輸控制信號線對上述第1排之以2像素為週期之分光感度相同之像素發送傳輸控制信號，上述第1排中之上述像素傳輸控制信號線中的第2像素傳輸控制信號線對上述第1排之以4像素為週期之分光感度相同之像素發送傳輸控制信號，上述第1排中之上述像素傳輸控制信號線中的第3像素傳輸控制信號線對上述第1排之以4像素為週期之分光感度相同之像素發送傳輸控制信號， 上述第2排中之上述像素傳輸控制信號線中的第1像素傳輸控制信號線對上述第2排之以2像素為週期之分光感度相同之像素發送傳輸控制信號，上述第2排中之上述像素傳輸控制信號線中的第2像素傳輸控制信號線對上述第2排之以4像素為週期之分光感度相同之像素發送傳輸控制信號，上述第2排中之上述像素傳輸控制信號線中的第3像素傳輸控制信號線對上述第2排之以4像素為週期之分光感度相同之像素發送傳輸控制信號，上述像素傳輸控制信號線之各者以實現上述第1曝光之第1時序或實現上述第2曝光之第2時序之任一時序發送像素傳輸控制信號。
  4. 如請求項3之攝像元件，其中於上述特定方向上鄰接之2個像素間共有1個A/D轉換器，使用上述像素傳輸控制信號線中之至少2根像素傳輸控制信號線將上述鄰接之2個像素之曝光時序錯開。
  5. 如請求項1之攝像元件，其中於包括複數個像素而構成之像素群共有1個浮動擴散。
  6. 如請求項3之攝像元件，其中上述4×4像素之週期性之配置係將第1排與第2排於與上述特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上，將上述第1像素與第2分光感度之第2像素交替地配置，上述第2排係於上述特定方向上，將上述第1像素以2像素為週期而配置，且將第3分光感度之第3像素與第4分光感度之第4像素以4像素為週期而配置於其餘之像素位置。
  7. 如請求項6之攝像元件，其中上述第1排之上述第1像素傳輸控制 信號線與上述第2排之上述第1像素傳輸控制信號線係以分別以不同之時序發送控制信號之方式受到控制，上述第1排之上述第2像素傳輸控制信號線與上述第3像素傳輸控制信號線係以分別以不同之時序發送控制信號之方式受到控制，上述第2排之上述第2像素傳輸控制信號線與第4排之對於上述第3像素之上述像素傳輸控制信號線係以分別以不同之時序發送控制信號之方式受到控制，上述第2排之對於上述第4像素之上述像素傳輸控制信號線與上述第4排之對於上述第4像素之上述像素傳輸控制信號線係以分別以不同之時序發送控制信號之方式受到控制。
  8. 如請求項1之攝像元件，其中於每一像素位置進而包括：第1處理部，其計算上述第1分光感度之上述第1曝光信號之上述像素位置上之內插值；第2處理部，其計算上述第1分光感度之上述第2曝光信號之上述像素位置上之內插值；第3處理部，其計算上述第2分光感度之上述第1曝光信號之上述像素位置上之內插值；第4處理部，其計算上述第2分光感度之上述第2曝光信號之上述像素位置上之內插值；第5處理部，其計算上述第3分光感度之上述第1曝光信號之上述像素位置上之內插值；第6處理部，其計算上述第3分光感度之上述第2曝光信號之上述像素位置上之內插值；第7處理部，其計算上述第4分光感度之上述第1曝光信號之上述像素位置上之內插值；及 第8處理部，其計算上述第4分光感度之上述第2曝光信號之上述像素位置上之內插值。
  9. 如請求項8之攝像元件，其進而包括第9處理部，該第9處理部係根據由上述第1至第8處理部計算出之上述第1至第4分光感度之上述第1曝光信號或上述第2曝光信號之上述像素位置上之內插值，而分別計算合成後之上述第2分光感度、上述第3分光感度、及上述第4分光感度之內插值。
  10. 如請求項9之攝像元件，其進而包括轉換部，該轉換部係將自上述第9處理部輸出之上述內插值轉換為拜爾排列。
  11. 如請求項9之攝像元件，其中上述第9處理部包含將自各像素讀取之信號轉換為非線性灰階之處理。
  12. 如請求項11之攝像元件，其中轉換為上述非線性灰階之處理包含基於向上凸之冪函數特性進行轉換之處理。
  13. 如請求項11之攝像元件，其中轉換為上述非線性灰階之處理包含基於對數灰階特性進行轉換之處理。
  14. 如請求項9之攝像元件，其進而包括：對數轉換處理部，其將來自配置於上述攝像面上之像素之信號進行對數轉換；及對數逆轉換處理部，其將自上述第9處理部輸出之上述內插值進行對數逆轉換；上述第1至第8處理部分別使用由上述對數轉換處理部轉換所得之值進行處理。
  15. 如請求項10之攝像元件，其進而包括：對數轉換處理部，其將來自配置於上述攝像面上之像素之信號進行對數轉換；及對數逆轉換處理部，其將自上述轉換部輸出之上述內插值進 行對數逆轉換；上述第1至第8處理部分別使用由上述對數轉換處理部轉換所得之值進行處理。
  16. 一種攝像方法，其係攝像元件之攝像方法，該攝像元件係於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對上述4種分光感度之各者，於上述攝像面上配置有實現第1曝光之像素、及實現與上述第1曝光不同之第2曝光之像素，第1排與第2排於與特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上將上述全色性之分光感度之第1像素以2像素為週期而配置，上述第2排係將上述第1像素於上述特定方向上與上述第1排錯開1像素而配置，將分光感度與上述第1像素之分光感度不同之像素對應於每種相同之分光感光度，以2像素或4像素為週期而配置於特定方向上，從而二維地構成上述第1分光感度像素成為棋盤格排列之4×4像素之週期性之配置；且該攝像方法包含如下步驟：於像素傳輸控制信號線上，以實現上述第1曝光之第1時序或實現上述第2曝光之第2時序之任一時序傳送像素傳輸控制信號，上述像素傳輸控制信號線係用以控制構成上述特定方向上之1排之複數個像素之曝光開始及結束時序，且於上述每1排配備有3根。
  17. 一種程式，其係由控制攝像元件之電腦執行者，該攝像元件係：於攝像面上配置有包含全色性之分光感度之像素之4種分光感度之像素，針對上述4種分光感度之各者，於上述攝像面上配置有實現第 1曝光之像素、及實現與上述第1曝光不同之第2曝光之像素，第1排與第2排於與特定方向正交之方向上交替地配置，上述第1排係於上述特定方向上將上述全色性之分光感度之第1像素以2像素為週期而配置，上述第2排係將上述第1像素於上述特定方向上與上述第1排錯開1像素而配置，將分光感度與上述第1像素之分光感度不同之像素對應於每種相同之分光感光度，以2像素或4像素為週期而配置於特定方向上，從而二維地構成上述第1分光感度像素成為棋盤格排列之4×4像素之週期性之配置；且該程式包括包含如下步驟之處理，即，於像素傳輸控制信號線上，以實現上述第1曝光之第1時序或實現上述第2曝光之第2時序之任一時序傳送像素傳輸控制信號，上述像素傳輸控制信號線係用以控制構成上述特定方向上之1排之複數個像素之曝光開始及結束時序，且於上述每1排配備有3根。
TW103118497A 2013-07-23 2014-05-27 攝像元件、攝像方法及攝像程式 TWI644568B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013152898 2013-07-23
JP2013-152898 2013-07-23

Publications (2)

Publication Number Publication Date
TW201505440A true TW201505440A (zh) 2015-02-01
TWI644568B TWI644568B (zh) 2018-12-11

Family

ID=52393167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118497A TWI644568B (zh) 2013-07-23 2014-05-27 攝像元件、攝像方法及攝像程式

Country Status (7)

Country Link
US (3) US10015417B2 (zh)
EP (1) EP3026891A4 (zh)
JP (1) JP6528974B2 (zh)
KR (1) KR102221341B1 (zh)
CN (1) CN105409205B (zh)
TW (1) TWI644568B (zh)
WO (1) WO2015012121A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013066140A (ja) 2011-08-31 2013-04-11 Sony Corp 撮像装置、および信号処理方法、並びにプログラム
TWI644568B (zh) 2013-07-23 2018-12-11 新力股份有限公司 攝像元件、攝像方法及攝像程式
US10133902B2 (en) * 2015-04-28 2018-11-20 The Code Corporation Barcode reader
JP2016072863A (ja) * 2014-09-30 2016-05-09 株式会社ニコン 電子機器、再生装置、記録媒体、記録プログラム、再生プログラム、記録方法および再生方法
JP6541324B2 (ja) * 2014-10-17 2019-07-10 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに、撮像システム
JP6516446B2 (ja) * 2014-11-14 2019-05-22 キヤノン株式会社 情報処理装置、情報処理方法、及びプログラム
US9866764B2 (en) * 2014-11-21 2018-01-09 Motorola Mobility Llc Method and apparatus for synchronizing auto exposure between chromatic pixels and panchromatic pixels in a camera system
KR102407036B1 (ko) * 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
CN105516697B (zh) * 2015-12-18 2018-04-17 广东欧珀移动通信有限公司 图像传感器、成像装置、移动终端及成像方法
US10432847B2 (en) * 2016-04-13 2019-10-01 Sony Corporation Signal processing apparatus and imaging apparatus
US20170332000A1 (en) * 2016-05-10 2017-11-16 Lytro, Inc. High dynamic range light-field imaging
US20180188427A1 (en) * 2016-12-29 2018-07-05 Uber Technologies, Inc. Color Filter Array for Image Capture Device
CN111033315B (zh) * 2017-08-08 2023-07-21 国立大学法人静冈大学 距离图像测定装置以及距离图像测定方法
CN109640009B (zh) * 2017-10-09 2021-01-19 比亚迪股份有限公司 像素电路、像素阵列、图像传感器及其曝光控制方法
JP6938352B2 (ja) * 2017-12-08 2021-09-22 キヤノン株式会社 撮像装置及び撮像システム
US11470286B2 (en) * 2019-07-16 2022-10-11 Mritunjay Singh Image sensors with color, panchromatic and infrared pixels
JP7144604B2 (ja) 2019-09-09 2022-09-29 オッポ広東移動通信有限公司 画像センサ、カメラモジュール、モバイル端末及び画像収集方法
CN110740272B (zh) * 2019-10-31 2021-05-14 Oppo广东移动通信有限公司 图像采集方法、摄像头组件及移动终端
EP4060986A4 (en) * 2019-11-20 2022-11-30 Guangdong Oppo Mobile Telecommunications Corp., Ltd. IMAGE SENSOR, CONTROL METHOD, CAMERA ASSEMBLY, AND MOBILE TERMINAL
CN111405204B (zh) * 2020-03-11 2022-07-26 Oppo广东移动通信有限公司 图像获取方法、成像装置、电子设备及可读存储介质
CN111432099B (zh) * 2020-03-30 2021-04-30 Oppo广东移动通信有限公司 图像传感器、处理***及方法、电子设备和存储介质
CN111491110B (zh) * 2020-04-17 2021-09-17 Oppo广东移动通信有限公司 高动态范围图像处理***及方法、电子设备和存储介质
CN111491111B (zh) * 2020-04-20 2021-03-26 Oppo广东移动通信有限公司 高动态范围图像处理***及方法、电子设备和可读存储介质
KR20220111770A (ko) * 2021-02-01 2022-08-10 삼성전자주식회사 이미지 센서 및 그를 포함하는 전자 장치
JP2022122682A (ja) * 2021-02-10 2022-08-23 キヤノン株式会社 画像符号化装置及びその制御方法及びプログラム
JP2023042081A (ja) * 2021-09-14 2023-03-27 キヤノン株式会社 光電変換装置
US20240089618A1 (en) * 2022-09-08 2024-03-14 Arriver Software Ab Image sensor with red-clear-clear-green (rccg) color filter array (cfa) for vehicle sensing applications

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880785B2 (en) * 2004-07-21 2011-02-01 Aptina Imaging Corporation Rod and cone response sensor
JP2007135200A (ja) 2005-10-14 2007-05-31 Sony Corp 撮像方法および撮像装置並びに駆動装置
JP4796871B2 (ja) 2006-03-06 2011-10-19 富士フイルム株式会社 撮像装置
JP4187004B2 (ja) * 2006-04-17 2008-11-26 ソニー株式会社 撮像装置および撮像装置の露光制御方法
US8059174B2 (en) * 2006-05-31 2011-11-15 Ess Technology, Inc. CMOS imager system with interleaved readout for providing an image with increased dynamic range
US7825969B2 (en) * 2006-12-15 2010-11-02 Nokia Corporation Image stabilization using multi-exposure pattern
JP4905187B2 (ja) * 2007-03-09 2012-03-28 ソニー株式会社 画像処理装置、撮像装置、および画像処理方法、並びにコンピュータ・プログラム
US7777804B2 (en) * 2007-10-26 2010-08-17 Omnivision Technologies, Inc. High dynamic range sensor with reduced line memory for color interpolation
JP5002421B2 (ja) * 2007-11-14 2012-08-15 富士フイルム株式会社 撮像装置及び撮像方法
US8542315B2 (en) * 2007-11-27 2013-09-24 Broadcom Corporation Method and apparatus for expanded dynamic range imaging
KR101391432B1 (ko) * 2008-01-22 2014-05-07 삼성전기주식회사 영상 획득 장치 및 그 방법과 영상 처리 장치 및 그 방법
US8174603B2 (en) * 2008-05-01 2012-05-08 Alexander Krymski Image sensors and methods with antiblooming channels and two side driving of control signals
US20090290052A1 (en) * 2008-05-23 2009-11-26 Panavision Imaging, Llc Color Pixel Pattern Scheme for High Dynamic Range Optical Sensor
CN101656259A (zh) * 2008-08-20 2010-02-24 鸿富锦精密工业（深圳）有限公司 影像感测器封装结构、封装方法及相机模组
JP4661922B2 (ja) * 2008-09-03 2011-03-30 ソニー株式会社 画像処理装置、撮像装置、固体撮像素子、画像処理方法およびプログラム
JP5359465B2 (ja) * 2009-03-31 2013-12-04 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP5304410B2 (ja) * 2009-04-17 2013-10-02 ソニー株式会社 Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP2011114558A (ja) * 2009-11-26 2011-06-09 Fujifilm Corp 撮像装置及び撮像方法
JP5552858B2 (ja) * 2010-03-26 2014-07-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5585208B2 (ja) * 2010-05-20 2014-09-10 ソニー株式会社 固体撮像装置及び電子機器
JP2011250554A (ja) * 2010-05-26 2011-12-08 Sony Corp 電源回路、集積回路装置、固体撮像装置および電子機器
US20130308021A1 (en) * 2010-06-16 2013-11-21 Aptina Imaging Corporation Systems and methods for adaptive control and dynamic range extension of image sensors
US8514322B2 (en) * 2010-06-16 2013-08-20 Aptina Imaging Corporation Systems and methods for adaptive control and dynamic range extension of image sensors
JP5442571B2 (ja) * 2010-09-27 2014-03-12 パナソニック株式会社 固体撮像装置及び撮像装置
JP4988075B1 (ja) * 2010-12-16 2012-08-01 パナソニック株式会社 撮像装置及び画像処理装置
JP2012175234A (ja) 2011-02-18 2012-09-10 Sony Corp 撮像装置、撮像素子、および撮像制御方法、並びにプログラム
JP5655626B2 (ja) 2011-02-24 2015-01-21 ソニー株式会社 画像処理装置、および画像処理方法、並びにプログラム
JP2012182657A (ja) 2011-03-01 2012-09-20 Sony Corp 撮像装置、および撮像装置制御方法、並びにプログラム
WO2012127772A1 (ja) * 2011-03-24 2012-09-27 パナソニック株式会社 固体撮像素子および当該素子を備える撮像装置
JP2012234393A (ja) 2011-05-02 2012-11-29 Sony Corp 画像処理装置、および画像処理方法、並びにプログラム
JP2012257193A (ja) * 2011-05-13 2012-12-27 Sony Corp 画像処理装置、撮像装置、および画像処理方法、並びにプログラム
JP2013005017A (ja) 2011-06-13 2013-01-07 Sony Corp 撮像装置、および撮像装置制御方法、並びにプログラム
JP2013021660A (ja) 2011-07-14 2013-01-31 Sony Corp 画像処理装置、撮像装置、および画像処理方法、並びにプログラム
JP2013038504A (ja) * 2011-08-04 2013-02-21 Sony Corp 撮像装置、および画像処理方法、並びにプログラム
JP2013066140A (ja) 2011-08-31 2013-04-11 Sony Corp 撮像装置、および信号処理方法、並びにプログラム
JP2013066142A (ja) * 2011-08-31 2013-04-11 Sony Corp 画像処理装置、および画像処理方法、並びにプログラム
JP2013066145A (ja) 2011-08-31 2013-04-11 Sony Corp 画像処理装置、および画像処理方法、並びにプログラム
US9137432B2 (en) * 2011-09-16 2015-09-15 Samsung Electronics Co., Ltd. Backside illumination image sensor, operating method thereof, image processing system and method of processing image using the same
US8576979B2 (en) * 2011-10-11 2013-11-05 Omnivision Technologies, Inc. Arithmetic counter circuit, configuration and application for high performance CMOS image sensors
JP2013143729A (ja) 2012-01-12 2013-07-22 Sony Corp 撮像素子、撮像装置、電子機器および撮像方法
RU2014138087A (ru) * 2012-03-27 2016-04-10 Сони Корпорейшн Устройство обработки изображения, устройство формирования изображения, способ обработки изображения и программа
US9040892B2 (en) * 2012-07-27 2015-05-26 Apple Inc. High dynamic range image sensor having symmetric interleaved long and short exposure pixels
JP2014175832A (ja) * 2013-03-08 2014-09-22 Toshiba Corp 固体撮像装置
JP2015019293A (ja) * 2013-07-11 2015-01-29 ソニー株式会社 固体撮像装置および方法、並びに、電子機器
TWI644568B (zh) 2013-07-23 2018-12-11 新力股份有限公司 攝像元件、攝像方法及攝像程式
JP2015033107A (ja) * 2013-08-07 2015-02-16 ソニー株式会社 画像処理装置および画像処理方法、並びに、電子機器
TWI690209B (zh) * 2013-09-25 2020-04-01 新力股份有限公司 固體攝像裝置、攝像裝置及電子機器
KR102159256B1 (ko) * 2013-11-25 2020-09-23 삼성전자 주식회사 픽셀 어레이 및 이를 포함하는 이미지 센서
KR102149187B1 (ko) * 2014-02-21 2020-08-28 삼성전자주식회사 전자 장치와, 그의 제어 방법
KR102149453B1 (ko) * 2014-02-21 2020-08-28 삼성전자주식회사 이미지를 획득하기 위한 전자 장치 및 방법
KR102184714B1 (ko) * 2014-04-11 2020-12-02 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2016053849A (ja) * 2014-09-03 2016-04-14 ソニー株式会社 画像処理装置および画像処理方法、並びに固体撮像装置
US9883128B2 (en) * 2016-05-20 2018-01-30 Semiconductor Components Industries, Llc Imaging systems with high dynamic range and phase detection pixels
KR20180031288A (ko) * 2016-09-19 2018-03-28 삼성전자주식회사 이미지 센서 및 이를 포함하는 촬상 장치
KR102354991B1 (ko) * 2017-05-24 2022-01-24 삼성전자주식회사 픽셀 회로 및 이를 포함하는 이미지 센서

Also Published As

Publication number Publication date
US20190124281A1 (en) 2019-04-25
US10638065B2 (en) 2020-04-28
EP3026891A1 (en) 2016-06-01
WO2015012121A1 (ja) 2015-01-29
KR102221341B1 (ko) 2021-02-26
US20170034460A9 (en) 2017-02-02
JP6528974B2 (ja) 2019-06-12
EP3026891A4 (en) 2017-04-19
JPWO2015012121A1 (ja) 2017-03-02
TWI644568B (zh) 2018-12-11
CN105409205A (zh) 2016-03-16
US10200639B2 (en) 2019-02-05
KR20160034897A (ko) 2016-03-30
CN105409205B (zh) 2019-08-09
US20160173793A1 (en) 2016-06-16
US10015417B2 (en) 2018-07-03
US20180160060A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
TWI644568B (zh) 攝像元件、攝像方法及攝像程式
US20180176444A1 (en) Image sensor with transfer gate control signal lines
KR101136222B1 (ko) 촬상소자, 촬상소자의 구동장치, 촬상소자의 구동방법, 화상처리장치, 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 및 촬상장치
JP4600315B2 (ja) カメラ装置の制御方法及びこれを用いたカメラ装置
US8111298B2 (en) Imaging circuit and image pickup device
JP2009194604A (ja) 撮像装置及び撮像装置の駆動方法
JP5526673B2 (ja) 固体撮像装置及び電子機器
JP5607265B2 (ja) 撮像装置、撮像装置の制御方法、及び制御プログラム
JP6160448B2 (ja) 撮像装置および撮像装置の制御方法
JP2017120971A (ja) 固体撮像素子及び撮像装置
JP5624228B2 (ja) 撮像装置、撮像装置の制御方法、及び制御プログラム
JP2012244495A (ja) 単板マルチバンド撮像素子用カラーフィルタ、単板マルチバンド撮像素子、マルチバンド撮像装置
JP5104986B2 (ja) 固体撮像装置
JP5090388B2 (ja) 撮像装置
JP2004336468A (ja) 撮像装置及び画像処理方法
WO2020059050A1 (ja) 撮像素子、撮像装置、撮像方法およびプログラム
JP4967444B2 (ja) 固体撮像装置
JP2006340065A (ja) 画像データ取込装置