JP4600315B2 - カメラ装置の制御方法及びこれを用いたカメラ装置 - Google Patents
カメラ装置の制御方法及びこれを用いたカメラ装置 Download PDFInfo
- Publication number
- JP4600315B2 JP4600315B2 JP2006055143A JP2006055143A JP4600315B2 JP 4600315 B2 JP4600315 B2 JP 4600315B2 JP 2006055143 A JP2006055143 A JP 2006055143A JP 2006055143 A JP2006055143 A JP 2006055143A JP 4600315 B2 JP4600315 B2 JP 4600315B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- solid
- horizontal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
- H04N23/13—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with multiple sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Color Television Image Signal Generators (AREA)
Description
図11に特許文献1に開示された従来の高感度カラーカメラ装置300のブロック構成を示す。
この高感度カラーカメラ装置300は、固体撮像素子302〜304、位相制御回路307、画素加算制御回路308、サンプルホールド回路310B,310G,310Rと同期信号発生回路311で構成されていて、各固体撮像素子302〜304の水平方向の画素を加算することで高感度を実現している。画素加算時においては画素加算制御回路308から出力される画素加算制御信号がB(青)固体撮像素子302とR(赤)固体撮像素子304に供給され、G(緑)固体撮像素子303には位相制御回路307によって位相制御された画素加算制御信号が供給される。
図12(A)は水平方向の画素加算しない通常動作の画素配列を示す。図12(B)は高感度カラーカメラ装置300における水平2画素を加算した場合の画素の空間的配置を示す。G固体撮像素子303に送る画素加算制御信号をB固体撮像素子302及びR固体撮像素子304に送る画素加算制御信号に対して1画素分ずらすことによって、G画素と、B画素及びR画素が1画素ずつ交互に配置される。このため輝度信号成分の水平解像度の低下を改善している(図12(B))。
Y121=0.3*R21+0.59*G21+0.11*B21
Y122=0.3*R22+0.59*G21+0.11*B22
Y211=0.3*R21+0.59*G11+0.11*B21
Y212=0.3*R22+0.59*G11+0.11*B22・・・(1)
ここで*印は乗算記号を表す。
補間によってG画素数の4倍の輝度信号を得る代わりに固体撮像素子上に配置する画素数を1/4で済ませて、1画素あたりの受光面積を拡大することで高感度を実現している。
しかしながら、輝度信号は主にG信号から構成されている。上述の高感度カラーカメラ装置300では図12(B)に示すように水平2画素加算した後、G画素の水平方向間隔が2δ(δは固体撮像素子の隣接する画素間隔)となり、画素加算しない場合に比べて水平解像度の劣化が大きいという問題がある。
また特許文献2に開示された高感度カラーカメラ装置ではG画素をB画素及びR画素に対して水平・垂直方向にそれぞれ1/2画素ずつずらして配置する必要がある。
図14(B)にG画素が理想的にずれたときの画素配列を示し、この画素配列で輝度信号を補間すると実効解像度が最大になる。しかし、図14(C)に示すように、固体撮像素子の位置合わせプロセスにおける位置のばらつきは比較的大きく、G画素がずれてG'画素に配置されると、このG'画素とB画素及びR画素が近づくほど補間による輝度信号YはB画素またはR画素の近傍に位置し、実効的な解像度向上効果が低くなるという問題がある。
本発明は、上記問題に鑑みてなされたものであり、高感度、高解像度の画像を得ることを目的とする。
本発明のカメラ装置は、複数の固体撮像素子と、前記複数の固体撮像素子に水平方向、垂直方向または水平垂直両方向の隣接する複数の画素信号を加算するための位相制御された水平加算制御信号、垂直加算制御信号を供給する制御回路と、前記制御回路から出力された水平加算制御信号または垂直加算制御信号により、前記複数の固体撮像素子のR(赤)またはB(青)の固体撮像素子の画素信号を用いて水平方向、垂直方向または水平垂直両方向に隣接する複数の画素を加算し、当該加算された第1の画素信号を第1の出力ラインを介して読み出し、かつ、前記複数の固体撮像素子のG(緑)の固体撮像素子の画素信号を用いて水平方向、垂直方向または水平垂直両方向に隣接する複数の画素を加算し、当該加算された第2の画素信号を第2の出力ラインを介して読み出し、当該読み出した第2の画素信号の位相を前記第1の画素信号に対して水平転送クロックを所定量遅延した時間の位相だけシフトし、前記読み出された第1の画素信号と前記位相シフトされた第2の画素信号を用いて輝度信号と色信号の信号処理を行い同期信号を付加してカラー画像信号を出力する信号処理回路とを有する。
本発明におけるカメラ装置は、制御信号を用いて電気的に固体撮像素子の画素を水平方向、垂直方向または水平・垂直両方向に任意間隔ずらすことにより精度良く画素を配置できる。
まず、CCDイメージャ(固体撮像素子)を用いたカメラ装置の制御方法について図1〜図5を用いて説明する。ここで、カメラ装置として多板固体撮像素子たとえば3板式カラーカメラ装置の例を用いる。
本発明の実施形態例であるCCDカメラ装置の制御方法について図1〜図5を用いて説明する。3板式CCDカメラ装置では固体撮像素子11は3個の固体撮像素子、R用固体撮像素子11R、B用固体撮像素子11R、G用固体撮像素子11Gで構成されている。
図1に便宜上、1個の固体撮像素子11のみを示す。図1に示す固体撮像素子11の、(不図示の)各R,B,G用固体撮像素子11R,11B,11Gは、画素12がマトリックス状に配列され、画素列に交互に列方向に垂直レジスタ13が配列され、垂直レジスタ13の出力に水平レジスタ14が接続されている。水平レジスタ14の出力にフローティングディフュージョンアンプ(FDアンプ)17が接続され、画素信号が取り出される。
不図示のタイミングジェネレータから水平転送クロック(H転送クロック)15が各R,G,B用固体撮像素子11R,11B,11Gの水平レジスタ14に供給され、またV(垂直)転送クロック16がVレジスタ13に供給される。
ここでは、画素の水平加算の例について図1と図2を用いて説明する。画素の水平方向の配列された画素行を垂直方向に順に1ライン,2ライン,3ライン,・・・と記載し、また、各ラインと列で特定される画素の位置を画素アドレスと記載する。
H(水平)転送クロック15が時刻t1,t2,・・・,t8,・・・に水平レジスタ14に供給されると、これに同期してR,B用固体撮像素子11R,11Bのライン1に時刻t1,t3,t5,t7,・・・にリセットパルスが供給され、G用固体撮像素子11Gのライン1に時刻t2,t4,t6,t8,・・・にリセットパルスが供給される(図2(a)〜(c))。
また、R,B用固体撮像素子11R,11Bのライン2に時刻t2,t4,t6,t8,・・・にリセットパルスが供給され、G用固体撮像素子11Gのライン2に時刻t1,t3,t5,t7,・・・にリセットパルスが供給される(図2(d),(e))。
このように、R,B画素とG画素は1ラインでは水平方向に1H転送クロックおきに交互に選択され、1ラインと2ライン間においては、R,B画素とG画素間はH転送クロック(図2(a))の1クロック位相シフトされ、垂直奇数ラインと垂直偶数ライン間で位相変調されている。
ライン2(G用)は時刻t1で画素アドレス1が選択される。時刻t2で、ライン2(R,B用)で画素アドレス2が選択され、ライン2(G用)で画素アドレス1と画素アドレス2が選択される。時刻t3で、ライン2(R,B用)で画素アドレス2と画素アドレス3が選択され、ライン2(G用)で画素アドレス3が選択される。時刻t4で、ライン2(R,B用)で画素アドレス4が選択され、ライン2(G用)で画素アドレス3と画素アドレス4が選択される。以下同様に画素アドレスの選択が行われる。ライン2において画素アドレス選択され、加算処理されてFDアンプ17から出力される様子を図2(h),(i)に示す。
水平方向に2画素加算された画素信号はR,B,G用固体撮像素子11R,11B,11Gから出力され、S/H(サンプルホールド)回路などを介して後段の信号処理回路に供給される。R,B,G用固体撮像素子11R,11B,11Gから出力された画素配列を図3(B)に示す。
したがって、加算したG画素と、加算したB画素及びR画素がそれぞれ水平・垂直方向に1画素ずつ交互に空間的に配列され、G画素の水平方向の間隔はδ(δはG固体撮像素子の画素間隔)となり、補間後の水平解像度は図12(B)と比較して著しく改善する。
図4(a)〜(e)に垂直タイミング(チャート)を示す。H(水平)同期信号の時刻t1に同期して、V(垂直)転送クロック(R,B用)t1a,t1b、またV転送クロック(G用)t1cがR,B,G用固体撮像素子11R,11B,11Gに供給される。時刻t2において、V転送クロック(R,B用)t2a,t2b、V転送クロック(G用)t2c,t2dがR,B,G用固体撮像素子11R,11B,11Gに供給される。
以下図4(a)〜(c)に示すように、時刻t3,t4,・・・についてV転送クロック(R,B用)、V転送クロック(G用)がR,B,G用固体撮像素子11R,11B,11Gに供給される。
時刻t2で、出力(R,B用)で垂直方向の画素アドレスライン3とアドレスライン4が選択され、出力(G用)で垂直方向の画素アドレスライン2と画素アドレスライン3の画素が選択される。以下同様に垂直方向の画素が選択され、出力(R,B用)と出力(G用)から加算された画素信号が出力される様子を図4(d),(e)に示す。
図4(f)にH(水平)転送クロックt1,t2,・・・,t8,・・・を示し、これに同期して図4(g),(h)に示すようにリセットパルス(R,B用)が時刻t1,t3,t5,・・・にR,B固体撮像素子11R,11Bに供給され、リセットパルス(G用)が時刻t2,t4,t6,・・・にG用固体撮像素子11Gに供給される。
この結果、図4(i),(j)に示すように時刻t1で、出力(R,B用)で画素アドレス1が選択され、時刻t2で画素アドレス1と画素アドレス2が選択され、出力(G用)で画素アドレス2が選択される。時刻t3で、出力(R,B用)で画素アドレス3が選択され、出力(G用)で画素アドレス2と画素アドレス3が選択される。以下同様に水平方向の画素アドレスが選択され、加算処理された画素信号が出力(R,B用)と出力(G用)から出力される。
これらの制御信号が供給されてR,B,G用固体撮像素子11R,11B,11Gで発生した電荷は、画素信号として出力され、S/H回路を介して後段の信号処理回路に出力される。
このようにして得られた水平2画素、垂直2画素(ライン)加算したときの画素配列の例を図5(B)に示す。
しかし、図5(B)に示す画素配列は図5(A)と比較して明らかなように解像度が劣化している。したがって、この場合は輝度(Y)信号を追加配置する。輝度(Y)信号をG画素とこれに隣接するR,B画素を用いて例えば上述の式(1)により計算し、G画素とこれに隣接するR,B画素間に配置して補間する。これにより、感度と実効解像度が向上する。
また、本実施形態においてはG画素とB画素及びR画素を画素加算制御信号(V転送クロック、リセットパルスなど)の位相差により電気的にずらしている。この電気的な位相制御による画素ずらしの精度は、機械的な位置合わせの精度に比べて格段に高いため、輝度信号の補間による実効解像度向上の効果が大きい。
図6にCMOS構成のカメラ装置100のブロック構成を示す。R,B,G用固体撮像素子101R,101B,101Gで構成され、このR,B,G用固体撮像素子101R,101B,101Gは、それぞれ画素(受光素子)102、行選択線103、列選択線(列信号線)104、V(垂直)ドライバ105、デコーダ106、I−V(電流−電圧)変換器107、A/D(アナログ・ディジタル)変換器108、タイミングジェネレータ109、セレクタ110、加算器111、出力回路112などで構成される。
タイミングジェネレータ109から行選択カウンタ出力1と行選択カウンタ出力2の行選択信号がデコーダ106に供給され、デコーダ106でデコードされ、デコードされた結果がVドライバ105に出力される。Vドライバ105から出力された行選択信号により任意の行が選択される。
タイミングジェネレータ109から列選択カウンタ出力1と列選択カウンタ出力2の列選択信号がセレクタ110に供給され、任意の列が選択される。選択された1または2個の列から導出された画素信号は加算器111に出力され、加算処理されて出力回路112に供給される。
行選択カウンタ出力1により、時刻t1で画素の垂直方向の画素アドレスライン1が選択され、時刻t2で画素アドレスライン2が選択され、以下同様に時刻t3で画素アドレスライン3が選択される。また、このとき、行選択カウンタ出力2から垂直方向の画素アドレスラインの選択信号は出力されない。
次に、1水平同期期間内の水平タイミング(チャート)について説明する。ライン1(=n;nは正の整数で奇数)に関する水平タイミングを図7(d)〜(h)に示す。MCK(マスタークロック)の時刻t1で、列選択カウンタ出力1(R,B用)で画素の水平方向アドレス1が選択され、列選択カウンタ出力2(R,B用)で画素アドレス2が選択される。また、列選択カウンタ出力1(G用)で画素アドレスは選択されず、列選択カウンタ出力2(G用)で画素アドレス1が選択される。その結果、水平方向の選択された画素アドレス1と画素アドレス2が加算器111で加算され、この加算された結果が出力(R,B用)から出力される。しかし出力(G用)から加算結果は出力されない。
時刻t2で、列選択カウンタ出力1(R,B用)で水平方向の画素アドレス3が選択され、列選択カウンタ出力2(R,B用)で画素アドレス4が選択される。また、列選択カウンタ出力1(G用)で画素アドレス2が選択され、列選択カウンタ出力2(G用)で画素アドレス3が選択される。水平方向の選択された画素アドレス3と画素アドレス4が加算器111で加算された結果が出力(R,B用)から出力され、画素アドレス2と画素アドレス3が加算器111で加算された結果が出力(G用)から出力される。以下図7(g),(h)に示すように時刻t3,t4,・・・で同様な動作を繰り返す。
時刻t2で、列選択カウンタ出力1(R,B用)で水平方向の画素アドレス2が選択され、列選択カウンタ出力2(R,B用)で画素アドレス3が選択される。また、列選択カウンタ出力1(G用)で画素アドレス3が選択され、列選択カウンタ出力2(G用)で画素アドレス4が選択される。水平方向の画素アドレス2と画素アドレス3が加算器111で加算された結果が出力(R,B用)から出力される。また、画素アドレス3と画素アドレス4が加算器111で加算された結果が出力(G用)から出力される。以下図7(l),(m)に示すように時刻t3,t4,・・・と繰り返す。
そして、後段の信号処理回路で所定の信号処理が行われる。CMOS構成のCMOSカメラ装置100から出力される画素配列例は図3(B)に示す配列と同じになる。
したがって、加算したG画素と、加算したB画素及びR画素がそれぞれ水平・垂直方向に1画素ずつ交互に空間的に配列され、G画素の水平方向の間隔はδ(δはG固体撮像素子の画素間隔)となり、補間後の水平解像度は図12(B)と比較して著しく改善される。
図8(a)〜(c)に垂直タイミング(チャート)を示し、行選択カウンタ出力1,2のタイミングの具体例を示す。H(水平)同期信号の時刻t1に同期して、(R,B用)行選択カウンタ出力1で垂直方向の画素アドレスライン1が選択され、(R,B用)行選択カウンタ出力2で垂直方向の画素アドレスライン2が選択される。このとき(G用)行選択カウンタ出力1で画素アドレスラインは選択されず、(G用)行選択カウンタ出力2で画素アドレスライン1が選択される。
時刻t2において、(R,B用)行選択カウンタ出力1で画素アドレスライン3が選択され、(R,B用)行選択カウンタ出力2で画素アドレスライン4が選択される。このとき(G用)行選択カウンタ出力1で画素アドレスライン2が選択され、(G用)行選択カウンタ出力2で画素アドレスライン3が選択される。以下同様に垂直方向の画素アドレスラインが選択される。
時刻t1において、(R,B用)列選択カウンタ出力1で水平方向の画素アドレス1が選択され、(R,B用)列選択カウンタ出力2で画素アドレス2が選択される。また(G用)列選択カウンタ出力1で、画素アドレスは選択されず、(G用)列選択カウンタ出力2で画素アドレス1が選択される。このとき、画素アドレス1と画素アドレス2が加算器111で加算された結果が出力(R,B用)から出力されるが、一方、出力(G用)から出力されない。
時刻t2において、(R,B用)列選択カウンタ出力1で画素アドレス3が選択され、(R,B用)列選択カウンタ出力2で画素アドレス4が選択される。また(G用)列選択カウンタ出力1で画素アドレス2が選択され、(G用)列選択カウンタ出力2で画素アドレス3が選択される。このとき、画素アドレス3と画素アドレス4が加算器111で加算された結果が出力(R,B用)から出力され、画素アドレス2と画素アドレス3が加算器111で加算された結果が出力(G用)から出力される。以下、図8(d)〜(h)に示すように繰り返される。
その結果、CMOS構成のR,B,G用固体撮像素子101R,101B,101Gから垂直2ライン、水平2画素加算された画素が出力され、後段の信号処理回路で所定の信号処理が行われる。画素の配列は図5(B)と同じとなる。
図5(B)の画素配列は、CCD構成のR,B,G用固体撮像素子11R,11B,11Gのときと同じ配列であるので、G画素とこれに隣接するR,B画素を用いて輝度信号Yを補間して、実効解像度と感度を向上する。
さらに、G画素とB画素及びR画素を列選択カウンタ出力1,2と行選択カウンタ出力1,2の位相差によって電気的にずらしている。電気的な位相制御による画素ずらしの精度は、機械的な位置合わせの精度に比べて格段に高いため、輝度信号の補間による実効解像度向上の効果が大きい。
CCDカメラ装置200は、3板式の撮像装置の例であり、不図示の色分解プリズム、R(赤)用CCD(固体撮像素子)201、B(青)用CCD(固体撮像素子)202、G(緑)用CCD(固体撮像素子)203、サンプルホールド(S/H)回路204R,204B,204G、プロセス回路205、エンコーダ206およびタイミングジェネレータ207で構成されている。
色信号処理部は、クランプ処理、色信号のノイズや色偽信号の除去、RGBマトリックス(Matrix)処理、R,G,Bの各色の係数を可変するホワイトバランス調整、γ(ガンマ)補正、R−G/B−G変換、色差信号(Cr/Cb)の生成、Hue/Gain調整などを行う。
暗所でCCDカメラ装置200が動作すると、被写体が光学系を介してR,G,B用固体撮像素子201〜203に撮像される。
まず水平2画素加算の暗所撮影について説明する。加算モード設定(信号)がタイミングジェネレータ207に供給され、水平2画素加算するための制御信号が生成される。タイミングジェネレータ207からR,B,G用CCD201〜203にV転送パルス、H転送パルス、リセットパルスが供給され、画素の水平方向のアドレスが選択され、出力ライン1または出力ライン2から水平方向に加算された画素信号が出力される(図2(f)〜(i))。
ゲイン調整された画素データはシェーディング補正された後、欠陥補正されて画素補間された後、色データと輝度データに分離される。
分離された色データと輝度データに関し、輝度データは輝度信号処理部に、色データは色信号処理部にそれぞれ供給される。
図3(B)はプロセス回路入力段での空間的画素配置です。プロセス回路で補間処理した結果の空間的画素配置はY信号が図3(A)と同じ解像度を持つYCbCr444またはYCbCr422、または図3(A)と同じ空間的配置のRGBとなる。
加算モード設定(信号)により水平2画素・垂直(ライン)2画素加算の設定がタイミングジェネレータ207で行われると、設定モードに応じて図4(a)〜(c)に示すH同期信号に同期したV転送クロック、図4(f)〜(h)に示すH転送クロック、リセットパルスがR,B,G用CCD201〜203に供給される。
その結果、図4(d),(e)に示す垂直方向の画素アドレスラインと図4(i),(j)に示す水平方向の画素アドレスが選択され、水平方向の2画素また垂直方向に2画素加算された画素信号がR,B,G用CCD201〜203から出力される。R,B,G用CCD201〜203から出力された画素信号はサンプルホールド回路204R,204B,204Gに出力され、以後、上述した画像処理と同様な処理が行われる。
ただし、このとき解像度を向上させるため、プロセス回路205において輝度信号(Y)の補間処理も行う。G画素信号とそれに隣接する水平・垂直方向に1/2画素ずつずれているRまたはB画素信号を用いて、この画素間に存在する輝度信号Yを補間処理により求める(図5(B))。
この画素配列は前述の特許文献2と同じ配置であり、補間によってG画素数の4倍の輝度信号を得ることができ、感度が増加する。また、画素加算によって1/4に減ったG画素数に対して、補間して輝度信号の画素数を増加することにより実効的な解像度を向上させることができる。
また、上述したようにG画素とB画素及びR画素を画素加算制御信号(V転送クロック、リセットパルスなど)の位相差により電気的にずらしている。この電気的な位相制御による画素ずらしの精度は、機械的な位置合わせの精度に比べて格段に高いため、輝度信号の補間による実効解像度向上の効果が大きい。
図10にCMOSカメラ装置250のブロック構成図を示す。CMOSカメラ装置250は、R用CMOS固体撮像素子251R、B用CMOS固体撮像素子251B、G用CMOS固体撮像素子251G、プロセス回路253、エンコーダ254などで構成されている。
R用CMOS固体撮像素子251Rは光検出素子やその画素信号取り出しに関連する回路以外にタイミングジェネレータ(TG)252Rも同一基板上に構成され、またB用CMOS固体撮像素子251Bはタイミングジェネレータ(TG)252B、G用CMOS固体撮像素子251Gはタイミングジェネレータ(TG)252Gがそれぞれ同一基板上に構成されている。
プロセス回路253とエンコーダ254の回路機能は図9と同じであるので、ここでは詳細な説明は省略する。
明所での撮影では通常の動作が行われ、そのときの画素信号の配列は例えば図3(A)、図5(A)に示され、画素の加算による輝度向上の処理は行われない。一方、暗所における撮影では高感度にする必要がある。
暗所における撮影につき、例えば水平2画素加算または水平2画素加算・垂直2画素(ライン)加算して高感度を得る動作を説明する(図3(B),図5(B))。勿論、加算画素数はこれに限定するものではない。
暗所でCMOSカメラ装置250が動作すると、被写体が光学系を介してR,G,B用固体撮像素子251R,251B,251Gに撮像される。
暗所撮影のとき、加算モード設定の制御信号とRGB識別ID(信号)が各タイミングジェネレータ252R,252B,252Gに供給される。
明所でのCMOSカメラ装置250の動作は通常の動作であり、画素加算などの処理は行われない。
図6に示したように、垂直方向に2画素(ライン)加算するために行選択カウンタ出力1,2の行選択信号がデコーダ106に出力される。デコーダ106でデコーダされた行選択信号はV(垂直)ドライバ105に出力され、水平同期信号に同期して画素の垂直方向のアドレス2行が順次選択される。このため垂直方向の2画素(ライン)は列ごとに加算される(図8(a)〜(c))。
また、水平2画素加算するための列選択カウンタ出力1,2の列選択信号がセレクタ110に出力され、2列の信号線が選択される。
垂直方向に2画素(ライン)加算された画素信号が水平方向に2列選択され、セレクタ110を介して加算器111に供給されるので、水平2画素と垂直2画素(ライン)加算の画素信号が得られる(図8(e)〜(h))。
また、図5(B)に示すように水平2画素・垂直2画素(ライン)加算されたG画素は2δ(δは加算前の画素間隔とする)ごとに配列され、このG画素に対して水平・垂直方向にそれぞれδシフトした位置にB画素(とR画素)が配列される。
G画素の水平方向間隔は2δとなり、この状態では解像度が劣化するので、例えばプロセス回路253に上述した従来の機能の他に特許文献2などに開示されている輝度信号補間機能を持たせる。そして、暗所撮影時に、G固体撮像素子とこれに隣接する1/2画素水平・垂直方向にずれているR,B固体撮像素子の画素信号を用いて補間する。
従って、水平2画素・垂直2画素(ライン)加算の例では、補間によってG画素数の4倍の輝度信号を得ることができ、感度が増加する。また、輝度信号を補間で追加することにより、画素加算によって1/4に減った画素数を増加し、実効水平・垂直解像度を向上させることができる。
また、上述したようにG画素とB画素及びR画素を画素加算制御信号(V転送クロック、リセットパルスなど)の位相差により電気的にずらしている。この電気的な位相制御による画素ずらしの精度は、機械的な位置合わせの精度に比べて格段に高いため、輝度信号の補間による実効解像度向上の効果が大きい。
垂直ライン加算と水平画素加算を組み合わせ、さらにG固体撮像素子に与える画素加算制御信号とB固体撮像素子及びR固体撮像素子に与える画素加算制御信号の間の位相を制御し、さらにG画素とR,B画素間を輝度補間することにより、実効解像度の低下を最小限に抑えながら高感度特性を得ることができる。
また、G画素とB画素及びR画素を画素加算制御信号の位相差によって電気的にずらしているので、電気的な位相制御による画素ずらしの精度は、機械的な位置合わせの精度に比べて格段に高いため、輝度信号の補間による実効解像度向上の効果が大きい。
また、垂直ライン加算と水平画素加算を組み合わせて水平画素加算数と垂直(ライン)画素加算数を等しくすることによって、加算前後のアスペクト比を変えることなく高感度化することができる。
さらに、明所においては画素加算なしの高解像度撮影が可能であり、暗所においては垂直・水平画素加算と画素加算制御信号の位相制御を組み合わせることにより、解像度の低下を抑えながら高感度撮影することができる。
Claims (9)
- 複数の固体撮像素子を有するカメラ装置の制御方法において、
前記複数の固体撮像素子に位相制御される水平加算制御信号と垂直加算制御信号を供給するステップと、
前記水平加算制御信号と垂直加算制御信号により前記複数の固体撮像素子の画素列と行を選択するステップと、
前記複数の固体撮像素子のR(赤)またはB(青)の固体撮像素子の画素信号を用いて水平方向、垂直方向または水平垂直両方向に隣接する複数の画素を加算し、当該加算された第1の画素信号を第1の出力ラインを介して読み出すステップと、
前記複数の固体撮像素子のG(緑)の固体撮像素子の画素信号を用いて水平方向、垂直方向または水平垂直両方向に隣接する複数の画素を加算し、当該加算された第2の画素信号を第2の出力ラインを介して読み出し、当該読み出した第2の画素信号の位相を前記第1の画素信号に対して水平転送クロックを所定量遅延した時間の位相だけシフトするステップと、
前記読み出された第1の画素信号と前記位相シフトされた第2の画素信号を用いて輝度信号と色信号を処理し同期信号を付加してカラー画像信号を出力するステップと
を有するカメラ装置の制御方法。 - 前記複数の固体撮像素子の少なくとも一つは、該固体撮像素子に供給されるリセットパルスを用いた位相制御により他の固体撮像素子と異なる位相の水平加算制御信号と垂直加算制御信号が供給される請求項1記載のカメラ装置の制御方法。
- 前記水平加算制御信号の位相は、垂直奇数ラインと垂直偶数ライン間で変調される請求項1記載のカメラ装置の制御方法。
- 前記カメラ装置の制御方法は、前記複数の固体撮像素子に入力される画像の明るさに応じて隣接する画素信号同士を加算するか、または全画素信号を用いて制御する請求項1記載のカメラ装置の制御方法。
- 複数の固体撮像素子と、
前記複数の固体撮像素子に水平方向、垂直方向または水平垂直両方向の隣接する複数の画素信号を加算するための位相制御された水平加算制御信号、垂直加算制御信号を供給する制御回路と、
前記制御回路から出力された水平加算制御信号または垂直加算制御信号により、
前記複数の固体撮像素子のR(赤)またはB(青)の固体撮像素子の画素信号を用いて水平方向、垂直方向または水平垂直両方向に隣接する複数の画素を加算し、当該加算された第1の画素信号を第1の出力ラインを介して読み出し、
かつ、前記複数の固体撮像素子のG(緑)の固体撮像素子の画素信号を用いて水平方向、垂直方向または水平垂直両方向に隣接する複数の画素を加算し、当該加算された第2の画素信号を第2の出力ラインを介して読み出し、当該読み出した第2の画素信号の位相を前記第1の画素信号に対して水平転送クロックを所定量遅延した時間の位相だけシフトし、
前記読み出された第1の画素信号と前記位相シフトされた第2の画素信号を用いて輝度信号と色信号の信号処理を行い同期信号を付加してカラー画像信号を出力する信号処理回路と
を有するカメラ装置。 - 前記複数の固体撮像素子の少なくとも一つは、該固体撮像素子に供給されるリセットパルスを用いた位相制御により他の固体撮像素子と位相が異なる水平加算制御信号と垂直加算制御信号が供給される請求項5記載のカメラ装置。
- 前記水平加算制御信号の位相は、垂直奇数ラインと垂直偶数ライン間で変調される請求項5記載のカメラ装置。
- 前記制御回路は、信号切り替え手段を有し、前記複数の固体撮像素子に入力される画像の明るさに応じて前記信号切り替え手段を制御し、隣接する画素同士を加算するか、または全画素を用いて制御する請求項5記載のカメラ装置。
- 前記信号処理回路は、前記固体撮像素子の隣接する画素信号を用いて輝度信号を補間する請求項5記載のカメラ装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006055143A JP4600315B2 (ja) | 2006-03-01 | 2006-03-01 | カメラ装置の制御方法及びこれを用いたカメラ装置 |
US11/711,728 US8054353B2 (en) | 2006-03-01 | 2007-02-28 | Camera system for processing luminance and color signals using added pixel and adding sync signals |
KR1020070020330A KR20070090106A (ko) | 2006-03-01 | 2007-02-28 | 카메라 시스템의 제어방법 및 그 방법을 이용한 카메라시스템 |
CN2007100923914A CN101031089B (zh) | 2006-03-01 | 2007-03-01 | 控制照相机***的方法以及使用该方法的照相机*** |
TW096107026A TWI377837B (en) | 2006-03-01 | 2007-03-01 | Method of controlling camera system and camera system using the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006055143A JP4600315B2 (ja) | 2006-03-01 | 2006-03-01 | カメラ装置の制御方法及びこれを用いたカメラ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007235591A JP2007235591A (ja) | 2007-09-13 |
JP4600315B2 true JP4600315B2 (ja) | 2010-12-15 |
Family
ID=38532959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006055143A Expired - Fee Related JP4600315B2 (ja) | 2006-03-01 | 2006-03-01 | カメラ装置の制御方法及びこれを用いたカメラ装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8054353B2 (ja) |
JP (1) | JP4600315B2 (ja) |
KR (1) | KR20070090106A (ja) |
CN (1) | CN101031089B (ja) |
TW (1) | TWI377837B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8130292B2 (en) * | 2008-12-31 | 2012-03-06 | Aptina Imaging Corporation | Scene illumination adaptive lens shading correction for imaging devices |
JP5089642B2 (ja) * | 2009-04-21 | 2012-12-05 | 三菱電機株式会社 | 三板式撮像装置 |
JP2012049912A (ja) * | 2010-08-27 | 2012-03-08 | Canon Inc | 光電変換装置および撮像システム |
ES2869204T3 (es) * | 2011-06-24 | 2021-10-25 | Mitsubishi Electric Corp | Dispositivo de codificación de imágenes, dispositivo de decodificación de imágenes, método de codificación de imágenes, método de decodificación de imágenes |
JP6013039B2 (ja) * | 2012-06-25 | 2016-10-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその制御方法、並びに、電子機器 |
JP6160448B2 (ja) * | 2013-11-05 | 2017-07-12 | ソニー株式会社 | 撮像装置および撮像装置の制御方法 |
WO2016006266A1 (ja) * | 2014-07-09 | 2016-01-14 | オリンパス株式会社 | 内視鏡装置 |
JP2017099616A (ja) * | 2015-12-01 | 2017-06-08 | ソニー株式会社 | 手術用制御装置、手術用制御方法、およびプログラム、並びに手術システム |
JP7402637B2 (ja) * | 2019-08-22 | 2023-12-21 | キヤノン株式会社 | 撮像装置、その制御方法及びプログラム |
US11818329B1 (en) * | 2022-09-21 | 2023-11-14 | Ghost Autonomy Inc. | Synchronizing stereoscopic cameras using padding data setting modification |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270298A (ja) * | 2005-03-23 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5535536A (en) * | 1978-09-06 | 1980-03-12 | Hitachi Ltd | Solid color image pickup device |
JP2737390B2 (ja) * | 1990-10-31 | 1998-04-08 | 松下電器産業株式会社 | ディジタルプロセッシングカラーカメラ |
JP2916299B2 (ja) * | 1991-07-22 | 1999-07-05 | 日本放送協会 | 固体撮像装置 |
JPH05145859A (ja) * | 1991-11-25 | 1993-06-11 | Hitachi Ltd | 固体撮像装置およびその制御方法 |
JP2877670B2 (ja) | 1993-09-09 | 1999-03-31 | 株式会社クボタ | 移植機の不良苗検出装置 |
JPH08307774A (ja) * | 1995-05-12 | 1996-11-22 | Nec Corp | カラーカメラ |
US6888568B1 (en) * | 1999-08-19 | 2005-05-03 | Dialog Semiconductor Gmbh | Method and apparatus for controlling pixel sensor elements |
JP4294810B2 (ja) * | 1999-09-10 | 2009-07-15 | 富士フイルム株式会社 | 固体撮像装置および信号読出し方法 |
JP3767338B2 (ja) | 2000-07-14 | 2006-04-19 | 松下電器産業株式会社 | 撮像装置 |
US20040141079A1 (en) * | 2003-01-10 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera using the same |
JP2004266369A (ja) * | 2003-02-21 | 2004-09-24 | Sony Corp | 固体撮像装置およびその駆動方法 |
US8391698B2 (en) * | 2005-10-28 | 2013-03-05 | Hewlett-Packard Development Company, L.P. | Systems and methods of generating Z-buffers for an image capture device of a camera |
-
2006
- 2006-03-01 JP JP2006055143A patent/JP4600315B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-28 KR KR1020070020330A patent/KR20070090106A/ko not_active Application Discontinuation
- 2007-02-28 US US11/711,728 patent/US8054353B2/en not_active Expired - Fee Related
- 2007-03-01 TW TW096107026A patent/TWI377837B/zh not_active IP Right Cessation
- 2007-03-01 CN CN2007100923914A patent/CN101031089B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270298A (ja) * | 2005-03-23 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI377837B (en) | 2012-11-21 |
JP2007235591A (ja) | 2007-09-13 |
TW200740192A (en) | 2007-10-16 |
KR20070090106A (ko) | 2007-09-05 |
CN101031089A (zh) | 2007-09-05 |
CN101031089B (zh) | 2010-11-10 |
US20070222878A1 (en) | 2007-09-27 |
US8054353B2 (en) | 2011-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4600315B2 (ja) | カメラ装置の制御方法及びこれを用いたカメラ装置 | |
KR101200134B1 (ko) | 고체 촬상 소자의 구동 방법, 고체 촬상 소자 및 촬상 장치 | |
KR100468169B1 (ko) | 위색(僞色)신호발생이억제가능한단판식컬러카메라 | |
US20090109306A1 (en) | High dynamic range sensor with reduced line memory for color interpolation | |
US8111298B2 (en) | Imaging circuit and image pickup device | |
JP4212134B2 (ja) | 画像信号処理装置 | |
JP4294810B2 (ja) | 固体撮像装置および信号読出し方法 | |
JP3967853B2 (ja) | 固体撮像装置および信号読出し方法 | |
JP4317117B2 (ja) | 固体撮像装置および撮像方法 | |
US5150204A (en) | Solid state image pickup having plural pixels arranged on plural lines | |
JP4812282B2 (ja) | 画像処理方法及び装置並びに撮像装置 | |
US7470881B2 (en) | Solid-state imaging device including plural groups of photoelectric conversion devices with plural microlenses being shifted in a peripheral portion of the imaging device, and imaging apparatus including the imaging device | |
JP2004357335A (ja) | 固体撮像装置 | |
JP3967500B2 (ja) | 固体撮像装置および信号読出し方法 | |
JP2004194248A (ja) | 撮像素子及び撮像装置 | |
JP4852490B2 (ja) | 撮像装置及びそのポストビュー画像生成方法 | |
JP5377068B2 (ja) | 撮像装置 | |
JP4825311B1 (ja) | 撮像素子、撮像素子の駆動装置、撮像素子の駆動方法、画像処理装置、画像処理方法、プログラム、及び、撮像装置 | |
JP3890095B2 (ja) | 画像処理装置 | |
JP3733172B2 (ja) | 撮像装置 | |
JPH0984029A (ja) | カラー撮像装置 | |
JP2007074748A (ja) | 画像信号処理装置 | |
JPH09187019A (ja) | 撮像装置 | |
JP2005333435A (ja) | 撮像装置 | |
JP2005348437A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |