TW201504786A - 參考電壓產生電路 - Google Patents

Abstract

一種參考電壓產生電路，用以產生一參考電壓，包括一帶隙電路與一補償電路。帶隙電路包括一啟動電路、一電流鏡電路與一輸出電路。啟動電路用以啟動帶隙電路。電流鏡電路用以產生第一電流。輸出電路用以根據第一電流產生一參考電流。補償電路與帶隙電路並聯耦接於一接合端點，用以產生一補償電流。補償電流小於參考電流，參考電流具有一第一溫度係數，補償電流具有與第一溫度係數反向之一第二溫度係數，參考電流與補償電流合併於接合端點，使得在該接合端點之該參考電壓之一溫度係數之一絕對值小於該第一溫度係數之一絕對值與第二溫度係數之一絕對值。

Description

參考電壓產生電路

本發明係關於一種低溫度係數之帶隙參考電路與其設計方法；特別關於一種藉由溫度補償修正而得到穩定參考電壓的電路與方法。

帶隙(Bandgap)參考電路被廣泛應用於多個電路設計的領域，用以提供穩定的參考電壓。帶隙電路通常為一大型積體電路的一個部分，用以為積體電路之其他電路提供參考電壓。因此，帶隙參考電路必須對於溫度與操作電壓的變化不敏感。

然而，實際上，帶隙參考電路所輸出的參考電壓很難完全不隨溫度的變化而改變。因此，需要一種藉由溫度補償修正而得到穩定參考電壓的電路與方法。

根據本發明之一實施例，一種參考電壓產生電路，用以產生一參考電壓，包括一帶隙電路與一補償電路。帶隙電路包括一電流鏡電路與一輸出電路。上述帶隙電路是由一啟動電路進行啟動。電流鏡電路用以產生第一電流。輸出電路用以根據第一電流產生一參考電流。補償電路與帶隙電路並聯耦接於一接合端點，用以產生一補償電流。補償電流小於參考電流，參考電流具有一第一溫度係數，補償電流具有與第一溫 度係數反向之一第二溫度係數，參考電流與補償電流合併於接合端點，使得在該接合端點之該參考電壓之一溫度係數之一絕對值小於該第一溫度係數之一絕對值與第二溫度係數之一絕對值。

根據本發明之另一實施例，一種參考電壓產生電路，用以產生一參考電壓，包括一帶隙電路與一補償電路。帶隙電路用以產生一參考電流，其包含：第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體與第七電晶體。第一電晶體具有第一極耦接至一操作電壓。第二電晶體具有一第一極與一第二極共同耦接至第一電晶體之一第二極，以及一第三極耦接至一接地點。第三電晶體與第四電晶體組成一第一電流鏡。第五電晶體具有一第一極耦接至第四電晶體，一第二極耦接至第三電晶體，以及一第三極耦接至一第一電阻。第六電晶體具有一第一極耦接至第三電晶體，一第二極耦接至第一電阻，以及一第三極耦接至接地點。第七電晶體具有一第一極耦接至操作電壓，一第二極耦接至電流鏡，以及一第三極耦接至一接合端點。補償電路與帶隙電路並聯耦接於接合端點，用以產生一補償電流。補償電流小於參考電流，參考電流具有一第一溫度係數，補償電流具有與第一溫度係數反向之一第二溫度係數，參考電流與補償電流合併於接合端點，使得在該接合端點之參考電壓之一溫度係數之一絕對值小於第一溫度係數之一絕對值與第二溫度係數之一絕對值。

100、700‧‧‧參考電壓產生電路

110、210‧‧‧帶隙電路

120、520‧‧‧補償電路

111‧‧‧啟動電路

112‧‧‧電流鏡電路

113‧‧‧輸出電路

C1‧‧‧電容

I1、I_Comp、I_Ref‧‧‧電流

N_C、OUT1、OUT2‧‧‧端點

N-well‧‧‧N型井區

P-well‧‧‧P型井區

P-sub‧‧‧P型基底

R1、R2、R3、R4、R_Load、R_Load1、R_Load2‧‧‧電阻

T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12‧‧‧電晶體

V_DD、V_Ref‧‧‧電壓

第1圖係顯示根據本發明之一實施例所述之參考電壓產生電路方塊圖。

第2圖係顯示根據本發明之一實施例所述之帶隙電路之電路圖範例。

第3圖係顯示根據本發明之一實施例所述之帶隙電路之輸出電壓與操作電壓曲線圖。

第4圖係顯示根據本發明之另一實施例所述之帶隙電路之輸出電壓與溫度曲線圖。

第5圖係顯示根據本發明之一實施例所述之補償電路之電路圖範例。

第6圖係顯示根據本發明之另一實施例所述之補償電路之補償電流與溫度曲線圖。

第7圖係顯示根據本發明之一實施例所述之參考電壓產生電路之電路圖範例。

第8圖係顯示根據本發明之一實施例所述之參考電壓產生電路之參考電壓與操作電壓曲線圖。

第9圖係顯示根據本發明之一實施例所述之參考電壓產生電路之操作電壓與溫度曲線圖

第10圖係顯示根據本發明之一實施例所述之P型基底雙井區製程示意圖。

為使本發明之製造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，並配合所附圖式，作詳細說明如下：

實施例：

第1圖係顯示根據本發明之一實施例所述之參考電壓產生電路方塊圖。參考電壓產生電路100包括一帶隙(Bandgap)電路110與一補償電路120。帶隙電路110可包括一啟動電路111、一電流鏡電路112與一輸出電路113。啟動電路111用以啟動帶隙電路110，電流鏡電路112用以產生第一電流(如第2圖所示之電流I1)，而輸出電路113用以根據第一電流產生一參考電流I_Ref。補償電路120可產生一補償電流I_Comp，並且與帶隙電路110耦接於一接合端點N_C。根據本發明之一實施例，補償電流I_Comp可被設計為小於參考電流I_Ref之一微小電流，並且可具有與參考電流反向之溫度係數。舉例而言，當參考電流I_Ref具有正溫度係數(Proportional To Absolute Temperature，縮寫為PTAT)時，補償電流I_Comp具有負溫度係數(Inversely Proportional To Absolute Temperature，縮寫為IPTAT)。同樣地，當參考電流I_Ref具有負溫度係數時，補償電流I_Comp具有正溫度係數。

參考電流I_Ref與補償電流I_Comp合併於接合端點N_C，並在接合端點N_C產生一參考電壓V_Ref，使得參考電壓產生電路100最終產生之參考電壓V_Ref之一溫度係數絕對值小於參考電流I_Ref之溫度係數絕對值與補償電流I_Comp之溫度係數絕對值。舉例而言，於本發明之較佳實施例中，參考電壓產生電路100最終產生之參考電壓V_Ref可具有零溫度係數，或接近零之極小的溫度係數。

第2圖係顯示根據本發明之一實施例所述之帶隙 電路之電路圖範例。帶隙電路210可包括電晶體T1~T7以及電阻R1、R2與R_Load1，其中，電晶體T1、T2與電阻R2可組成所述之啟動電路，電晶體T3、T4、T5、T6與電阻R1可組成所述之電流鏡電路，而電晶體T7與電阻R_Load1可組成所述之輸出電路。該啟動電路中，電晶體T1具有一第一極耦接至一操作電壓，以及電晶體T2具有一第一極與一第二極共同耦接至電晶體T1之第二極，電晶體T2之一第三極耦接至接地點，操作電壓透過一電阻R2耦接至電晶體T1以及電晶體T2，電晶體T1之一第三極耦接至所述之電流鏡電路。該電流鏡電路中，電晶體T3與電晶體T4組成一電流鏡，電晶體T5具有一第一極耦接至電晶體T4，一第二極耦接至電晶體T3，以及一第三極耦接至電阻R1，電晶體T6具有一第一極耦接至電晶體T3，一第二極耦接至電阻R1，以及一第三極耦接至接地點。該輸出電路中，電晶體T7具有一第一極耦接至一操作電壓，一第二極耦接至上述電流鏡電路，以及一第三極耦接至輸出端點OUT1。

在第2圖之實施例中，電晶體T3、T4、T7皆為PMOS電晶體，電晶體T1、T2、T5、T6皆為NMOS電晶體。電阻R1之第一端耦接至操作電壓V_DD。電晶體T1之汲極耦接至操作電壓V_DD，閘極耦接至電阻R2之第二端，並且源極耦接至電晶體T3、T5與T6。電晶體T2之汲極與閘極共同耦接至電晶體T1之閘極，並且源極耦接至接地點。首先，操作電壓V_DD透過電阻R2提供一電壓其作用在電晶體T1以及電晶體T2，同時導通電晶體T1以及電晶體T2以啟動帶隙電路。電晶體T3與T4組成一電流鏡。電晶體T3之源極耦接至操作電壓V_DD，閘極耦接至電 晶體T4之閘極，並且汲極耦接至電晶體T1、T5與T6。電晶體T4之源極耦接至操作電壓V_DD，閘極與汲極相互耦接，並且汲極耦接至電晶體T5。電晶體T5之汲極耦接至電晶體T4之閘極，閘極耦接至電晶體T3之汲極，並且源極耦接至電阻R1之第一端。電晶體T6之汲極耦接至電晶體T3之汲極以及電晶體T1之源極，閘極耦接至電阻R1之第一端，並且源極耦接至接地點。電阻R1之第二端耦接至接地點。電晶體T7之源極耦接至操作電壓V_DD，閘極耦接至電晶體T3與T4之閘極，並且汲極耦接至輸出端點OUT1，輸出端點OUT1耦接在電阻R_Load1之第一端，電阻R_Load1之第二端耦接至接地點。

根據本發明之一實施例，帶隙電路210可於輸出端點OUT1產生一參考電流I_Ref，並且參考電流I_Ref之大小可由第一電流I1推導出來。電流I1主要由電晶體T6之閘極-源極(Vgs)電壓與電阻R1相除後而求得。

第3圖係顯示根據本發明之一實施例所述之帶隙電路之輸出電壓與操作電壓曲線圖，其中X軸代表操作電壓V_DD，Y軸代表輸出電壓，例如第2圖所示之帶隙電路於輸出端點OUT1之輸出電壓。如圖所示，帶隙電路210之重要特性為輸出電壓不易隨操作電壓變化而變動。舉例而言，如第3圖所示，一旦操作電壓超過一既定值後，輸出電壓大體不再隨著操作電壓的變化而變動。

第4圖係顯示根據本發明之另一實施例所述之帶隙電路之輸出電壓與溫度曲線圖，其中X軸代表溫度，Y軸代表輸出電壓，例如第2圖所示之帶隙電路於輸出端點OUT1之輸 出電壓。由於於此實施例中，帶隙電路210具有負溫度係數，因此，如第4圖所示，輸出電壓會隨溫度上升而下降。同樣地，由帶隙電路所輸出之參考電流I_Ref亦具有負溫度係數，會隨溫度上升而下降。

第5圖係顯示根據本發明之一實施例所述之補償電路之電路圖範例。補償電路520可包括電晶體T8~T12、電容C1以及電阻R3、R4與R_Load2。補償電路520也包含由電晶體T8與T9組成之一電流鏡電路。電晶體T11具有一第一極耦接至電晶體T9，一第二極透過電阻R3耦接至電晶體T8，以及一第三極耦接至接地點，電晶體T9透過電阻R4串接電容C1至接地點。電晶體T10具有一第一極透過電阻R3耦接至電晶體T8，一第二極耦接至電晶體T8，以及一第三極耦接至接地點。該補償電路之輸出電路中，電晶體T12具有一第一極耦接至一操作電壓，一第二極耦接至上述電晶體T8與T9組成之電流鏡電路，以及一第三極耦接至輸出端點OUT2。

在第5圖之實施例中，電晶體T8、T9、T12皆為PMOS電晶體，電晶體T10、T11皆為NMOS電晶體。電晶體T8與T9組成一電流鏡。電晶體T8之源極耦接至操作電壓V_DD，閘極耦接至電晶體T9之閘極，並且汲極耦接至電阻R3之第一端。電晶體T9之源極耦接至操作電壓V_DD，閘極與汲極相互耦接，並且汲極耦接至電晶體T11。電晶體T10之汲極耦接至電阻R3之第二端，閘極耦接至電晶體T8之汲極，並且源極耦接至接地點。電晶體T11之汲極耦接至電晶體T9之汲極，閘極耦接至電晶體T10之汲極，並且源極耦接至接地點。電晶體T12之源極耦接至操 作電壓V_DD，閘極耦接至電晶體T8與T9之閘極，並且汲極耦接至輸出端點OUT2，輸出端點OUT2耦接在電阻R_Load2之第一端，電阻R_Load2之第二端耦接至接地點。電阻R4之第一端耦接至電晶體T11之汲極，電阻R4之第二端耦接至電容C1之第一端，電容C1之第二端耦接至接地點。上述電阻R4串接電容C1至接地點的目的主要是讓整個補償電路更加穩定。

根據本發明之一實施例，補償電路520可於輸出端點OUT2產生一補償電流I_Comp，並且補償電流I_Comp之大小可由流經電晶體T10與T11之電流大小推導出來。參考第5圖，電晶體T10與電晶體T11皆操作在次臨界區(subthreshold region)，其中流經電晶體T10與T11之電流大小是由電晶體T10之閘極-源極(Vgs)電壓與電晶體T11之閘極-源極(Vgs)電壓之差與電阻R3相除後而求得。

第6圖係顯示根據本發明之另一實施例所述之補償電路之補償電流與溫度曲線圖，其中X軸代表溫度，Y軸代表補償電流，例如，由第5圖之電晶體T12所產生之流經輸出端點OUT2與電阻R_Load2之電流。由於於此實施例中，補償電路520具有正溫度係數，因此，如第6圖所示，輸出之補償電流會隨溫度上升而上升。

第7圖係顯示根據本發明之一實施例所述之參考電壓產生電路之電路圖範例。第7圖所示之參考電壓產生電路700為將第2圖所示之帶隙電路210與第5圖所示之補償電路520並聯耦接之結果，其中電阻R_Load可代表電阻R_Load1與R_Load2並聯後的等效電阻，而輸出端點OUT1與OUT2可接合成為接合端點 N_C，並且參考電壓產生電路700可於接合端點N_C產生參考電壓V_Ref。值得注意的是，電阻R_Load亦可以是或更包含配置於帶隙電路與補償電路以外之電阻，而本發明並不限於任一種實施方式。

根據本發明之一實施例，補償電流I_Comp之大小可被設計為遠小於參考電流I_Ref之大小，以避免改變參考電壓V_Ref不易隨操作電壓變化而變動的特性。舉例而言，補償電流I_Comp之大小可被設計為參考電流I_Ref之十分之一左右。

第8圖係顯示根據本發明之一實施例所述之參考電壓產生電路之參考電壓與操作電壓曲線圖，其中X軸代表操作電壓V_DD，Y軸代表參考電壓V_Ref。如圖所示，參考電壓產生電路保持了帶隙電路之重要特性，即，參考電壓V_Ref不易隨操作電壓變化而變動。舉例而言，如第8圖所示，一旦操作電壓超過一既定值後，參考電壓V_Ref大體不再隨著操作電壓的變化而變動。

第9圖係顯示根據本發明之一實施例所述之參考電壓產生電路之參考電壓與溫度曲線圖，其中X軸代表溫度，Y軸代表參考電壓V_Ref。如圖所示，由於帶隙電路所產生之參考電流因溫度上升而產生的變化可被補償電路透過加入補償電流進行補償，因此參考電壓產生電路之參考電壓V_Ref不易隨溫度變化而變動。舉例而言，如第9圖所示，當溫度下降至於-40℃時，參考電壓V_Ref為563.6微伏(mV)，當溫度上升至120℃時，參考電壓V_Ref為565.8微伏(mV)，隨著上述溫度變化來看參考電壓V_Ref的微幅變化僅在3.2mV左右，參考電壓V_Ref大體不 再隨著溫度的變化而變動。

此外，根據本發明之一實施例，由帶隙電路所產生之參考電流I_Ref與由補償電路所產生之補償電流I_Comp合併於接合端點N_C，使得參考電壓產生電路700最終產生之參考電壓V_Ref之一溫度係數絕對值可遠小於參考電流(或，帶隙電路)之溫度係數絕對值與補償電流I_Comp(或，補償電路)之溫度係數絕對值。

舉例而言，於本發明之一實施例中，帶隙電路所產生之參考電流於-40℃時為50.1微安培(μA)，隨著溫度上升至120℃時下降為44微安培，因此帶隙電路具有負溫度係數。另一方面，補償電路所產生之補償電路於-40℃時為5.2微安培(μA)，其約略為參考電流之十分之一倍，隨著溫度上升至120℃時下上升為10微安培，因此補償電路之溫度係數具有正溫度係數。由此可看出，在一既定溫度變化量之下(例如，由-40℃至120℃)，補償電流之電流變化量約等於參考電流之電流變化量。由於帶隙電路所產生之參考電流因溫度上升而產生的變化可被補償電路透過加入補償電流進行補償，因此於本發明之實施例中，將帶隙電路與補償電路結合後，所得到的參考電壓產生電路之溫度係數絕對值將遠小於帶隙電路之溫度係數絕對值與補償電路之溫度係數絕對值。

此外，由於參考電壓產生電路所產生之參考電壓對於操作電壓不敏感，不易隨操作電壓變化而變動，因此參考電壓產生電路整體也可被視為一個帶隙電路，並且與原始之帶隙電路(即，未耦接補償電路之帶隙電路)相比，其溫度係數絕 對值可具有大幅度地下降。舉例而言，於本發明之一較佳實施例中，參考電壓產生電路整體之溫度係數可由原始帶隙電路之367百萬分率/℃降低至19.8百萬分率/℃。

根據本發明之一實施例，帶隙電路與補償電路之各元件可由P型基底(P-substrate)N型井區(N-well)或雙井區(Twin-well)製程製作。第10圖係顯示根據本發明之一實施例所述之P型基底雙井區製程示意圖，其中P-sub代表P型基底，N-well代表N型井區，P-well代表P型井區。

此外，於本發明之其他實施例中，基於以上所介紹之設計概念，帶隙電路可更並聯耦接一個以上的補償電路以形成參考電壓產生電路，使得參考電壓產生電路可具有零溫度係數，或極低之溫度係數，並且參考電壓產生電路同樣可保持帶隙電路之重要特性，即參考電壓產生電路所產生之參考電壓對於操作電壓不敏感，不易隨操作電壓變化而變動。

此外，本發明所提出之參考電壓產生電路僅需要使用電晶體、電阻與電容等元件，而不需要使用二極體與比較器，因此，除了上述之可輸出穩定之參考電壓以外，更可有效降低邏輯閘數量與電路面積。

申請專利範圍中用以修飾元件之“第一”、“第二”等序數詞之使用本身未暗示任何優先權、優先次序、各元件之間之先後次序、或方法所執行之步驟之次序，而僅用作標識來區分具有相同名稱(具有不同序數詞)之不同元件。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之 精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧參考電壓產生電路

110‧‧‧帶隙電路

120‧‧‧補償電路

111‧‧‧啟動電路

112‧‧‧電流鏡電路

113‧‧‧輸出電路

I_Comp、I_Ref‧‧‧電流

N_C‧‧‧端點

R_Load‧‧‧電阻

Claims (16)

1. 一種參考電壓產生電路，用以產生一參考電壓，包括：一帶隙電路，包括：一電流鏡電路，用以產生一第一電流；以及一輸出電路，用以根據該第一電流產生一參考電流；以及一補償電路，與該帶隙電路並聯耦接於一接合端點，用以產生一補償電流；其中該補償電流小於該參考電流，該參考電流具有一第一溫度係數，該補償電流具有與該第一溫度係數反向之一第二溫度係數，該參考電流與該補償電流合併於該接合端點，使得在該接合端點之該參考電壓之一溫度係數之一絕對值小於該第一溫度係數之一絕對值與該第二溫度係數之一絕對值。
2. 如申請專利範圍第1項所述之參考電壓產生電路，其中該帶隙電路更包括一啟動電路用以啟動該帶隙電路，該啟動電路包括：一第一電晶體，具有一第一極耦接至一操作電壓；以及一第二電晶體，具有一第一極與一第二極共同耦接至該第一電晶體之一第二極，以及一第三極耦接至一接地點；其中該第一電晶體之一第三極耦接至該電流鏡電路。
3. 如申請專利範圍第1項所述之參考電壓產生電路，其中該電流鏡電路包括：一第三電晶體；一第四電晶體，與該第三電晶體組成一第一電流鏡； 一第五電晶體，具有一第一極耦接至該第四電晶體，一第二極耦接至該第三電晶體，以及一第三極耦接至一第一電阻；以及一第六電晶體，具有一第一極耦接至該第三電晶體，一第二極耦接至該第一電阻，以及一第三極耦接至一接地點。
4. 如申請專利範圍第3項所述之參考電壓產生電路，其中該輸出電路包括：一第七電晶體，具有一第一極耦接至一操作電壓，一第二極耦接至該第一電流鏡，以及一第三極耦接至該接合端點。
5. 如申請專利範圍第1項所述之參考電壓產生電路，其中該補償電路包括：一第八電晶體；一第九電晶體，與該第八電晶體組成一第二電流鏡；一第十電晶體，具有一第一極透過一第二電阻耦接至該第八電晶體，一第二極耦接至該第八電晶體，以及一第三極耦接至該接地點；一第十一電晶體，具有一第一極耦接至該第九電晶體，一第二極透過該第二電阻耦接至該第八電晶體，以及一第三極耦接至該接地點；以及一第十二電晶體，具有一第一極耦接至該操作電壓，一第二極耦接至該第二電流鏡，以及一第三極耦接至該接合端點。
6. 如申請專利範圍第5項所述之參考電壓產生電路，其中該 補償電路更包括：一第三電阻，其一端耦接至第九電晶體，另一端串接一電容至該接地點。
7. 如申請專利範圍第1項所述之參考電壓產生電路，其中該補償電流之大小為該參考電流之十分之一。
8. 如申請專利範圍第1項所述之參考電壓產生電路，其中於一既定溫度變化量之下，該補償電流之一電流變化量約等於該參考電流之一電流變化量。
9. 如申請專利範圍第1項所述之參考電壓產生電路，其中該帶隙電路與該補償電路係由P型基底(P-substrate)N型井區(N-well)或雙井區(Twin-well)製程製作。
10. 一種參考電壓產生電路，用以產生一參考電壓，包括：一帶隙電路，用以產生一參考電流；包括：一第一電晶體，具有一第一極耦接至一操作電壓；一第二電晶體，具有一第一極與一第二極共同耦接至該第一電晶體之一第二極，以及一第三極耦接至一接地點；一第三電晶體；一第四電晶體，與該第三電晶體組成一第一電流鏡；一第五電晶體，具有一第一極耦接至該第四電晶體，一第二極耦接至該第三電晶體，以及一第三極耦接至一第一電阻；一第六電晶體，具有一第一極耦接至該第三電晶體，一第二極耦接至該第一電阻，以及一第三極耦接至該接地點；以及 一第七電晶體，具有一第一極耦接至該操作電壓，一第二極耦接至該電流鏡，以及一第三極耦接至一接合端點；以及一補償電路，與該帶隙電路並聯耦接於該接合端點，用以產生一補償電流；其中該補償電流小於該參考電流，該參考電流具有一第一溫度係數，該補償電流具有與該第一溫度係數反向之一第二溫度係數，該參考電流與該補償電流合併於該接合端點，使得在該接合端點之該參考電壓之一溫度係數之一絕對值小於該第一溫度係數之一絕對值與該第二溫度係數之一絕對值。
11. 如申請專利範圍第10項所述之參考電壓產生電路，其中該補償電路包括：一第八電晶體；一第九電晶體，與該第八電晶體組成一第二電流鏡；一第十電晶體，具有一第一極透過一第二電阻耦接至該第八電晶體，一第二極耦接至該第八電晶體，以及一第三極耦接至該接地點；一第十一電晶體，具有一第一極耦接至該第九電晶體，一第二極透過該第二電阻耦接至該第八電晶體，以及一第三極耦接至該接地點；以及一第十二電晶體，具有一第一極耦接至該操作電壓，一第二極耦接至該第二電流鏡，以及一第三極耦接至該接合端點。
12. 如申請專利範圍第11項所述之參考電壓產生電路，其中該補償電路更包括：一第三電阻，其一端耦接至第九電晶體，另一端串接一電容至該接地點。
13. 如申請專利範圍第10項所述之參考電壓產生電路，其中該參考電壓具有零溫度係數。
14. 如申請專利範圍第10項所述之參考電壓產生電路，其中於一既定溫度變化量之下，該補償電流之一電流變化量約等於該參考電流之一電流變化量。
15. 如申請專利範圍第10項所述之參考電壓產生電路，其中該補償電流之大小為該參考電流之十分之一。
16. 如申請專利範圍第10項所述之參考電壓產生電路，其中該帶隙電路與該補償電路係由P型基底(P-substrate)N型井區(N-well)或雙井區(Twin-well)製程製作。