TW201425028A - 阻劑及其製造方法 - Google Patents

阻劑及其製造方法 Download PDF

Info

Publication number
TW201425028A
TW201425028A TW102137612A TW102137612A TW201425028A TW 201425028 A TW201425028 A TW 201425028A TW 102137612 A TW102137612 A TW 102137612A TW 102137612 A TW102137612 A TW 102137612A TW 201425028 A TW201425028 A TW 201425028A
Authority
TW
Taiwan
Prior art keywords
resist
layer
diameter
opening
resist layer
Prior art date
Application number
TW102137612A
Other languages
English (en)
Other versions
TWI613076B (zh
Inventor
Jong-Won Park
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201425028A publication Critical patent/TW201425028A/zh
Application granted granted Critical
Publication of TWI613076B publication Critical patent/TWI613076B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

此處揭露阻劑(resist)及其製造方法。阻劑覆蓋形成於一基板之一外部層的一接墊(pad)層，且具有一穿孔(via hole)形成於其中以暴露出接墊層之一上表面的一部分，其中阻劑具有一形式，於該形式中，多個阻劑層係壓合(laminate)為一多層(multi-layer)，各該阻劑層具有開口元件形成於其中，而形成在對應之該些阻劑層上的開口元件之直徑係小於壓合在對應之該些阻劑層的上表面的阻劑層的開口元件之直徑。

Description

阻劑及其製造方法
本發明是有關於一種阻劑及其製造方法，且特別是有關於一種覆蓋形成於一基板之一外部層的一接墊層且具有一開口元件形成於其中以暴露出接墊層之一上表面的一部分以供焊球貼附之阻劑、及其製造方法。
使用導電材料(例如銅)形成並印刷線路圖案在電氣隔離基板上之印刷電路板(printed circuit board,PCB)係定義為一個直接在電子元件形成於其上之前的板子。亦即，PCB係一電路板，其中各電子元件的配置位置係被固定(secure)，而使電子元件連接至彼此的線路圖案係被印刷在平板表面上且係被固定，以緊密地配置許多不同的電子元件在平板上。
有關一種電子元件(例如是半導體晶片)的配置在印刷電路板上的方法，多種方法係被使用，然而，近年來，作為應付半導體晶片的密度增加及訊號傳送速度增加的技術，一種用於 直接地配置半導體晶片在印刷電路板上的技術的需求已逐漸增加，而不是晶片級封裝(Chip-sized Package)配置或打線(wire bonding)配置。
如上所述，為了直接地配置半導體晶片在印刷電路板上，需要發展具有高密度、高可靠性、且能處理半導體密度增加的印刷電路板。因此，覆晶接合(Flip Chip bonding)方法的使用已經增加。
覆晶接合方法係為貼附及配置對應的半導體晶片至印刷電路板上的技術，並沒有封裝對應的半導體晶片，而使用焊球(solder ball)的球閘陣列封裝(Ball Grid Array)方法已主動地被使用為半導體晶片及印刷電路板之間的輸入/輸出端子。
如上所述之覆晶接合方法因半導體晶片與連接墊之間很短的連接距離而具有優良的電氣特性、因半導體晶片的背側暴露在外面而具有優良的熱特性、且因焊球的自我排列(self-alignment)特性而容易地執行貼附。
更詳細地說，焊球貼附結構包含接墊層及阻劑，接墊層係形成在印刷電路板的外面，阻劑係覆蓋在接墊層且具有穿孔(via hole)形成於其中以暴露接墊層的上表面的一部分，而銲球係配置在經開口元件所暴露之接墊層。
此時，為了增加電路密度，包含接墊層之電路之間的距離已變成100微米(μm)或更小、或更窄地變成50微米或更小，而電路的寬度係更縮小至20微米或更小。
因上述事實，銲球所配置之穿孔的直徑已被縮小。由於穿孔的直徑已變小，電路的密度可增加，但接墊層與半導體晶片之間的剖面(cross-sectional)區域減小，致使機械壓力快速地增加。因此，在連接部分可能會出現破裂(crack)。
再者，即使在施加輕微撞擊(impact)於銲球上的情況下，銲球係因其間貼附力下降而輕易地與接墊層分離，而當銲球係藉由BGA方法而被黏合(bond)時，在所配置之多個銲球中任一個銲球分離的情況下，所有的晶片可能不會被使用。因此，用於增加接墊層與銲球之間的貼附以增加耐用性的技術發展係一直是有需求的。
關於此點，韓國專利公開案號第10-2007-0118846號(此後係稱之為相關技藝文件)，一結構係被提出，於此結構中，一盲孔(blind via hole)係形成在銲球將被形成而暴露銲球區域(land)之處，且用於幫助銲球貼附的區域係形成在盲孔兩側上端的一防銲層(solder resist)。
然而，此相關技藝文件僅藉由另外增加用於貼附銲球的區域以加強銲球的貼附，並使用此相關技藝中銲球所配置之穿孔的形式及其製造方式。因此，此並非是用於確保銲球貼附的基本解決方法。
再者，在此相關技藝文件中，由於用於幫助銲球貼附的區域的不同結構應另外被置入，相較於依據相關技藝的例子，其板厚會增加，且製程會變得複雜，從而使得出產率劣化與 製造成本增加。
[相關技藝文件]
[專利文件]
(專利文件1)專利文件：韓國專利公開案第10-2007-0118846號。
本發明之一目的在提出一種阻劑，藉由逐步形成阻劑並允許形成於對應阻劑層上之具有不同的直徑的開口元件，能更簡單地增加阻劑與銲球之間的貼附。
依據本發明一實施範例，提出一種阻劑，阻劑覆蓋形成於一基板之一外部層的一接墊(pad)層，且具有一穿孔(via hole)形成於其中以暴露出接墊層之一上表面的一部分，其中阻劑具有一形式，於該形式中，多個阻劑層係壓合(laminate)為一多層(multi-layer)，各該阻劑層具有開口元件形成於其中，而形成在對應之該些阻劑層上的開口元件之直徑係小於壓合在對應之該些阻劑層的上表面的阻劑層的開口元件之直徑。
形成在對應之該些阻劑層上的該些開口元件可具有設置在相同的垂直線上之一中心。
形成在對應之該些阻劑層上的該些開口元件的直徑可以是0.6至0.8倍於位在對應之該些阻劑層的上表面的該些阻劑層的該些開口元件的直徑。
形成在對應之該阻劑層上的該些開口元件可具有傾斜狀的側壁。
對應之該些阻劑層可藉由固化(cure)一液態阻劑而被形成、或係一乾態(dry-state)阻劑膜。
依據本發明另一實施範例，提出一種阻劑，阻劑覆蓋形成於一基板之一外部層的一接墊層，且具有一穿孔形成於其中以暴露出該接墊層之一上表面的一部分，其中該阻劑包括：一第一阻劑層，具有一開口元件，該第一阻劑層的該開口元件具有一預設直徑d1形成於其中且暴露該接墊層的該上表面的該部分；以及一第二阻劑層，貼附至該第一阻劑層的一上表面且具有一開口元件，該第二阻劑層的該開口元件具有一直徑d2，該直徑d2大於該直徑d1。
形成在該些第一及第二阻劑層上的該些開口元件可具有一中心設置在相同的垂直線上，且形成在該第一阻劑層上的該開口元件的直徑可以是0.6至0.8倍於形成在該第二阻劑層上的該開口元件的直徑。
依據本發明另一實施範例，提出一種阻劑製造方法，包括：形成一第一阻劑層在一基板上，該基板具有一接墊層形成在該基板之一外部層上；處理在該第一阻劑層的一預設位置上之具有一預設直徑d1之一開口元件；形成一第二阻劑層在該第一阻劑層上；以及處理在該第二阻劑層的一預設位置上之具有一直徑d2之一開口元件，該直徑d2係大於形成在該第一阻劑層 之該開口元件的該直徑d1。
該第一及該第二阻劑層可藉由使用擠壓(squeeze)方法施加一液態阻劑在該基板上並固化該液態阻劑而被形成。
該第一及該第二阻劑層可藉由貼附一乾態阻劑膜在該基板上而被形成。
該開口元件可藉由允許一遮罩(mask)接近(be close onto)該第一阻劑層或該第二阻劑層、並選擇性地曝光(expose)及顯影(develop)該第一阻劑層或該第二阻劑層而被形成。
該開口元件可藉由一雷射處理而被形成。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
10‧‧‧基板
11‧‧‧接墊層
100‧‧‧阻劑
100a‧‧‧穿孔
110‧‧‧第一阻劑層
110a、120a‧‧‧開口元件
120‧‧‧第二阻劑層
d1、d2‧‧‧直徑
第1圖繪示依照本發明一實施範例之阻劑的剖面圖。
第2圖繪示依照本發明另一實施範例之阻劑的剖面圖。
第3圖至第6圖依序繪示依照本發明實施範例之阻劑製造方法的步驟圖。
本發明之各種優點與特徵及其實現方法，以下將配合相關圖式與實施例說明，以被清楚了解。然而，本發明可以許 多不同形式而被修改，而不應被限制在所示之實施例。此些實施例可被提出，故本揭露將會完善與完整，且會對具有通常知識者全面地傳遞本發明之範圍。全篇說明書中相仿的參考數字係表示相仿的元件。
本說明書中所使用的術語係用於解釋實施例，而非限制本發明。除非有明確地相反地陳述，本說明書中單數形式包含複數形式。用語「包含」(原形)及其變異形式如「包含」(單數)或「包含」(動名詞)，應被了解其意味著包含了所陳述的構成成份、步驟、操作、及/或元件，而非任何其他構成成份、步驟、操作及/或元件的排除。
請參照第1圖，依據本發明一實施範例之阻劑100覆蓋形成於一基板10之一外部層的一接墊(pad)層11，且具有一穿孔(via hole)100a暴露出接墊層11之一上表面的一部分。
為了清楚說明本發明之主要特徵元件，第1圖簡易地顯示基板10的結構。然而，基板10也可以是具有各種形式的基板10，如具有電路線路包含於其中但僅形成於隔離層之一面的單面(single side)基板、具有電路線路形成於其兩面的雙面基板10、及具有電路線路形成如多層的多層(multi-layer)基板10。再者，雖未繪示，基板10的外部層除了接墊層11外，可被提供一外部層電路線路。
依據本發明實施範例之阻劑係裝配(configure)在一形式，於此形式中，多個阻劑層係被壓合，且各阻劑層被提供具 有一預設直徑的一開口元件，從而暴露接墊層11之一上表面的一部分。
詳細地說，形成在對應之阻劑層中的開口元件的直徑，係小於壓合在對應之阻劑層的上表面的開口元件之直徑。
舉例來說，如第1圖所示，假設阻劑100裝配有(configure of)兩個阻劑層，亦即一第一阻劑層110及壓合在第一阻劑層110上部位的一第二阻劑層120，形成在第一阻劑層110的一開口元件110a的直徑係小於形成在第二阻劑層120的一開口元件120a的直徑。
相仿地，假設阻劑100係裝配有三個阻劑層，形成在最底阻劑層的一開口元件具有最小直徑，形成在中間阻劑層的一開口元件的直徑大於最小直徑，而形成在最頂阻劑層的開口元件具有最大直徑。
於此架構下，對應的開口元件110a及120a具有一中心，設置在相同的垂直線上。因此，依據本發明實施範例藉由開口元件110a及120a形成之穿孔100a的兩側壁具有梯狀(step shape)、且具有朝向其低部位而變愈小的直徑。結果，當圓形銲球係被配置穿過穿孔100a時，依據本發明實施範例之阻劑100具有較多貼附於圓形銲球較底部位的表面，從而增加與銲球的貼附力。
此處，形成在對應之該些阻劑層110與120上的該些開口元件110a與120a的直徑係較佳地0.6至0.8倍於形成在對 應之該些阻劑層110與120的上表面的該些阻劑層的該些開口元件的直徑。
舉例來說，形成在第一阻劑層110的開口元件111a的直徑d1可以是0.6至0.8倍於形成在第二阻劑層120的開口元件120a。在一例子中，阻劑10係裝配有三個阻劑層，形成在最底阻劑層的開口元件的直徑可以是0.6至0.8倍於形成在中間層的開口元件的直徑，而形成在中間層的開口元件的直徑可是以0.6至0.8倍於形成在最頂阻劑層的開口元件的直徑。
在一例子中，形成在較底阻劑層的開口元件的直徑係太小或太大，依據本發明實施範例的阻劑100具有相似於直角形狀的穿孔100a之側壁，致使與圓形銲球的貼附表面愈來愈小。因此，較佳地，形成在對應之阻劑層110與120的開口元件110a與120a之直徑的適當值介於上述的數值範圍中。
然而，具有通常知識常應可知悉，由於數值範圍係用於限制能實現本發明效果的最佳值的範圍，偏離本發明之目的之些微落於上述數值範圍外的數值範圍也是可允許的。
此時，如第2圖所示，依據以下將說明之開口元件的製造方法，開口元件110a與120a可具有傾斜狀(inclined shape)的側壁。於此例中，由於銲球具有圓形，開口元件具有直徑愈朝其底部愈窄的錐形(tapered shape)，以增加與銲球底部的貼附表面。
再者，對應的阻劑層110與120可藉由固化(cure) 一液態阻劑而被形成、或可以是一乾態(dry-state)阻劑膜。
此處，依據本發明一實施範例的阻劑100之製造方法將被說明。
第3圖至第6圖依序繪示依照本發明實施範例之阻劑製造方法的步驟圖。依據本發明實施範例之阻劑100的製造方法，首先形成第一阻劑層110在基板10上，基板10具有接墊層11形成在其外部層上。
此處，第一阻劑層110可藉由以下而被形成：使用擠壓(squeeze)方法施加液態阻劑在基板10上、預固(precure)液態阻劑、執行後續步驟，更精確地，處理開口元件在第二阻劑層的步驟、然後再後固化(post-cure)液態阻劑。
由於基板的外部層具有接墊層以及形成於其上的外部層電路線路，依據一般形成阻劑的方法所形成的阻劑的表面，會因接墊層與外部層電路線路的厚度而具有不均勻的突起-凹陷(prominence-depression)元件。
然而，如上所述，在擠壓方法的一例子中，亦即在一例子中，液態阻劑係被施壓且藉由擠壓而被移動從而被移動在基板10上，平坦表面、且無厚度偏差(deviation)的第一阻劑層110可被獲得。因此，第一阻劑層110與藉由後續步驟製成的第二阻劑層120之間的貼附可進一步被改善。
之後，開口元件110a具有預設直徑d1，且暴露接墊層11之上表面的一部分，開口元件110a係藉由一般光微影 (Photolithography)而被形成如第4圖所示，亦即，藉由允許一具有預設圖案(例如是底片(artwork)膜、玻璃遮罩、或類似物)的遮罩接近第一阻劑層110，然後輻射紫外光(ultraviolet,UV)於其上(曝光(expose)步驟)，並使用顯影機(developer)移除固化部分(光線未輻射到的部分)(顯影步驟)。
替代地，開口元件110a可使用各種雷射方法而被形成，例如是準分子雷射(Excimer Laser)、YAG雷射、CO2雷射、或類似方式。於此例中，開口元件因雷射製程的特性而具有直徑愈朝其底部愈窄之錐狀的側壁。
再者，作為第一阻劑層110之另一形成方法，乾態阻劑膜的貼附方法係被使用，亦即基板10上的乾膜係被使用。在乾膜的例子中，乾膜係包含基底膜層(base film layer)(聚酯纖維(polyester)或聚乙烯(polyethylene))以及貼附至基底膜層的阻劑層，第一阻劑層110可以藉由首先使用壓合滾輪以熱和壓力貼附阻劑層表面在基板10上再移除基底膜而被形成。
如上所述，在一例子中，在第一阻劑層110中之具有預設直徑d1的開口元件110a係被處理(process)，第二阻劑層120係形成在第一阻劑層110上，如第5圖所示。第二阻劑層120可藉由擠壓方法施加液態阻劑在基板10或貼附乾膜而被形成，相仿於第一阻劑層110。
然而，在一例子中，液態阻劑係藉由刮器(Squeegee)而被移動，形成在第一阻劑層110的開口元件110a也可被液態阻 劑所填入。因此，當使用雷射方法形成開口元件在第二阻劑層120時，由於填入開口元件110a的阻劑也需要被處理，故較佳地可使用貼附乾態阻劑膜的方法來形成第二阻劑層120，亦即在基板10上的乾膜。然而，當使用光微影製程時，填入開口元件110a的液態阻劑係被固化，從而使得更容易被顯影器移除。
如上所述，在一例子中，第二阻劑層120係被形成，開口元件120a係使用如上所述之光顯影製程或雷射製程而被形成在第二阻劑層120的預設位置，以使依據本發明實施範例之阻劑100可被完成。
於此例中，形成在第二阻劑層120的開口元件120a係被形成而具有之直徑d2，直徑d2係寬於形成在第一阻劑層110的開口元件110a的直徑d1，形成在第一阻劑層110的開口元件110a的中心與第二阻劑層120的開口元件120a的中心係設置在相同的垂直線上。
因此，依據本發明實施範例之阻劑100具有穿孔100a，穿孔100a具有梯狀的兩側壁、且具有朝向其低部位而變愈小的直徑，藉以具有較多貼附於圓形銲球較低部位的表面，從而增加與銲球的貼附力。
依據本發明實施範例，銲球所配置的穿孔具有梯狀的兩側壁、且具有朝向其低部位而變愈小的直徑，藉以具有較多貼附於圓形銲球較低部位的表面，從而增加基板與銲球之間的貼附力。
再者，依據本發明實施範例的阻劑係藉由逐步的阻劑層的壓合而被形成，而阻劑層係藉由擠壓方式而被形成，從而使得更加改善阻劑層之間的貼附成為可能。
再者，開口元件的處理工作係針對對應的阻劑層而被執行，這些對應的阻劑層係被壓合以調整待被移除的阻劑層的厚度，藉以降低曝光量，從而使得避免如側蝕(Undercut)的缺陷與形成具有較精準形狀的穿孔成為可能。
上述詳細說明已闡明本發明。雖本發明實施範例已被說明，本發明也已使用於各種其他組合、變化、以及環境。換言之，本發明可在說明書揭露的發明概念範圍內、揭露內容的等效範圍及/或本發明相關之此領域技術或知識的範圍中，予以改變或修改。上述之實施範例已被提供以解釋用來實現本發明的最佳狀態。因此，這些可被用來實現在與本發明相關之領域在使用如本發明的其他發明所知悉的其他狀態，也可在本發明的詳細應用領域與使用所需的各種形式作修改。因此，需知本發明並不限制在所揭露的實施例。需知其他實施例也涵蓋在後附之申請專利範圍與精神。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧基板
11‧‧‧接墊層
100‧‧‧阻劑
100a‧‧‧穿孔
110‧‧‧第一阻劑層
110a、120a‧‧‧開口元件
120‧‧‧第二阻劑層
d1、d2‧‧‧直徑

Claims (12)

  1. 一種阻劑(resist)，覆蓋形成於一基板之一外部層的一接墊(pad)層，且具有一穿孔(via hole)形成於其中以暴露出該接墊層之一上表面的一部分，其中，該阻劑具有一形式，於該形式中，多個阻劑層係壓合(laminate)為一多層(multi-layer)，各該阻劑層具有開口元件形成於其中，形成在對應之該些阻劑層上的開口元件之直徑係小於壓合在對應之該些阻劑層的上表面的阻劑層的開口元件之直徑。
  2. 如申請專利範圍第1項所述之阻劑，其中形成在對應之該些阻劑層上的該些開口元件具有設置在相同的垂直線上之一中心。
  3. 如申請專利範圍第1項所述之阻劑，其中形成在對應之該些阻劑層上的該些開口元件的直徑係0.6至0.8倍於位在對應之該些阻劑層的上表面的該些阻劑層的該些開口元件的直徑。
  4. 如申請專利範圍第1項所述之阻劑，其中形成在對應之該阻劑層上的該些開口元件具有傾斜狀(inclined shape)的側壁。
  5. 如申請專利範圍第1項所述之阻劑，其中對應之該些阻劑層係藉由固化(cure)一液態阻劑而被形成、或係一乾態(dry-state)阻劑膜。
  6. 一種阻劑，覆蓋形成於一基板之一外部層的一接墊層，且具有一穿孔形成於其中以暴露出該接墊層之一上表面的一部分， 其中該阻劑包括：一第一阻劑層，具有一開口元件，該第一阻劑層的該開口元件具有一預設直徑d1形成於其中，且暴露該接墊層的該上表面的該部分；以及一第二阻劑層，貼附至該第一阻劑層的一上表面且具有一開口元件，該第二阻劑層的該開口元件具有一直徑d2，該直徑d2大於該直徑d1。
  7. 如申請專利範圍第6項所述之阻劑，其中形成在該些第一及第二阻劑層上的該些開口元件具有一中心，該中心設置在相同的垂直線上，且形成在該第一阻劑層上的該開口元件的直徑係0.6至0.8倍於形成在該第二阻劑層上的該開口元件的直徑。
  8. 一種阻劑製造方法，包括：形成一第一阻劑層於一基板上，該基板具有一接墊層形成在該基板之一外部層上；處理在該第一阻劑層的一預設位置上之具有一預設直徑d1之一開口元件；形成一第二阻劑層於該第一阻劑層上；以及處理在該第二阻劑層的一預設位置上之具有一直徑d2之一開口元件，該直徑d2係大於形成在該第一阻劑層之該開口元件的該直徑d1。
  9. 如申請專利範圍第8項所述之方法，其中該第一及該第二阻劑層係藉由使用擠壓(squeeze)方法施加一液態阻劑在該基板上 並固化該液態阻劑而被形成。
  10. 如申請專利範圍第8項所述之方法，其中該第一及該第二阻劑層係藉由貼附一乾態阻劑膜在該基板上而被形成。
  11. 如申請專利範圍第8項所述之方法，其中該開口元件係藉由允許一遮罩(mask)接近(be close onto)該第一阻劑層或該第二阻劑層、並選擇性地曝光(expose)及顯影(develop)該第一阻劑層或該第二阻劑層而被形成。
  12. 如申請專利範圍第8項所述之方法，其中該開口元件係藉由一雷射處理而被形成。
TW102137612A 2012-11-28 2013-10-18 印刷電路板及其製造方法 TWI613076B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2012-0136402 2012-11-28
KR1020120136402A KR20140068653A (ko) 2012-11-28 2012-11-28 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
TW201425028A true TW201425028A (zh) 2014-07-01
TWI613076B TWI613076B (zh) 2018-02-01

Family

ID=51028734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137612A TWI613076B (zh) 2012-11-28 2013-10-18 印刷電路板及其製造方法

Country Status (3)

Country Link
JP (1) JP2014107560A (zh)
KR (1) KR20140068653A (zh)
TW (1) TWI613076B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676206A (zh) * 2019-09-24 2020-01-10 浙江集迈科微电子有限公司 一种基于键合工艺制备超厚胶膜的制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI606565B (zh) * 2016-08-31 2017-11-21 金寶電子工業股份有限公司 封裝結構及其製作方法
JP7014744B2 (ja) * 2019-01-15 2022-02-01 株式会社京写 プリント配線板の製造方法
CN115135020A (zh) 2021-03-25 2022-09-30 庆鼎精密电子（淮安）有限公司 曝光***、电路板及其制备方法、背光板及显示装置
CN117059583B (zh) * 2023-10-12 2024-01-09 江苏芯德半导体科技有限公司 一种具有异质胶材的晶圆级扇出型封装结构及其封装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882202A (en) * 1985-08-29 1989-11-21 Techno Instruments Investments 1983 Ltd. Use of immersion tin and tin alloys as a bonding medium for multilayer circuits
JP2691347B2 (ja) * 1988-04-03 1997-12-17 日本合成化学工業株式会社 感光性樹脂の製造方法および感光性樹脂組成物
US5889655A (en) * 1997-11-26 1999-03-30 Intel Corporation Integrated circuit package substrate with stepped solder mask openings
JP2001298117A (ja) * 2000-04-14 2001-10-26 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
JP2002344121A (ja) * 2001-05-14 2002-11-29 Victor Co Of Japan Ltd プリント配線基板
JP4669703B2 (ja) * 2005-01-19 2011-04-13 イビデン株式会社 プリント配線板及びその製法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP2007329299A (ja) * 2006-06-08 2007-12-20 Cmk Corp スキージとそれを用いたダイレクトスキージ装置及びプリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676206A (zh) * 2019-09-24 2020-01-10 浙江集迈科微电子有限公司 一种基于键合工艺制备超厚胶膜的制作方法

Also Published As

Publication number Publication date
TWI613076B (zh) 2018-02-01
JP2014107560A (ja) 2014-06-09
KR20140068653A (ko) 2014-06-09

Similar Documents

Publication Publication Date Title
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
TWI613076B (zh) 印刷電路板及其製造方法
TWI530238B (zh) 晶片封裝基板及其製作方法
TWI536889B (zh) 電路板塞孔製作方法及電路板
TWI463931B (zh) 電路板及其製作方法
TWI549235B (zh) 封裝結構及其製法與定位構形
TWI501369B (zh) 銲料安裝基板及其製造方法，以及半導體裝置
JP2009231657A (ja) 半導体装置およびその製造方法
TWI531291B (zh) 承載板及其製作方法
JP2001251042A (ja) プリント基板のランド形成方法
TWI574592B (zh) 電路板及電路板之製造方法
TWI530240B (zh) 電路板及其製作方法
TWI771534B (zh) 佈線板及其製造方法
TWI752202B (zh) 貼附有支撐體的印刷電路板及該印刷電路板的製造方法
JP3860713B2 (ja) 配線基板およびこれを用いた電子装置
JP2007123578A (ja) 半導体装置及びその製造方法
JP2011211072A (ja) プリント配線板およびプリント配線板の作製方法
TWI449147B (zh) 內埋元件之多層基板的製造方法
TW201735755A (zh) 軟性電路板及其製作方法
TWI566331B (zh) 封裝模組及其基板結構
JP6121934B2 (ja) 配線基板の製造方法
TWI679926B (zh) 基板結構及其製作方法
TWI650050B (zh) Multilayer circuit board and manufacturing method thereof
JP6259045B2 (ja) 配線基板の製造方法
JP2016103580A (ja) 配線板