JP2007123578A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007123578A JP2007123578A JP2005314194A JP2005314194A JP2007123578A JP 2007123578 A JP2007123578 A JP 2007123578A JP 2005314194 A JP2005314194 A JP 2005314194A JP 2005314194 A JP2005314194 A JP 2005314194A JP 2007123578 A JP2007123578 A JP 2007123578A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- conductive portion
- semiconductor device
- resin
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】一面に電極3が設けられた半導体基板2の上面に絶縁樹脂4aを塗布し、凹凸を有するモールド型(不図示)をその塗布面に押し付け、そのまま絶縁樹脂4aに露光処理を施すことにより絶縁樹脂4aを硬化させ、開口部5を有する絶縁樹脂層4を形成する。また、開口部5を介して前記電極3と電気的に接続される導電部6を形成する。また、絶縁樹脂層4及び導電部6を覆うように封止樹脂7aを塗布し、再度モールド型(不図示)をその塗布面に押し付け、そのまま封止樹脂7aに露光処理を施すことにより封止樹脂7aを硬化させ、開口部8を有する封止樹脂層7を形成する。そして、開口部8に回路基板に実装するための半田バンプ9を設けることにより半導体装置1とする。
【選択図】図1
Description
そして、ウェハレベルパッケージは、ウェハのデバイス回路側の面にパッケージ部材を積層した後に、ダイシング工程により個片化され、ウェハ上に形成された半導体パッケージの端子を用いて回路基板上に実装されることで電子機器に使用される。
さらに、樹脂層の多層化には材料間の接着性が重要であり、樹脂層の表面にそりやうねりのような起伏段差があると、三層、四層といった多層化が困難となる。
また、本発明は、熱処理に伴う煩わしい工程が不要であり、多層プリント配線板への適用が可能な半導体装置の製造方法を得ることを目的とする。
図1は、本発明の半導体装置の一例を示す断面図である。
図1に示すように、本実施形態における半導体装置1は、半導体基板2と、前記半導体基板2の上面に設けられた絶縁樹脂層4と、前記絶縁樹脂層4の上面に設けられた導電部6と、前記導電部6の上面に設けられた封止樹脂層7と、を少なくとも備えている。本実施形態の場合、図で示す下側(半導体基板2側)の樹脂層である前記絶縁樹脂層4が第1の樹脂層となり、同上側の樹脂層である前記封止樹脂層7が第2の樹脂層となる。
また、前記開口部5は、その上方から見て任意の形状をなすものとすることができ、その側面は傾斜が急峻となっている。これにより、電極が十分に露出されたものとなる。
また、前記絶縁樹脂層4の上面は平坦である。これにより、その上に積層される樹脂のパターン精度を向上させ、優れた電気的接続を備えたものとすることができる。
また、前記開口部8は、その上方から見て任意の形状をなすとともに、その側面は傾斜が急峻となっている。これにより、開口部の大きさが精度良く調整され、優れた電気的接続が確実に達成されるものとなる。
また、前記封止樹脂層7の上面もまた平坦である。これにより、その上に積層される樹脂のパターン精度を向上させることができ、容易に多層化構造とすることができる。
図2及び図3は、緩衝層としての絶縁樹脂層4が一層である場合の半導体装置の製造方法の一例を工程順に示す模式的断面図である。
図2に示すように、まず、半導体基板2を用意する[図2(a)参照]。この半導体基板2としては、例えば、表面に電極3やパッシベーション膜(図示せず)が形成された半導体ウェハがある。
次いで、半導体基板2の上面を覆うように全体的に、絶縁樹脂4aを塗布する[図2(b)参照]。絶縁樹脂4aは、例えばポリイミド系、エポキシ系又はシリコーン系の液状樹脂からなり、塗布する厚さは、例えば2〜200μm程度である。また、絶縁樹脂4aに使われる材料は感光性をもち、露光することにより硬化する。
続いて、前記モールド型10を押し付けたまま前記絶縁樹脂4aに露光光を当てることにより露光して絶縁樹脂4aを硬化させ、前記絶縁樹脂4aからなる凸部領域と、前記電極3を露出させるための凹部領域とを形成する[図2(d)参照]。
次いで、封止樹脂7aの塗布後、凹凸を有する前記モールド型10の凹凸面10aを前記封止樹脂7aの塗布面に押し付ける[図3(c)参照]。
その後、前記モールド型10を外して、前記凹部領域による開口部8と、前記凸部領域による封止樹脂層7を形成する[図3(e)参照]。この開口部8の側面もまた傾斜が急峻であり、その形状及び大きさはモールド型10によって精度良く調整されたものとなっている。このようにモールド型10による押し付けと露光が同時期に行われるため、開口部8が型崩れすることなく所定の形状の凸部領域を形成することができる。
なお、封止樹脂層7の形成後、半田バンプ9を設け、これを所定の寸法にダイシングすることにより、パッケージ化された半導体チップを得ることができる。
また、本発明による半導体装置の製造方法は、熱処理に伴う煩わしい工程が不要であるので、容易に上記半導体装置を製造することができる。
以下、本発明の他の実施形態について説明する。なお、後述する実施形態においては、上記実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
図4に示すように、本実施形態における半導体装置11は、半導体基板2と、前記半導体基板2の上面に設けられた緩衝層としての第一絶縁樹脂層4Aと、前記第一絶縁樹脂層4Aの上面に設けられた第一導電部6Aと、前記第一導電部6Aの上面に設けられた緩衝層としての第二絶縁樹脂層4Bと、前記第二絶縁樹脂層4Bの上面に設けられた第二導電部6Bと、前記第二導電部6Bの上面に設けられた封止樹脂層7と、を少なくとも備えている。本実施形態の場合、図で示す下側(半導体基板2側)の樹脂層である前記第一絶縁樹脂層4Aが第1の樹脂層となり、同中間の樹脂層である前記第二絶縁樹脂層4B、及び同上側の樹脂層である前記封止樹脂層7が第2の樹脂層となる。
第一導電部6Aは、前記第一絶縁樹脂層4Aの一部を覆うように設けられ、前記開口部5Aを介して前記電極3と電気的に接続された配線層である。
また、第二絶縁樹脂層4Bは、前記第一絶縁樹脂層4Aおよび前記第一導電部6Aを覆い、該第一導電部6Aと整合する位置に開口部5Bを有する。
第二導電部6Bは、前記第二絶縁樹脂層4Bの一部を覆うように設けられ、前記開口部5Bを介して前記第一導電部6Aと電気的に接続された配線層である。
封止樹脂層7は、前記第二絶縁樹脂層4Bおよび前記第二導電部6Bを覆い、該第二導電部6Bと整合する位置に開口部8を有する。
図5は、本半導体装置の第三の実施形態の一例を示す断面図である。
図5に示すように、本実施形態における半導体装置21は、半導体基板2と、前記半導体基板2の上面に設けられた緩衝層としての第一絶縁樹脂層4Aと、前記第一絶縁樹脂層4Aの上面に設けられた第一導電部6Aと、前記第一導電部6Aの上面に設けられた緩衝層としての第二絶縁樹脂層4Bと、前記第二絶縁樹脂層4Bの上面に設けられた第二導電部6Bと、前記第二導電部6Bの上面に設けられた緩衝層としての第三絶縁樹脂層4Cと、前記第三絶縁樹脂層4Cの上面に設けられた第三導電部6Cと、前記第三導電部6Cの上面に設けられた緩衝層としての第四絶縁樹脂層4Dと、前記第四絶縁樹脂層4Dの上面に設けられた第四導電部6Dと、前記第四導電部6Dの上面に設けられた封止樹脂層7と、を少なくとも備えている。すなわち、本実施形態の場合、導電部と樹脂層との積層回数が4であり、図で示す最下層(半導体基板2側)の樹脂層である前記第一絶縁樹脂層4Aが第1の樹脂層となり、図で示すその上に有する前記第二絶縁樹脂層4B、前記第三絶縁樹脂層4C、前記第四絶縁樹脂層4D、及び前記封止樹脂層7の4層が第2の樹脂層となる。
第一導電部6Aは、前記第一絶縁樹脂層4Aの一部を覆うように設けられ、前記開口部5Aを介して前記電極3と電気的に接続された配線層である。
また、第二絶縁樹脂層4Bは、前記第一絶縁樹脂層4Aおよび前記第一導電部6Aを覆い、該第一導電部6Aと整合する位置に開口部5Bを有する。
第二導電部6Bは、前記第二絶縁樹脂層4Bの一部を覆うように設けられ、前記開口部5Bを介して前記第一導電部6Aと電気的に接続された配線層である。
第三導電部6Cは、前記第三絶縁樹脂層4Cの一部を覆うように設けられ、前記開口部5Cを介して前記第二導電部6Bと電気的に接続された配線層である。
また、第四絶縁樹脂層4Dは、前記第三絶縁樹脂層4Cおよび前記第三導電部6Cを覆い、該第三導電部6Cと整合する位置に開口部5Dを有する。
第四導電部6Dは、前記第四絶縁樹脂層4Dの一部を覆うように設けられ、前記開口部5Dを介して前記第三導電部6Cと電気的に接続された配線層である。
封止樹脂層7は、前記第四絶縁樹脂層4Dおよび前記第四導電部6Dを覆い、該第四導電部6Dと整合する位置に開口部8を有する。
なお、図5には、厚さ方向において、開口部8がほぼ同一の位置において重なる例を示したが、本発明はこれに限定されるものではない。例えば、開口部8が厚さ方向において、部分的に重なったり、あるいは全く重ならない構成としてもよい。
図6に示すように、本実施形態における半導体装置31は、半導体基板2と、前記半導体基板2の上面に設けられた緩衝層としての第一絶縁樹脂層4Aと、前記第一絶縁樹脂層4Aの上面に設けられた第一導電部6Aと、前記第一導電部6Aの上面に設けられた緩衝層としての第二絶縁樹脂層4Bと、を少なくとも備え、本実施形態の場合、前記第二絶縁樹脂層4Bの上面に凸部14を有する。そして、その後前記第二絶縁樹脂層4Bの上面に第二導電部6Bが設けられ、前記第二導電部6Bの上面に封止樹脂層7が設けられる。
この凸部14は、図1に示す第一の実施形態に係る半導体装置において開口部を形成するのと同様に、前記開口部5Bを形成するモールド型の押し付けによって前記第二絶縁樹脂層4Bと同時に形成される。これにより、第二絶縁樹脂層4B及び開口部5Bの形成と同時に、凸部14の形成が行われるため、工程が簡素化されたものとなる。
Claims (9)
- 一面に電極が設けられた半導体基板と、
該半導体基板の一面を覆うように設けられ、前記電極と整合する位置に第1の開口部を有する第1の樹脂層と、
該第1の樹脂層の一部を覆うように設けられ、前記第1の開口部を介して前記電極と電気的に接続された導電部と、
前記第1の樹脂層および前記導電部を覆い、該導電部と整合する位置に第2の開口部を有する第2の樹脂層と、を少なくとも備えた半導体装置であって、
前記第1の樹脂層に配された第1の開口部は、その上方から見て任意の形状をなすとともに、その側面は傾斜が急峻であり、かつ、前記第1の樹脂層の上面は平坦である、
ことを特徴とする半導体装置。 - 少なくとも前記導電部を覆う前記第2の樹脂層の上面が平坦であることを特徴とする請求項1に記載の半導体装置。
- 前記導電部と前記第2の樹脂層が交互に積層してなり、少なくとも積層回数が2以上であることを特徴とする請求項1または2に記載の半導体装置。
- 前記第2の樹脂層は、その上面にあって前記導電部が設けられていない領域に凸部を有していることを特徴とする請求項3に記載の半導体装置。
- 前記第2の樹脂層は、感光性樹脂からなることを特徴とする請求項1乃至4の何れか一項に記載の半導体装置。
- 一面に電極が設けられた半導体基板と、
該半導体基板の一面を覆うように設けられ、前記電極と整合する位置に第1の開口部を有する第1の樹脂層と、
該第1の樹脂層の一部を覆うように設けられ、前記第1の開口部を介して前記電極と電気的に接続された導電部と、
前記第1の樹脂層および前記導電部を覆い、該導電部と整合する位置に第2の開口部を有する第2の樹脂層と、を少なくとも備えた半導体装置の製造方法であって、
一面に電極が設けられた半導体基板の前記一面を覆うように第1の樹脂を塗布する工程Aと、
前記第1の樹脂の塗布後、凹凸を有するモールド型の凹凸面を前記第1の樹脂塗布面に押し付け、前記第1の樹脂からなる凸部領域と、前記電極を露出させるための凹部領域とを形成する工程Bと、
前記モールド型を押し付けたまま前記第1の樹脂を硬化させ、前記凹部領域による第1の開口部と、前記凸部領域による第1の樹脂層を形成する工程Cと、
を少なくとも具備したことを特徴とする半導体装置の製造方法。 - 前記工程Cに続き、
前記第1の樹脂層の一部を覆うように、前記第1の開口部を介して前記電極と電気的に接続される導電部を形成する工程Dと、
前記第1の樹脂層および前記導電部を覆うように第2の樹脂を塗布する工程Eと、
前記第2の樹脂の塗布後、凹凸を有するモールド型の凹凸面を前記第2の樹脂塗布面に押し付け、前記第2の樹脂からなる凸部領域と、前記導電部の一部を露出させるための凹部領域とを形成する工程Fと、
前記モールド型を押し付けたまま前記第2の樹脂を硬化させ、前記凹部領域による第2の開口部と、前記凸部領域による第2の樹脂層を形成する工程Gと、
を少なくとも具備したことを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記第2の樹脂層はその上面にあって前記導電部が設けられていない領域に凸部を有し、該凸部は、前記モールド型の押し付けによって前記第2の樹脂層と同時に形成されることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記モールド型が押し付けられる前記樹脂は感光性樹脂からなり、露光によって硬化されることを特徴とする請求項6乃至8の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005314194A JP2007123578A (ja) | 2005-10-28 | 2005-10-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005314194A JP2007123578A (ja) | 2005-10-28 | 2005-10-28 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010204820A Division JP2010278477A (ja) | 2010-09-13 | 2010-09-13 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007123578A true JP2007123578A (ja) | 2007-05-17 |
Family
ID=38147089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005314194A Pending JP2007123578A (ja) | 2005-10-28 | 2005-10-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007123578A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305828A (ja) * | 2007-06-05 | 2008-12-18 | Fujitsu Ten Ltd | 高周波回路装置、及びレーダ装置 |
JP2014187339A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187338A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187337A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005158929A (ja) * | 2003-11-25 | 2005-06-16 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-10-28 JP JP2005314194A patent/JP2007123578A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005158929A (ja) * | 2003-11-25 | 2005-06-16 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305828A (ja) * | 2007-06-05 | 2008-12-18 | Fujitsu Ten Ltd | 高周波回路装置、及びレーダ装置 |
JP4522435B2 (ja) * | 2007-06-05 | 2010-08-11 | 富士通テン株式会社 | 高周波回路装置、及びレーダ装置 |
JP2014187339A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187338A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187337A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI381785B (zh) | 佈線板及其製造方法,暨半導體封裝及其製造方法 | |
KR101071761B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100792352B1 (ko) | 패키지 온 패키지의 바텀기판 및 그 제조방법 | |
TWI415542B (zh) | A printed wiring board, and a printed wiring board | |
JP4769022B2 (ja) | 配線基板およびその製造方法 | |
JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
JP4950693B2 (ja) | 電子部品内蔵型配線基板及びその実装部品 | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
JP2004247706A (ja) | 電子部品実装構造及びその製造方法 | |
US9935053B2 (en) | Electronic component integrated substrate | |
JP2008112995A (ja) | 回路基板及びその製造方法 | |
US7839650B2 (en) | Circuit board structure having embedded capacitor and fabrication method thereof | |
US20090309231A1 (en) | Semiconductor device and method of manufacturing the same | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP5734624B2 (ja) | 半導体パッケージの製造方法 | |
TW201208510A (en) | Circuit board with anchored underfill | |
JP2007123578A (ja) | 半導体装置及びその製造方法 | |
JP2007317857A (ja) | 半導体装置及びその製造方法 | |
TWI420610B (zh) | 半導體裝置及其製造方法 | |
JP2010109181A (ja) | 半導体装置内蔵基板の製造方法 | |
JP6533066B2 (ja) | 電子装置 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP5075424B2 (ja) | 電子部品内蔵型配線基板の製造方法 | |
JP2002231765A (ja) | 半導体装置 | |
US10818584B2 (en) | Package substrate and package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |