TW201413950A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201413950A
TW201413950A TW102126661A TW102126661A TW201413950A TW 201413950 A TW201413950 A TW 201413950A TW 102126661 A TW102126661 A TW 102126661A TW 102126661 A TW102126661 A TW 102126661A TW 201413950 A TW201413950 A TW 201413950A
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
electron transport
gan
transport layer
electrode
Prior art date
Application number
TW102126661A
Other languages
English (en)
Other versions
TWI509797B (zh
Inventor
Lei Zhu
Naoya Okamoto
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201413950A publication Critical patent/TW201413950A/zh
Application granted granted Critical
Publication of TWI509797B publication Critical patent/TWI509797B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種化合物半導體裝置包括：一電子輸送層，係由一化合物半導體形成；及一電極，係形成為覆蓋在該電子輸送層上方且一絕緣膜設置在該電子輸送層與該電極之間，其中在該電極下方之該電子輸送層之部份係形成為使得具有一第一極面之一第一化合物半導體及具有一第二極面之一第二化合物半導體交替地配置，且在該第一極面中之極化電荷具有與在該第二極面之中之極化電荷相反的極性。

Description

化合物半導體裝置及其製造方法 領域
在此說明之實施例係有關於一種化合物半導體裝置及其製造方法。
背景
由於氮化物半導體具有例如展現高飽和電子速度及一寬能帶間隙之特性，已依據該等特性之利用研究應用氮化物半導體於具有高崩潰電壓及高功率之半導體裝置。例如，一氮化物半導體之GaN之能帶間隙係3.4eV且大於Si(1.1eV)之能帶間隙及GaAs(1.4eV)之能帶間隙；因此，GaN具有大擊穿電場強度。因此GaN係用於在高電壓下操作且輸出高功率之功率半導體裝置的一高實際材料。
目前已有使用氮化物半導體之半導體裝置，例如場效電晶體，特別是高電子遷移率電晶體(HEMT)的報告。例如，在使用GaN之HEMT(GaN-HEMT)中，使用GaN作為一電子傳輸層及使用AlGaN作為一電子供應層之AlGaN/GaN-HEMT正受到注意。
在該AlGaN/GaN-HEMT中，由於在GaN與AlGaN 之間晶格常數之差在AlGaN中產生應變。該應變造成壓電極化，且在AlGaN與GaN之間之該壓電極化及該自發極化差產生高濃度二維電子氣體(2DEG)。因此，預期該AlGaN/GaN-HEMT可應用於高效率開關元件及具有高崩潰電壓之電力裝置且使用於，例如，電動車輛。
習知技術係揭露在日本公開專利第2010-263011號公報；O.Ambacher,J.Smart,J.R.Shealy,N.G.Weimann,K.Chu,M.Murphy,W.J.Schaff,L.F.Eastman,R.Dimitrov,L.Wittmer,M.Stutzmann,W.Rieger,and J.Hilsenbeck,Journal of Applied Physics,85,3222,1999；及K.Matocha,T.P.Chow,and R.J.Gutmann,IEEE ELECTRON DEVICE LETTERS,VOL.23,p79,2002中。
在一AlGaN/GaN-HEMT中，多數電子存在一通道中，且因此即使在未施加一閘極電壓之狀態下電流亦會流動；換言之，這現象係在一正常開模式下操作。為了中斷這電流，於一閘極電極施加一負電壓。為了使用GaN-HEMT作為具有高崩潰電壓之電力裝置，就防止故障而言，GaN-HEMT必須在未施加一閘極電壓之狀態下電流不在通道中流動之正常關模式下操作。
一金屬氧化物半導體(MOS)GaN-HEMT已發展成可在一正常關模式下操作；詳而言之，GaN層係供一電子輸送層使用，且一閘極電極係形成在該電子輸送層上方且一閘極絕緣膜設置於該閘極電極與該電子輸送層之間。在GaN-HEMT中，通常使用GaN層形成一電子輸送層，且 該電子輸送層之一表面係該c-平面(0001)之Ga面。在這情形下，在與該閘極絕緣膜之該電子輸送層之界面附近產生多數。
該等自發極化電荷隨溫度增加而明顯地變化。具有與一臨界電壓相關之高溫的問題。
圖顯示現有GaN-MOS二極體之一例，且圖1B顯示在一平帶電壓與溫度間之關係(測量之Vfb)及在現有GaN-HEMT之例子中之一理論曲線(理想之Vfb)。由圖1A可清楚看見，C-V曲線隨著溫度增加而移動至右側。這表示負自發極化電荷隨著溫度增加而增加。如圖1B所示，雖然平帶電壓理論上非常弱，但是負自發極化電荷之溫度相關明顯地增加一平帶電壓之溫度相關，這是有問題的。
概要
在此說明之實施例提供一種可大幅減少一臨界電壓及平帶電壓之溫度相關，結果一臨界電壓及一平帶電壓非常穩定且在一正常關模式下具有一高信賴性及高耐受電壓的化合物半導體裝置。
在此說明之實施例亦提供一種用以製造該化合物半導體裝置之方法。
依據本發明之一態樣，一種化合物半導體裝置包括：一電子輸送層，係由一化合物半導體形成；及一電極，係形成為覆蓋在該電子輸送層上方且一絕緣膜設置在該電子輸送層與該電極之間，其中在該電極下方之該電子輸送 層之部份係形成為使得具有一第一極面之一第一化合物半導體及具有一第二極面之一第二化合物半導體交替地配置，且在該第一極面中之極化電荷具有與在該第二極面之中之極化電荷相反的極性。
1‧‧‧Si基材
2‧‧‧緩衝層
2a,2b,2c,2d‧‧‧溝槽
3‧‧‧電子輸送層
3a‧‧‧Ga面GaN層
3b‧‧‧N面GaN層
4‧‧‧閘極絕緣膜
5a,5b‧‧‧雜質擴散層
6‧‧‧源極電極
7‧‧‧汲極電極
8‧‧‧閘極電極
9‧‧‧保護膜
10‧‧‧分層化合物半導體裝置
11‧‧‧一次電路
12‧‧‧二次電路
13‧‧‧變壓器
14‧‧‧交流電源
15‧‧‧橋式整流電路
16a,16b,16c,16d,16e‧‧‧開關元件
17a,17b,17c‧‧‧開關元件
21‧‧‧數位預失真電路
22a,22b‧‧‧混合器
23‧‧‧功率放大器
A1‧‧‧方向(交替方向)
A2‧‧‧方向
L‧‧‧寬度
圖1A與1B顯示一現有GaN-MOS二極體之特性；圖2A至2C係示意橫截面圖，依序顯示用以製造依據一第一實施例之一GaN-HEMT之程序；圖3A至3C係示意橫截面圖，依序顯示用以製造依據第一實施例之GaN-HEMT之後續程序；圖4A與4B係示意橫截面圖，依序顯示用以製造依據第一實施例之GaN-HEMT之後續程序；圖5A與5B係示意平面圖，依序顯示用以製造依據第一實施例之GaN-HEMT之程序；圖6係放大橫截面圖，示意地顯示在依據第一實施例之GaN-HEMT中在一閘極電極下方的一區域；圖7A至7D顯示在位在該閘極電極下之一Ga面GaN層及一N面GaN層之寬度改變之情形下用以分析自發極化變化之中和的模擬結果；圖8顯示在圖7A至7D之模擬中獲得之C-V特性；圖9顯示在依據第一實施例之GaN-HEMT與一現有結構之間一臨界電壓及平帶電壓之溫度相關之比較結果；圖10A至10C係示意橫截面圖，依序顯示用以製造依據一第二實施例之一GaN-HEMT之程序； 圖11A至11C係示意橫截面圖，依序顯示用以製造依據第二實施例之GaN-HEMT之後續程序；圖12A與12B係示意橫截面圖，依序顯示用以製造依據第二實施例之GaN-HEMT之後續程序；圖13A與13B係示意平面圖，依序顯示用以製造依據第二實施例之GaN-HEMT之程序；圖14係放大橫截面圖，示意地顯示在依據第二實施例之GaN-HEMT中在一閘極電極下的一區域；圖15顯示在依據第二實施例之GaN-HEMT與一現有結構之間一臨界電壓及平帶電壓之溫度相關之比較結果；圖16A至16C係示意橫截面圖，依序顯示用以製造依據一第三實施例之一GaN-HEMT之程序；圖17A至17C係示意橫截面圖，依序顯示用以製造依據第三實施例之GaN-HEMT之後續程序；圖18A與18B係示意橫截面圖，依序顯示用以製造依據第三實施例之GaN-HEMT之後續程序；圖19A與19B係示意平面圖，依序顯示用以製造依據第三實施例之GaN-HEMT之程序；圖20顯示在依據第三實施例之GaN-HEMT與一現有結構之間一臨界電壓及平帶電壓之溫度相關之比較結果；圖21A至21C係示意橫截面圖，依序顯示用以製造依據一第四實施例之一GaN-HEMT之程序；圖22A至22C係示意橫截面圖，依序顯示用以製造依據第四實施例之GaN-HEMT之後續程序； 圖23A與23B係示意橫截面圖，依序顯示用以製造依據第四實施例之GaN-HEMT之後續程序；圖24A與24B係示意平面圖，依序顯示用以製造依據第四實施例之GaN-HEMT之程序；圖25顯示在依據第四實施例之GaN-HEMT與一現有結構之間一臨界電壓及平帶電壓之溫度相關之比較結果；圖26是顯示依據一第五實施例之電源供應設備之一般組態的示意圖；及圖27是顯示依據一第六實施例之高頻放大器之一般組態的示意圖。
實施例之說明 第一實施例
一第一實施例揭露一GaN-HEMT，該GaN-HEMT係使用一氮化物半導體之一化合物半導體裝置。圖2A至4B係依序顯示用以製造依據第一實施例之GaN-HEMT之程序的示意橫截面圖。圖5A與5B係分別對應於圖2C與圖4B之示意平面圖。
如圖2A所示，在一Si基材1上形成一緩衝層2。該Si基材1係，例如，準備作為一成長基材。可使用一SiC基材、一藍寶石基材、一GaAs基材、一GaN基材或另一基材取代該Si基材。該基材可為一半絕緣基材或導電基材。AlN係藉由，例如，金屬有機汽相磊晶(MOVPE)在該Si基材1上成長至一大約10nm至100nm之厚度。在AlN成長時，使用三 甲基鋁(TMAl)氣體及氨(NH3)氣體之一混合氣體作為源氣體。該NH3氣體之流速係大約在100ccm至10LM之範圍內。成長壓力係大約在50Torr至300Torr之範圍內，且成長溫度係大約在1000℃至1200℃之範圍內。該緩衝層2係在這些條件下形成。可使用分子束磊晶(MBE)或另一技術取代MOVPE。在形成該緩衝層2時，AlGaN可取代AlN，或可在低溫下成長GaN。
接著，如圖2B所示，在該緩衝層2中形成溝槽2a。詳而言之，在該緩衝層2之多數部份中以預定間距且以一帶圖案形成以具有實質平行於將在稍後說明之一閘極電極之縱向(閘極寬度方向)之一縱向的多數(在第一實施例之圖中為兩個)溝槽2a，且該緩衝層2之該等部份對應於欲成長N面GaN層之位置。各溝槽2a之寬度係大約不超過0.1μm。該用語N面表示具有一c-(000-1)之平面定向之一N平面的一表面(上表面)。在這情形下，該符號“c-”及“-1”係分別作為加上符號“-”之“c”及“1”之同義字使用。為了形成該等溝槽2a，在該緩衝層2上施加一抗蝕層，且接著藉由微影術處理該抗蝕層以形成一抗蝕遮罩。利用該抗蝕遮罩乾式蝕刻該緩衝層2。依此方式，在該緩衝層2中形成該等溝槽2a使得該Si基材1之表面暴露在該等溝槽2a之底部。
接著，如圖2C與5A，形成一電子輸送層3以覆蓋該緩衝層2。圖2C對應於沿圖5A之虛線IIC-IIC所截取之橫截面。詳而言之，藉由MOVPE成長GaN至一大約1μm之厚度以覆蓋該緩衝層2。在成長GaN時，使用三甲基鎵(TMGa) 氣體及NH3氣體之一混合氣體作為源氣體。該NH3氣體之流速係大約在100ccm至10LM之範圍內。成長壓力係大約在50Torr至300Torr之範圍內，且成長溫度係大約在1000℃至1200℃之範圍內。該電子輸送層3係在這些條件下形成。可使用MBE或另一技術取代MOVPE。
在該緩衝層2之AlN上成長之GaN具有一Ga面，且在，例如，Si上成長之GaN具有一N面。在第一實施例中，Ga面GaN係成長在該緩衝層2上，且N面GaN係成長在暴露在形成於該緩衝層2中之溝槽2a底部的該Si基材1上。該Ga面GaN係在該緩衝層2上成長至一大約1μm之厚度。在鄰接溝槽2a之間之區域中，成長該Ga面GaN以配置成一實質平行於該閘極寬度方向之帶圖案，且各帶具有一不超過0.1μm之寬度。該N面GaN係成長成填充該等溝槽2a且配置成一實質平行於該閘極寬度方向之帶圖案，且各圖案具有由該溝槽2a之上緣一大約1μm之厚度且具有一不超過0.1μm之寬度。如上所述地成長Ga面GaN層3a及N面GaN層3b，且以一自組織方式形成該電子輸送層3。該緩衝層2及該電子輸送層3構成一分層化合物半導體裝置10。
接著，如圖3A所示，形成一閘極絕緣膜4。詳而言之，在該電子輸送層3上沈積一絕緣材料，例如SiO2。SiO2係藉由，例如，一化學蒸氣沈積法(CVD)法沈積至一大約40nm之厚度。藉由微影術處理且乾式蝕刻該沈積之SiO2以留在欲形成一閘極電極之位置。依此方式形成該閘極絕緣膜4。可沈積，例如，SiN、Al2O3或Al之氮化物或氧氮化物， 取代SiO2。
在這情形下，可藉由，例如，一原子層沈積(ALD)法、一電漿CVD法或一濺鍍法沈積Al2O3。可使用Al之氮化物或氧氮化物，取代Al2O3。此外，為了形成該閘極絕緣膜4，可使用Si、Hf、Zr、Ti、Ta、或W之氧化物、氮化物或氧氮化物，或可使用其一適當組合以形成一多層結構。
接著，如圖3B所示，在該電子輸送層3中形成雜質擴散層5a與5b。詳而言之，將在這情形下例如矽(Si)之一n型雜質植入位在該閘極絕緣膜4兩側且在欲分別地形成一源極電極及一汲極電極的該電子輸送層3之部份中，且Si之濃度係不小於1×1020/cm3。依此方式，在該電子輸送層3中形成該等雜質擴散層5a與5b。
接著，形成元件隔離結構。詳而言之，將例如，氬(Ar)植入該分層化合物半導體裝置10之一元件隔離區域中。依此方式，在該分層化合物半導體裝置10及該Si基材1之表面上形成一元件隔離結構。該元件隔離結構在該分層化合物半導體裝置10上界定多數作用區域。該元件隔離結構可藉由，例如，一淺槽隔離(STI)法而不是上述離子植入形成。在這情形下，例如，使用一以氯為主之蝕刻氣體來乾式蝕刻該分層化合物半導體裝置10。
接著，如圖3C所示，形成一源極電極6及一汲極電極7。詳而言之，在該電子輸送層3及該閘極絕緣膜4上施加一抗蝕層，且藉由微影術處理該抗蝕層以形成暴露該等雜質擴散層5a與5b之開口。依此方式，形成一具有該等開 口之抗蝕遮罩。在該抗蝕遮罩上且在暴露該等雜質擴散層5a與5b之開口中藉由，例如，一蒸氣沈積法沈積一電極材料，例如Ti/Al。Ti係沈積至一大約20nm之厚度，且Al係沈積至一大約200nm之厚度。藉由一剝離法移除該抗蝕遮罩及沈積在其上之Ti/Al。接著，例如，在一氮環境下在大約400℃至1000℃，例如大約600℃，退火該Si基材1，且使剩餘Ti/Al與該等雜質擴散層5a與5b歐姆接觸。有時不一定要實施該退火，只要Ti/Al與該等雜質擴散層5a與5b歐姆接觸即可。依此方式，在該雜質擴散層5a與5b上分別形成該源極電極6及該汲極電極7。
接著，如圖4A所示，形成一閘極電極8。詳而言之，在該電子輸送層3之表面上施加一抗蝕層以覆蓋該閘極絕緣膜4、該源極電極6及該汲極電極7，且接著藉由微影術處理該抗蝕層以形成一暴露該閘極絕緣膜4之開口。依此方式，形成一具有該開口之抗蝕遮罩。藉由，例如，一蒸氣沈積法在該抗蝕遮罩上及該閘極絕緣膜4暴露開口中沈積一電極材料，例如Ni/Au。Ni係沈積至一大約30nm之厚度，且Au係沈積至一大約400nm之厚度。藉由一剝離法移除該抗蝕遮罩及沈積在其上之Ni/Au。透過這程序，在該閘極絕緣膜4上形成該閘極電極8。
接著，如圖4B與5B所示，形成一保護膜9。在圖5B中，省略該閘極絕緣膜4及閘極電極8之顯示。圖4B對應於沿圖5B之虛線IVB-IVB所截取之橫截面。詳而言之，藉由，例如，一CVD法沈積一絕緣材料，例如SiO2，以填充 在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間的全部空間。藉由微影術處理且乾式蝕刻該沈積之SiO2以留在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間。依此方式，形成該保護膜9，使得在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間的空間被填滿。
在第一實施例中，如圖5B所示，該Ga面GaN層3a及該N面GaN層3b平行地交替配置之一方向(交替方向)A1實質平行於電流在該源極電極6與該汲極電極7之間在該電子輸送層3之一部份中流動之一方向A2。
接著，透過，例如，用以提供與該源極電極6、該汲極電極7及該閘極電極8連接之配線之程序，完成第一實施例之GaN-HEMT之製造。
圖6係放大橫截面圖，示意地顯示在第一實施例之GaN-HEMT中在該閘極電極8下方的區域，且在圖6中之園對應於沿圖5B中之虛線VI-VI所截取之橫截面。如圖6所示，在第一實施例之GaN-HEMT中，該等多數Ga面GaN層3a及該等多數N面GaN層3b係交替地配置在該閘極電極8下方(在該閘極絕緣膜4正下方)。由於GaN之自發極化，多數負自發極化電荷存在該等Ga面GaN層3a中且在其表面附近，且具有與負自發極化電荷相反極性之正自發極化電荷存在該等N面GaN層3b中且在其表面附近。這結構使由GaN之自發極化產生之電荷可在該閘極絕緣膜4下方整體地被實質平衡及中和。在這情形下，即使當溫度改變時，在該 等Ga面GaN層3a中之自發極化電荷變化與在該等N面GaN層3b中之自發極化電荷變化實質相同。因此，自發極化電荷之中和消除在該GaN-HEMT中之一臨界電壓及平帶電壓之溫度相關。
在第一實施例之GaN-HEMT中，在該閘極絕緣膜4下方之自發極化電荷在未施加一閘極電壓之狀態下中和；因此，施加一汲極電壓不會導致電流流動，且因此該電晶體係在可在一正常關模式下操作之一關模式。相反地，在一正電壓施加於該閘極電極8之情形下，二維電子氣體(2DEG)累積在該電子輸送層3中且在與該閘極絕緣膜4之界面附近，因此施加一汲極電壓導致電流之流動，使得該電晶體進入一開模式。
以下將說明在第一實施例之閘極電極8下方中和自發極化電荷之詳細分析的結果。自發極化電荷之中和係藉由模擬[工程用電腦輔助設計(TACD)計算]分析，其中在圖5B中之閘極電極8下方之該等Ga面GaN層3a及該等N面GaN層3b之寬度L改變。在該模擬中，使用電極金屬Al2O3/n-GaN。Al2O3之厚度係40nm，且n-GaN作為一n型摻雜物之濃度係1×1015/cm3。自發極化電荷係定義為以一1×1012/cm3之濃度存在Al2O3/n-GaN之界面之正與負固定電荷。該金屬電極係一Ti電極(功函數：4.25eV)。
圖7A至7D顯示該模擬之結果。圖7A顯示未產生自發極化電荷之情形(現有技術)；且圖7B至7D顯示寬度L分別為1μm、0.2μm及0.1μm之情形。在圖7B中，電子密度 是不均勻的，且在圖7C中電子密度仍不均勻至某種程度。在圖7D中，電子密度是實質均勻的。由這些結果之評價可了解，不超過0.1μm之寬度L可產生足夠均勻之電子密度。
圖8顯示在該模擬中獲得之C-V特性。請參閱圖8，在該等Ga面GaN層3a與N面GaN層3b之寬度L係1μm之情形下，該C-V曲線以兩階段上升。因此，該C-V曲線表示一空乏狀態發生兩次且電荷未被中和。相反地，寬度L減少造成C-V特性接近當未產生自發極化電荷時獲得之特性。因此，由計算之結果可知，一不超過0.1μm之寬度L使自發極化電荷中和。第一實施例提供該寬度L不超過0.1μm之一電子輸送層之一例。
在第一實施例之GaN-HEMT中之一臨界電壓及平帶電壓之溫度相關與在具有該現有結構之一GaN-HEMT中者比較，且圖9顯示其結果。在該現有結構中，一電子輸送層只包括Ga面GaN。如圖9所示，一臨界電壓及平帶電壓之溫度相關係在由於具有第一實施例之結構之電子輸送層，故自發極化電荷被中和之GaN-HEMT中比在具有該現有結構之一GaN-HEMT中小80%至90%。
如上所述，第一實施例之GaN-HEMT可大幅減少一臨界電壓及平帶電壓之溫度相關，結果一臨界電壓及一平帶電壓非常穩定且在一正常關模式下具有一高信賴性及高崩潰電壓。
第二實施例
雖然一第二實施例揭露如同在第一實施例中之 一GaN-HEMT之結構及用以製造該GaN-HEMT之一方法，但是第二實施例與第一實施例不同的是該電子輸送層之結構。與在第一實施例中使用之相同組件係藉由相同符號表示，且省略其詳細說明。圖10A至12B係示意橫截面圖，依序顯示用以製造依據第二實施例之GaN-HEMT之程序。圖13A與13B係分別對應於圖10C與圖12B之示意平面圖。
如圖10A所示，在一Si基材1上形成一緩衝層2。AlN係藉由，例如，MOVPE在該Si基材1上成長至一大約10nm至100nm之厚度。在AlN成長時，使用TMAl氣體及氨NH3氣體之一混合氣體作為源氣體。該NH3氣體之流速係大約在100ccm至10LM之範圍內。成長壓力係大約在50Torr至300Torr之範圍內，且成長溫度係大約在1000℃至1200℃之範圍內。該緩衝層2係在這些條件下形成。可使用MBE或另一技術取代MOVPE。在形成該緩衝層2時，AlGaN可取代AlN，或可在低溫下成長GaN。
接著，如圖10B所示，在該緩衝層2中形成溝槽2b。詳而言之，在該緩衝層2之多數部份中以預定間距且以一帶圖案形成以具有實質垂直於將在稍後說明之一閘極電極之縱向(閘極寬度方向)之一縱向的多數(在第二實施例之圖中為兩個)溝槽2b，且該緩衝層2之該等部份對應於欲成長N面GaN層之位置。各溝槽2b之寬度係大約不超過0.1μm。為了形成該等溝槽2b，在該緩衝層2上施加一抗蝕層，且接著藉由微影術處理該抗蝕層以形成一抗蝕遮罩。利用該抗蝕遮罩乾式蝕刻該緩衝層2。依此方式，在該緩衝 層2中形成該等溝槽2b使得該Si基材1之表面暴露在該等溝槽2b之底部。
接著，如圖10C與13A，形成一電子輸送層3以覆蓋該緩衝層2。圖10C對應於沿圖13A之虛線XC-XC所截取之橫截面。詳而言之，藉由MOVPE成長GaN至一大約1μm之厚度以覆蓋該緩衝層2。在成長GaN時，使用TMGa氣體及NH3氣體之一混合氣體作為源氣體。該NH3氣體之流速係大約在100ccm至10LM之範圍內。成長壓力係大約在50Torr至300Torr之範圍內，且成長溫度係大約在1000℃至1200℃之範圍內。該電子輸送層3係在這些條件下形成。可使用MBE或另一技術取代MOVPE。
在該緩衝層2之AlN上成長之GaN具有一Ga面，且在，例如，Si上成長之GaN具有一N面。在第二實施例中，Ga面GaN係成長在該緩衝層2上，且N面GaN係成長在暴露在形成於該緩衝層2中之溝槽2b底部的該Si基材1上。該Ga面GaN係在該緩衝層2上成長至一大約1μm之厚度。在鄰接溝槽2b之間之區域中，成長該Ga面GaN以配置成一實質垂直於該閘極寬度方向之帶圖案，且各帶具有一不超過0.1μm之寬度。該N面GaN係成長成填充該等溝槽2b且配置成一實質垂直於該閘極寬度方向之帶圖案，且各圖案具有由該溝槽2b之上緣一大約1μm之厚度且具有一不超過0.1μm之寬度。如上所述地成長Ga面GaN層3a及N面GaN層3b，且以一自組織方式形成該電子輸送層3。該緩衝層2及該電子輸送層3構成一分層化合物半導體裝置10。
接著，如圖11A所示，形成一閘極絕緣膜4。詳而言之，在該電子輸送層3上沈積一絕緣材料，例如SiO2。SiO2係藉由，例如，一CVD法沈積至一大約40nm之厚度。藉由微影術處理且乾式蝕刻該沈積之SiO2以留在欲形成一閘極電極之位置。依此方式形成該閘極絕緣膜4。可沈積，例如，SiN、Al2O3或Al之氮化物或氧氮化物，取代SiO2。
在這情形下，可藉由，例如，一ALD法、一電漿CVD法或一濺鍍法沈積Al2O3。可使用Al之氮化物或氧氮化物，取代Al2O3。此外，為了形成該閘極絕緣膜4，可使用Si、Hf、Zr、Ti、Ta、或W之氧化物、氮化物或氧氮化物，或可使用其一適當組合以形成一多層結構。
接著，如圖11B所示，在該電子輸送層3中形成雜質擴散層5a與5b。詳而言之，將在這情形下例如矽(Si)之一n型雜質植入位在該閘極絕緣膜4兩側且在欲分別地形成一源極電極及一汲極電極的該電子輸送層3之部份中，且Si之濃度係不小於1×1020/cm3。依此方式，在該電子輸送層3中形成該等雜質擴散層5a與5b。
接著，形成元件隔離結構。詳而言之，將例如，氬(Ar)注入該分層化合物半導體裝置10之一元件隔離區域中。依此方式，在該分層化合物半導體裝置10及該Si基材1之表面上形成一元件隔離結構。該元件隔離結構在該分層化合物半導體裝置10上界定多數作用區域。該元件隔離結構可藉由，例如，一STI法而不是上述離子植入形成。在這情形下，例如，使用一以氯為主之蝕刻氣體來乾式蝕刻該 分層化合物半導體裝置10。
接著，如圖11C所示，形成一源極電極6及一汲極電極7。詳而言之，在該電子輸送層3及該閘極絕緣膜4上施加一抗蝕層，且藉由微影術處理該抗蝕層以形成暴露該等雜質擴散層5a與5b之開口。依此方式，形成一具有該等開口之抗蝕遮罩。在該抗蝕遮罩上且在暴露該等雜質擴散層5a與5b之開口中藉由，例如，一蒸氣沈積法沈積一電極材料，例如Ti/Al。Ti係沈積至一大約20nm之厚度，且Al係沈積至一大約200nm之厚度。藉由一剝離法移除該抗蝕遮罩及沈積在其上之Ti/Al。接著，例如，在一氮環境下在大約400℃至1000℃，例如大約600℃，退火該Si基材1，且使剩餘Ti/Al與該等雜質擴散層5a與5b歐姆接觸。有時不一定要實施該退火，只要Ti/Al與該等雜質擴散層5a與5b歐姆接觸即可。依此方式，在該雜質擴散層5a與5b上分別形成該源極電極6及該汲極電極7。
接著，如圖12A所示，形成一閘極電極8。詳而言之，在該電子輸送層3之表面上施加一抗蝕層以覆蓋該閘極絕緣膜4、該源極電極6及該汲極電極7，且接著藉由微影術處理該抗蝕層以形成一暴露該閘極絕緣膜4之開口。依此方式，形成一具有該開口之抗蝕遮罩。藉由，例如，一蒸氣沈積法在該抗蝕遮罩上及該閘極絕緣膜4暴露開口中沈積一電極材料，例如Ni/Au。Ni係沈積至一大約30nm之厚度，且Au係沈積至一大約400nm之厚度。藉由一剝離法移除該抗蝕遮罩及沈積在其上之Ni/Au。透過這程序，在該閘 極絕緣膜4上形成該閘極電極8。
接著，如圖12B與13B所示，形成一保護膜9。在圖13B中，省略該閘極絕緣膜4及閘極電極8之顯示。圖12B對應於沿圖13B之虛線XIIIB-XIIIB所截取之橫截面。詳而言之，藉由，例如，一CVD法沈積一絕緣材料，例如SiO2，以填充在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間的全部空間。藉由微影術處理且乾式蝕刻該沈積之SiO2以留在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間。依此方式，形成該保護膜9，使得在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間的空間被填滿。
在第二實施例中，如圖13B所示，該等Ga面GaN層3a及該等N面GaN層3b平行地交替配置之一方向(交替方向)A1實質垂直於電流在該源極電極6與該汲極電極7之間在該電子輸送層3之一部份中流動之一方向A2。如在第一實施例中一般，第二實施例之Ga面GaN層3a及N面GaN層3b各具有一不超過0.1μm之寬度L。
接著，透過，例如，用以提供與該源極電極6、該汲極電極7及該閘極電極8連接之配線之程序，完成第二實施例之GaN-HEMT之製造。
圖14係放大橫截面圖，示意地顯示在第二實施例之GaN-HEMT中在該閘極電極8下方的區域，且在圖14中之圖對應於沿圖12B中之虛線XIV-XIV所截取之橫截面。如圖14所示，在第二實施例之GaN-HEMT中，該等多數Ga面GaN 層3a及該等多數N面GaN層3b係交替地配置在該閘極電極8下方(在該閘極絕緣膜4正下方)。由於GaN之自發極化，多數負自發極化電荷存在該等Ga面GaN層3a中且在其表面附近，且多數正自發極化電荷存在該等N面GaN層3b中且在其表面附近。這結構使由GaN之自發極化產生之電荷可在該閘極絕緣膜4下方整體地被實質平衡及中和。在這情形下，即使當溫度改變時，在該等Ga面GaN層3a中之自發極化電荷變化與在該等N面GaN層3b中之自發極化電荷變化實質相同。因此，自發極化電荷之中和消除在該GaN-HEMT中之一臨界電壓及平帶電壓之溫度相關。
在第二實施例之GaN-HEMT中，在該閘極絕緣膜4下方之自發極化電荷在未施加一閘極電壓之狀態下中和；因此，施加一汲極電壓不會導致電流流動，且因此該電晶體係在可在一正常關模式下操作之一關模式。相反地，在一正電壓施加於該閘極電極8之情形下，二維電子氣體(2DEG)累積在該電子輸送層3中且在與該閘極絕緣膜4之界面附近，因此施加一汲極電壓導致電流之流動，使得該電晶體進入一開模式。
在第二實施例之GaN-HEMT中之一臨界電壓及平帶電壓之溫度相關與在具有該現有結構之一GaN-HEMT中者比較，且圖15顯示其結果。在該現有結構中，一電子輸送層只包括Ga面GaN。如圖15所示，一臨界電壓及平帶電壓之溫度相關係在由於具有第二實施例之結構之電子輸送層，故自發極化電荷被中和之GaN-HEMT中比在具有該 現有結構之一GaN-HEMT中小80%至90%。
在第二實施例中，如圖13B所示，該等Ga面GaN層3a及N面GaN層3b之交替方向A1係實質垂直於電流在該源極電極6與該汲極電極7之間在該電子輸送層3之一部份中流動之一方向A2。在這情形下，即使當電位因具有互相相反極性之Ga面GaN層3a及N面GaN層3b之自發極化電荷而改變時，在該源極電極6與該汲極電極7之間移動之2DEG亦未分散。因此，導通電阻在沒有移動性劣化之情形下減少。
如上所述，第二實施例之GaN-HEMT可大幅減少一臨界電壓及平帶電壓之溫度相關，結果一臨界電壓及一平帶電壓非常穩定，可減少導通電阻，且在一正常關模式下具有一高信賴性及高崩潰電壓。
第三實施例
雖然一第三實施例揭露如同在第一實施例中之一GaN-HEMT之結構及用以製造該GaN-HEMT之一方法，但是第三實施例與第一實施例不同的是該電子輸送層之結構。與在第一實施例中使用之相同組件係藉由相同符號表示，且省略其詳細說明。圖16A至18B係示意橫截面圖，依序顯示用以製造依據第三實施例之GaN-HEMT之程序。圖19A與19B係分別對應於圖16C與圖18B之示意平面圖。
如圖16A所示，在一Si基材1上形成一緩衝層2。AlN係藉由，例如，MOVPE在該Si基材1上成長至一大約10nm至100nm之厚度。在AlN成長時，使用TMAl氣體及氨 NH3氣體之一混合氣體作為源氣體。該NH3氣體之流速係大約在100ccm至10LM之範圍內。成長壓力係大約在50Torr至300Torr之範圍內，且成長溫度係大約在1000℃至1200℃之範圍內。該緩衝層2係在這些條件下形成。可使用MBE或另一技術取代MOVPE。在形成該緩衝層2時，AlGaN可取代AlN，或可在低溫下成長GaN。
接著，如圖16B所示，在該緩衝層2中形成溝槽2a與2c。詳而言之，在該緩衝層2之多數部份中以預定間距且以一帶圖案形成以具有實質平行於將在稍後說明之一閘極電極之縱向(閘極寬度方向)之一縱向的多數(在第二實施例之圖中為兩個)溝槽2a，且該緩衝層2之該等部份對應於欲成長N面GaN層之位置。各溝槽2a之寬度係大約不超過0.1μm。該溝槽2C係形成為與該等溝槽2a平行，使得該Si基材1之一部份暴露，且這暴露部份包括欲形成一汲極電極之一位置。為了形成該等溝槽2a與2c，在該緩衝層2上施加一抗蝕層，且接著藉由微影術處理該抗蝕層以形成一抗蝕遮罩。利用該抗蝕遮罩乾式蝕刻該緩衝層2。依此方式，在該緩衝層2中形成該等溝槽2a與2c使得該Si基材1之表面暴露在該等溝槽2a與2c之底部。
接著，如圖16C與19A，形成一電子輸送層3以覆蓋該緩衝層2。圖16C對應於沿圖19A之虛線XVIC-XVIC所截取之橫截面。詳而言之，藉由MOVPE成長GaN至一大約1μm之厚度以覆蓋該緩衝層2。在成長GaN時，使用TMGa氣體及NH3氣體之一混合氣體作為源氣體。該NH3氣體之流 速係大約在100ccm至10LM之範圍內。成長壓力係大約在50Torr至300Torr之範圍內，且成長溫度係大約在1000℃至1200℃之範圍內。該電子輸送層3係在這些條件下形成。可使用MBE或另一技術取代MOVPE。
在該緩衝層2之AlN上成長之GaN具有一Ga面，且在，例如，Si上成長之GaN具有一N面。在第三實施例中，Ga面GaN係成長在該緩衝層2上，且N面GaN係成長在暴露在形成於該緩衝層2中之溝槽2a與2c底部的該Si基材1上。該Ga面GaN係在該緩衝層2上成長至一大約1μm之厚度。在鄰接溝槽2a之間之區域中，成長該Ga面GaN以配置成一實質平行於該閘極寬度方向之帶圖案，且各帶具有一不超過0.1μm之寬度。該N面GaN係成長成填充該等溝槽2a與2c且配置成一實質平行於該閘極寬度方向之帶圖案，且各圖案具有由該溝槽2a與2c之上緣一大約1μm之厚度且具有一不超過0.1μm之寬度。如上所述地成長Ga面GaN層3a及N面GaN層3b，且以一自組織方式形成該電子輸送層3。該緩衝層2及該電子輸送層3構成一分層化合物半導體裝置10。
接著，如圖17A所示，形成一閘極絕緣膜4。詳而言之，在該電子輸送層3上沈積一絕緣材料，例如SiO2。SiO2係藉由，例如，一CVD法沈積至一大約40nm之厚度。藉由微影術處理且乾式蝕刻該沈積之SiO2以留在欲形成一閘極電極之位置。依此方式形成該閘極絕緣膜4。可沈積，例如，SiN、Al2O3或Al之氮化物或氧氮化物，取代SiO2。
在這情形下，可藉由，例如，一ALD法、一電漿 CVD法或一濺鍍法沈積Al2O3。可使用Al之氮化物或氧氮化物，取代Al2O3。此外，為了形成該閘極絕緣膜4，可使用Si、Hf、Zr、Ti、Ta、或W之氧化物、氮化物或氧氮化物，或可使用其一適當組合以形成一多層結構。
接著，如圖17B所示，在該電子輸送層3中形成雜質擴散層5a與5b。詳而言之，將在這情形下例如矽(Si)之一n型雜質植入位在該閘極絕緣膜4兩側且在欲分別地形成一源極電極及一汲極電極的該電子輸送層3之部份中，且Si之濃度係不小於1×1020/cm3。依此方式，在該電子輸送層3中形成該等雜質擴散層5a與5b。由於該源極電極係形成為覆蓋在該Ga面GaN層3a上方，故該雜質擴散層5a係形成在該N面GaN層3a中。由於該汲極電極係形成為覆蓋在該N面GaN層3b上方，故該雜質擴散層5b係形成在該N面GaN層3b中。
接著，形成元件隔離結構。詳而言之，將例如，氬(Ar)注入該分層化合物半導體裝置10之一元件隔離區域中。依此方式，在該分層化合物半導體裝置10及該Si基材1之表面上形成一元件隔離結構。該元件隔離結構在該分層化合物半導體裝置10上界定多數作用區域。該元件隔離結構可藉由，例如，一STI法而不是上述離子植入形成。在這情形下，例如，使用一以氯為主之蝕刻氣體來乾式蝕刻該分層化合物半導體裝置10。
接著，如圖17C所示，形成一源極電極6及一汲極電極7。詳而言之，在該電子輸送層3及該閘極絕緣膜4上 施加一抗蝕層，且藉由微影術處理該抗蝕層以形成暴露該等雜質擴散層5a與5b之開口。依此方式，形成一具有該等開口之抗蝕遮罩。在該抗蝕遮罩上且在暴露該等雜質擴散層5a與5b之開口中藉由，例如，一蒸氣沈積法沈積一電極材料，例如Ti/Al。Ti係沈積至一大約20nm之厚度，且Al係沈積至一大約200nm之厚度。藉由一剝離法移除該抗蝕遮罩及沈積在其上之Ti/Al。接著，例如，在一氮環境下在大約400℃至1000℃，例如大約600℃，退火該Si基材1，且使剩餘Ti/Al與該等雜質擴散層5a與5b歐姆接觸。有時不一定要實施該退火，只要Ti/Al與該等雜質擴散層5a與5b歐姆接觸即可。依此方式，在形成在該Ga面GaN層3a中之該雜質擴散層5a上形成該源極電極6，在形成在該N面GaN層3b中之該雜質擴散層5b上該汲極電極7。
接著，如圖18A所示，形成一閘極電極8。詳而言之，在該電子輸送層3之表面上施加一抗蝕層以覆蓋該閘極絕緣膜4、該源極電極6及該汲極電極7，且接著藉由微影術處理該抗蝕層以形成一暴露該閘極絕緣膜4之開口。依此方式，形成一具有該開口之抗蝕遮罩。藉由，例如，一蒸氣沈積法在該抗蝕遮罩上及該閘極絕緣膜4暴露開口中沈積一電極材料，例如Ni/Au。Ni係沈積至一大約30nm之厚度，且Au係沈積至一大約400nm之厚度。藉由一剝離法移除該抗蝕遮罩及沈積在其上之Ni/Au。透過這程序，在該閘極絕緣膜4上形成該閘極電極8。
接著，如圖1B與19B所示，形成一保護膜9。在 圖19B中，省略該閘極絕緣膜4及閘極電極8之顯示。圖18B對應於沿圖19B之虛線XVIIIB-XVIIIB所截取之橫截面。詳而言之，藉由，例如，一CVD法沈積一絕緣材料，例如SiO2，以填充在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間的全部空間。藉由微影術處理且乾式蝕刻該沈積之SiO2以留在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間。依此方式，形成該保護膜9，使得在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間的空間被填滿。
在第三實施例中，如圖19B所示，該Ga面GaN層3a及該N面GaN層3b平行地交替配置之一方向(交替方向)A1實質平行於電流在該源極電極6與該汲極電極7之間在該電子輸送層3之一部份中流動之一方向A2。如在第一實施例中一般，第三實施例之Ga面GaN層3a及N面GaN層3b各具有一不超過0.1μm之寬度L。
接著，透過，例如，用以提供與該源極電極6、該汲極電極7及該閘極電極8連接之配線之程序，完成第三實施例之GaN-HEMT之製造。
如圖18B所示，在第三實施例之GaN-HEMT中，該等多數Ga面GaN層3a及該等多數N面GaN層3b係交替地配置在該閘極電極8下方(在該閘極絕緣膜4正下方)。由於GaN之自發極化，多數負自發極化電荷存在該等Ga面GaN層3a中且在其表面附近，且多數正自發極化電荷存在該等N面GaN層3b中且在其表面附近。這結構使由GaN之自發極化 產生之電荷可在該閘極絕緣膜4下方整體地被實質平衡及中和。在這情形下，即使當溫度改變時，在該等Ga面GaN層3a中之自發極化電荷變化與在該等N面GaN層3b中之自發極化電荷變化實質相同。因此，自發極化電荷之中和消除在該GaN-HEMT中之一臨界電壓及平帶電壓之溫度相關。
在第三實施例之GaN-HEMT中，在該閘極絕緣膜4下方之自發極化電荷在未施加一閘極電壓之狀態下中和；因此，施加一汲極電壓不會導致電流流動，且因此該電晶體係在可在一正常關模式下操作之一關模式。相反地，在一正電壓施加於該閘極電極8之情形下，二維電子氣體(2DEG)累積在該電子輸送層3中且在與該閘極絕緣膜4之界面附近，因此施加一汲極電壓導致電流之流動，使得該電晶體進入一開模式。
在第三實施例之GaN-HEMT中之一臨界電壓及平帶電壓之溫度相關與在具有該現有結構之一GaN-HEMT中者比較，且圖20顯示其結果。在該現有結構中，一電子輸送層只包括Ga面GaN。如圖20所示，一臨界電壓及平帶電壓之溫度相關係在由於具有第三實施例之結構之電子輸送層，故自發極化電荷被中和之GaN-HEMT中比在具有該現有結構之一GaN-HEMT中小80%至90%。
在第三實施例中，如圖13B所示，存在負自發極化電荷之該Ga面GaN層3a位在該源極電極6下方，且存在正自發極化電荷之該N面GaN層3b位在該汲極電極7下方。在 該源極電極6與該汲極電極7之間的該電子輸送層3之部份中，2DEG由該源極電極6流至該汲極電極7。因此，上述結構增加在該源極電極6與該汲極電極7之間流動之2DEG之量，導致導通電阻減少。
如上所述，第三實施例之GaN-HEMT可大幅減少一臨界電壓及平帶電壓之溫度相關，結果一臨界電壓及一平帶電壓非常穩定，可減少導通電阻，且在一正常關模式下具有一高信賴性及高崩潰電壓。
第四實施例
雖然一第四實施例揭露如同在第一實施例中之一GaN-HEMT之結構及用以製造該GaN-HEMT之一方法，但是第四實施例與第一實施例不同的是該電子輸送層之結構。與在第一實施例中使用之相同組件係藉由相同符號表示，且省略其詳細說明。圖21A至23B係示意橫截面圖，依序顯示用以製造依據第三實施例之GaN-HEMT之程序。圖24A與23B係分別對應於圖21C與圖23B之示意平面圖。
如圖21A所示，在一Si基材1上形成一緩衝層2。AlN係藉由，例如，MOVPE在該Si基材1上成長至一大約10nm至100nm之厚度。在AlN成長時，使用TMAl氣體及氨NH3氣體之一混合氣體作為源氣體。該NH3氣體之流速係大約在100ccm至10LM之範圍內。成長壓力係大約在50Torr至300Torr之範圍內，且成長溫度係大約在1000℃至1200℃之範圍內。該緩衝層2係在這些條件下形成。可使用MBE或另一技術取代MOVPE。在形成該緩衝層2時，AlGaN可取代 AlN，或可在低溫下成長GaN。
接著，如圖21B所示，在該緩衝層2中形成溝槽2b。詳而言之，在該緩衝層2之多數部份中以預定間距且以一鑲嵌圖案形成以具有實質垂直於將在稍後說明之一閘極電極之縱向(閘極寬度方向)之一縱向的多數矩形溝槽2d，且該緩衝層2之該等部份對應於欲成長N面GaN層之位置。各溝槽2d之較短寬度係大約不超過0.1μm。為了形成該等溝槽2d，在該緩衝層2上施加一抗蝕層，且接著藉由微影術處理該抗蝕層以形成一抗蝕遮罩。利用該抗蝕遮罩乾式蝕刻該緩衝層2。依此方式，在該緩衝層2中形成該等溝槽2d使得該Si基材1之表面暴露在該等溝槽2b之底部。
接著，如圖21C與24A，形成一電子輸送層3以覆蓋該緩衝層2。圖21C對應於沿圖24A之虛線XXIC-XXIC所截取之橫截面。詳而言之，藉由MOVPE成長GaN至一大約1μm之厚度以覆蓋該緩衝層2。在成長GaN時，使用TMGa氣體及NH3氣體之一混合氣體作為源氣體。該NH3氣體之流速係大約在100ccm至10LM之範圍內。成長壓力係大約在50Torr至300Torr之範圍內，且成長溫度係大約在1000℃至1200℃之範圍內。該電子輸送層3係在這些條件下形成。可使用MBE或另一技術取代MOVPE。
在該緩衝層2之AlN上成長之GaN具有一Ga面，且在，例如，Si上成長之GaN具有一N面。在第四實施例中，Ga面GaN係成長在該緩衝層2上，且N面GaN係成長在暴露在形成於該緩衝層2中之溝槽2d底部的該Si基材1上。該Ga 面GaN係在該緩衝層2上成長至一大約1μm之厚度。在鄰接溝槽2d之間之區域中，成長該Ga面GaN成為多數層，且該等層與該閘極寬度方向實質垂直地交叉並且具有一不超過0.1μm之較短寬度。該N面GaN係成長成一矩形以填充該等溝槽2d且與該閘極寬度方向實質垂直地交叉，且各矩形具有由該溝槽2d之上緣一大約1μm之厚度且具有一不超過0.1μm之較短寬度。如上所述地成長Ga面GaN層3a及N面GaN層3b，且以一自組織方式形成該電子輸送層3。該緩衝層2及該電子輸送層3構成一分層化合物半導體裝置10。
接著，如圖22A所示，形成一閘極絕緣膜4。詳而言之，在該電子輸送層3上沈積一絕緣材料，例如SiO2。SiO2係藉由，例如，一CVD法沈積至一大約40nm之厚度。藉由微影術處理且乾式蝕刻該沈積之SiO2以留在欲形成一閘極電極之位置。依此方式形成該閘極絕緣膜4。可沈積，例如，SiN、Al2O3或Al之氮化物或氧氮化物，取代SiO2。
在這情形下，可藉由，例如，一ALD法、一電漿CVD法或一濺鍍法沈積Al2O3。可使用Al之氮化物或氧氮化物，取代Al2O3。此外，為了形成該閘極絕緣膜4，可使用Si、Hf、Zr、Ti、Ta、或W之氧化物、氮化物或氧氮化物，或可使用其一適當組合以形成一多層結構。
接著，如圖22B所示，在該電子輸送層3中形成雜質擴散層5a與5b。詳而言之，將在這情形下例如矽(Si)之一n型雜質植入位在該閘極絕緣膜4兩側且在欲分別地形成一源極電極及一汲極電極的該電子輸送層3之部份中，且 Si之濃度係不小於1×1020/cm3。依此方式，在該電子輸送層3中形成該等雜質擴散層5a與5b。
接著，形成元件隔離結構。詳而言之，將例如，氬(Ar)注入該分層化合物半導體裝置10之一元件隔離區域中。依此方式，在該分層化合物半導體裝置10及該Si基材1之表面上形成一元件隔離結構。該元件隔離結構在該分層化合物半導體裝置10上界定多數作用區域。該元件隔離結構可藉由，例如，一STI法而不是上述離子植入形成。在這情形下，例如，使用一以氯為主之蝕刻氣體來乾式蝕刻該分層化合物半導體裝置10。
接著，如圖22C所示，形成一源極電極6及一汲極電極7。詳而言之，在該電子輸送層3及該閘極絕緣膜4上施加一抗蝕層，且藉由微影術處理該抗蝕層以形成暴露該等雜質擴散層5a與5b之開口。依此方式，形成一具有該等開口之抗蝕遮罩。在該抗蝕遮罩上且在暴露該等雜質擴散層5a與5b之開口中藉由，例如，一蒸氣沈積法沈積一電極材料，例如Ti/Al。Ti係沈積至一大約20nm之厚度，且Al係沈積至一大約200nm之厚度。藉由一剝離法移除該抗蝕遮罩及沈積在其上之Ti/Al。接著，例如，在一氮環境下在大約400℃至1000℃，例如大約600℃，退火該Si基材1，且使剩餘Ti/Al與該等雜質擴散層5a與5b歐姆接觸。有時不一定要實施該退火，只要Ti/Al與該等雜質擴散層5a與5b歐姆接觸即可。依此方式，在該雜質擴散層5a與5b上分別形成該源極電極6及該汲極電極7。
接著，如圖23A所示，形成一閘極電極8。詳而言之，在該電子輸送層3之表面上施加一抗蝕層以覆蓋該閘極絕緣膜4、該源極電極6及該汲極電極7，且接著藉由微影術處理該抗蝕層以形成一暴露該閘極絕緣膜4之開口。依此方式，形成一具有該開口之抗蝕遮罩。藉由，例如，一蒸氣沈積法在該抗蝕遮罩上及該閘極絕緣膜4暴露開口中沈積一電極材料，例如Ni/Au。Ni係沈積至一大約30nm之厚度，且Au係沈積至一大約400nm之厚度。藉由一剝離法移除該抗蝕遮罩及沈積在其上之Ni/Au。透過這程序，在該閘極絕緣膜4上形成該閘極電極8。
接著，如圖23B與24B所示，形成一保護膜9。在圖24B中，省略該閘極絕緣膜4及閘極電極8之顯示。圖23B對應於沿圖24B之虛線XXIIIB-XXIIIB所截取之橫截面。詳而言之，藉由，例如，一CVD法沈積一絕緣材料，例如SiO2，以填充在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間的全部空間。藉由微影術處理且乾式蝕刻該沈積之SiO2以留在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間。依此方式，形成該保護膜9，使得在該源極電極6與該閘極電極8之間及在該汲極電極7與該閘極電極8之間的空間被填滿。
在第四實施例中，如圖24B所示，該等矩形Ga面GaN層3a及該等矩形N面GaN層3b係以一鑲嵌圖案交替地配置在該閘極電極8下方(在該閘極絕緣膜4正下方)。該等Ga面GaN層3a及該等N面GaN層3b平行地交替配置之一方 向(交替方向)A1實質垂直於電流在該源極電極6與該汲極電極7之間在該電子輸送層3之一部份中流動之一方向A2。如在第一實施例中一般，第四實施例之Ga面GaN層3a及N面GaN層3b各具有一不超過0.1μm之較短寬度L。
接著，透過，例如，用以提供與該源極電極6、該汲極電極7及該閘極電極8連接之配線之程序，完成第四實施例之GaN-HEMT之製造。
如圖24B所示，在第四實施例之GaN-HEMT中，該等多數Ga面GaN層3a及該等多數N面GaN層3b係以一鑲嵌圖案交替地配置在該閘極電極8下方(在該閘極絕緣膜4正下方)。由於GaN之自發極化，多數負自發極化電荷存在該等Ga面GaN層3a中且在其表面附近，且多數正自發極化電荷存在該等N面GaN層3b中且在其表面附近。這結構使由GaN之自發極化產生之電荷可在該閘極絕緣膜4下方整體地被實質平衡及中和。在第四實施例中，該等矩形Ga面GaN層3a及該等矩形N面GaN層3b係以一鑲嵌圖案交替地配置，且Ga極性及N極性因此存在一窄區域中；如此，自發極化電荷進一步以一良好平衡之方式被中和。在這情形下，即使當溫度改變時，在該等Ga面GaN層3a中之自發極化電荷變化與在該等N面GaN層3b中之自發極化電荷變化實質相同。因此，自發極化電荷之中和消除在該GaN-HEMT中之一臨界電壓及平帶電壓之溫度相關。
在第四實施例之GaN-HEMT中，在該閘極絕緣膜4下方之自發極化電荷在未施加一閘極電壓之狀態下中 和；因此，施加一汲極電壓不會導致電流流動，且因此該電晶體係在可在一正常關模式下操作之一關模式。相反地，在一正電壓施加於該閘極電極8之情形下，二維電子氣體(2DEG)累積在該電子輸送層3中且在與該閘極絕緣膜4之界面附近，因此施加一汲極電壓導致電流之流動，使得該電晶體進入一開模式。
在第四實施例之GaN-HEMT中之一臨界電壓及平帶電壓之溫度相關與在具有該現有結構之一GaN-HEMT中者比較，且圖25顯示其結果。在該現有結構中，一電子輸送層只包括Ga面GaN。如圖25所示，一臨界電壓及平帶電壓之溫度相關係在由於具有第四實施例之結構之電子輸送層，故自發極化電荷被中和之GaN-HEMT中比在具有該現有結構之一GaN-HEMT中小至少90%。
在第四實施例中，如圖24B所示，該等Ga面GaN層3a及N面GaN層3b以一鑲嵌圖案配置之交替方向A1係實質垂直於電流在該源極電極6與該汲極電極7之間在該電子輸送層3之一部份中流動之一方向A2。在這情形下，即使當電位因具有互相相反極性之Ga面GaN層3a及N面GaN層3b之自發極化電荷而改變時，在該源極電極6與該汲極電極7之間移動之2DEG亦未分散。因此，導通電阻在沒有移動性劣化之情形下減少。
如上所述，第四實施例之GaN-HEMT可大幅減少一臨界電壓及平帶電壓之溫度相關，結果一臨界電壓及一平帶電壓非常穩定，可減少導通電阻，且在一正常關模式 下具有一高信賴性及高崩潰電壓。
第一至第四實施例可以適當地組合。例如，第三實施例可與第四實施例組合。在這情形下，該等Ga面GaN層3a及N面GaN層3b係以一鑲嵌圖案交替地配置在該閘極電極8下方。該源極電極6係形成在形成於該Ga面GaN層3a中之雜質擴散層5a上，且該汲極電極7係形成在形成於該N面GaN層3b中之雜質擴散層5b上。
在第一至第四實施例之各實施例中，該GaN-HEMT已作為一化合物半導體裝置之一例說明。除了GaN-HEMT以外，應用於這些實施例之化合物半導體裝置亦可為使用AlN取代GaN以形成電子輸送層之HEMT。又，在這情形下，如在第一至第四實施例中一般，該等HEMT可大幅減少一臨界電壓及平帶電壓之溫度相關，結果一臨界電壓及一平帶電壓非常穩定，可減少導通電阻，且在一正常關模式下具有一高信賴性及高崩潰電壓。
第五實施例
一第五實施例揭露應用選自於第一至第四實施例之一GaN-HEMT的電源供應設備。圖26是顯示依據第五實施例之電源供應設備之一般組態的示意圖。
第五實施例之電源供應設備包括一高電壓一次電路11，一低電壓二次電路12，及一設置在該一次電路11與該二次電路12之間的變壓器13。該一次電路11包括一交流電源14，一橋式整流電路15，及多數(在第五實施例中為四個)開關元件16a、16b、16c與16d。此外，該橋式整流電 路15具有一開關元件16e。該二次電路12包括多數(在第五實施例中為三個)開關元件17a、17b與17c。
在第五實施例中，在該一次電路11之各開關元件16a、16b、16c、16d與16e中使用選自於依據第一至第四實施例之一GaN-HEMT。相反地，在該二次電路12之各開關元件17a、17b與17c使用一使用矽之現有MIS場效電晶體(FET)。
在第五實施例中，一GaN-HEMT係應用於一高電壓電路，該GaN-HEMT可大幅減少一臨界電壓及平帶電壓之溫度相關，結果一臨界電壓及一平帶電壓非常穩定，可減少導通電阻，且在一正常關模式下具有一高信賴性及高崩潰電壓。這組態使一電源供應電路具有高信賴性且展現高功率。
第六實施例
一第六實施例揭露應用選自於第一至第四實施例之一GaN-HEMT的一高頻放大器。圖27是顯示依據第六實施例之高頻放大器之一般組態的示意圖。
第六實施例之高頻放大器包括一數位預失真電路21，混合器22a與22b，及一功率放大器23。該數位預失真電路21補償一輸入信號之非直線失真。該等混合器22a混合接受對非直線失真補償之該等輸入信號與交流信號。該功率放大器23放大與該等交流信號混合之該等輸入信號且包括選自於依據第一至第四實施例之一GaN-HEMT。在圖27所示之組態中，例如，開關操作使該混合器22b可混合多 數輸出信號與交流信號且接著發送該等混合信號至該數位預失真電路21。
在該第六實施例中，一GaN-HEMT係應用於一高功率放大器，該GaN-HEMT可大幅減少一臨界電壓及平帶電壓之溫度相關，結果一臨界電壓及一平帶電壓非常穩定，可減少導通電阻，且在一正常關模式下具有一高信賴性及高崩潰電壓。這組態使一高功率放大器具有高信賴性及高崩潰電壓。
1‧‧‧Si基材
2‧‧‧緩衝層
3‧‧‧電子輸送層
3a‧‧‧Ga面GaN層
3b‧‧‧N面GaN層
4‧‧‧閘極絕緣膜
8‧‧‧閘極電極

Claims (12)

  1. 一種化合物半導體裝置，包含：一電子輸送層，係由一化合物半導體形成；及一電極，係形成為覆蓋在該電子輸送層上方且一絕緣膜設置在該電子輸送層與該電極之間，其中在該電極下方之該電子輸送層之部份係形成為使得具有一第一極面之第一化合物半導體及具有一第二極面之第二化合物半導體交替地配置，且在該第一極面中之極化電荷具有與在該第二極面之中之極化電荷相反的極性。
  2. 如請求項第1項之化合物半導體裝置，其中該第一化合物半導體及該第二化合物半導體係在平面圖中以一帶圖案平行地交替配置。
  3. 如請求項第1項之化合物半導體裝置，其中該第一化合物半導體及該第二化合物半導體係在平面圖中以一鑲嵌圖案交替配置。
  4. 如請求項第1至3項中任一項之化合物半導體裝置，其中位在該電極一側之該電子輸送層之部份係由該第一化合物半導體形成且具有作為該第一極面之一表面，且位在該電極另一側之該電子輸送層之部份係由該第二化合物半導體形成且具有作為該第二極面之一表面。
  5. 如請求項第1至4項中任一項之化合物半導體裝置，其中該第一化合物半導體及該第二化合物半導體平行地交 替配置之一方向不平行於電流在該電極下方之該電子輸送層之部份中流動之一方向。
  6. 一種用以製造化合物半導體裝置之方法，包含：形成一化合物半導體之一電子輸送層；及形成一電極以覆蓋在該電子輸送層上方且一絕緣膜設置在該電子輸送層與該電極之間，其中在該電極下方之該電子輸送層之部份係形成為使得具有一第一極面之第一化合物半導體及具有一第二極面之第二化合物半導體交替地配置，且在該第一極面中之極化電荷具有與在該第二極面之中之極化電荷相反的極性。
  7. 如請求項第6項之方法，其中該第一化合物半導體及該第二化合物半導體係在平面圖中以一帶圖案平行地交替配置。
  8. 如請求項第6項之方法，其中該第一化合物半導體及該第二化合物半導體係在平面圖中以一鑲嵌圖案交替配置。
  9. 如請求項第6至8項中任一項之方法，其中位在該電極一側之該電子輸送層之部份係由該第一化合物半導體形成且具有作為該第一極面之一表面，且位在該電極另一側之該電子輸送層之部份係由該第二化合物半導體形成且具有作為該第二極面之一表面。
  10. 如請求項第6至9項中任一項之方法，其中該第一化合物半導體及該第二化合物半導體平行地交替配置之一方 向不平行於電流在該電極下方之該電子輸送層之部份中流動之一方向。
  11. 一種電源供應電路，包含：一變壓器；一高電壓電路；及一低電壓電路，其中該變壓器係設置在該高電壓電路與該低電壓電路之間，且該高電壓電路包括一電晶體，該電晶體包括：一電子輸送層，係由一化合物半導體形成；及一電極，係形成為覆蓋在該電子輸送層上方且一絕緣膜設置在該電子輸送層與該電極之間，其中在該電極下方之該電子輸送層之部份係形成為使得具有一第一極面之第一化合物半導體及具有一第二極面之第二化合物半導體交替地配置，且在該第一極面中之極化電荷具有與在該第二極面之中之極化電荷相反的極性。
  12. 一種高頻放大器，其放大輸入高頻電壓且接著輸出該放大之高頻電壓，該放大器包含：一電晶體，其包括：一電子輸送層，係由一化合物半導體形成；及一電極，係形成為覆蓋在該電子輸送層上方且一絕緣膜設置在該電子輸送層與該電極之間，其中 在該電極下方之該電子輸送層之部份係形成為使得具有一第一極面之第一化合物半導體及具有一第二極面之第二化合物半導體交替地配置，且在該第一極面中之極化電荷具有與在該第二極面之中之極化電荷相反的極性。
TW102126661A 2012-09-21 2013-07-25 化合物半導體裝置及其製造方法 TWI509797B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208686A JP6064483B2 (ja) 2012-09-21 2012-09-21 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201413950A true TW201413950A (zh) 2014-04-01
TWI509797B TWI509797B (zh) 2015-11-21

Family

ID=50318786

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126661A TWI509797B (zh) 2012-09-21 2013-07-25 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9117891B2 (zh)
JP (1) JP6064483B2 (zh)
CN (1) CN103681834B (zh)
TW (1) TWI509797B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489726A (zh) * 2015-11-24 2016-04-13 厦门市三安光电科技有限公司 发光二极管及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204425A (ja) * 2014-04-16 2015-11-16 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
JP6447166B2 (ja) * 2015-01-22 2019-01-09 富士通株式会社 化合物半導体装置及びその製造方法
CN106452379B (zh) * 2016-09-20 2019-03-22 中国电子科技集团公司第十三研究所 覆盖C-Ku频段的GaN MMIC放大器
KR102126186B1 (ko) * 2018-06-27 2020-06-24 경희대학교 산학협력단 질화 갈륨 기판의 제조 방법
JP7083112B2 (ja) * 2018-08-24 2022-06-10 国立研究開発法人物質・材料研究機構 半導体層と絶縁体層との界面特性の測定方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007136401A2 (en) * 2005-09-16 2007-11-29 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
KR20100018050A (ko) * 2007-08-09 2010-02-16 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 에피택셜 기판
KR20090038242A (ko) 2007-10-15 2009-04-20 삼성전자주식회사 전하를 트랩하는 광전 발생부를 포함하는 이미지 센서
CN101897029B (zh) * 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
JP5640325B2 (ja) * 2009-04-30 2014-12-17 富士通株式会社 化合物半導体装置
JP5435459B2 (ja) * 2009-05-20 2014-03-05 古河電気工業株式会社 電界効果トランジスタ
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
JP2012156332A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
JP5866773B2 (ja) 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
JP5825017B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
US9166068B2 (en) * 2012-05-03 2015-10-20 The United States Of America As Represented By The Secretary Of The Army Semiconductor heterobarrier electron device and method of making

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489726A (zh) * 2015-11-24 2016-04-13 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN105489726B (zh) * 2015-11-24 2017-10-24 厦门市三安光电科技有限公司 发光二极管及其制作方法

Also Published As

Publication number Publication date
CN103681834B (zh) 2016-08-10
TWI509797B (zh) 2015-11-21
US20140084344A1 (en) 2014-03-27
JP2014063917A (ja) 2014-04-10
CN103681834A (zh) 2014-03-26
JP6064483B2 (ja) 2017-01-25
US9117891B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
US7956383B2 (en) Field effect transistor
JP5071377B2 (ja) 化合物半導体装置及びその製造方法
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
TWI496284B (zh) 化合物半導體裝置及其製造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
TWI509797B (zh) 化合物半導體裝置及其製造方法
TW201413944A (zh) 半導體裝置及半導體裝置的製造方法
JP2007324263A (ja) 電界効果トランジスタ及びその製造方法
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
JP2017073499A (ja) 窒化物半導体装置およびその製造方法
JP2012124438A (ja) 化合物半導体装置及びその製造方法
US20130083570A1 (en) Semiconductor device and method of manufacturing the same
JP2017183482A (ja) 半導体装置および半導体装置の製造方法
JP2014072388A (ja) 化合物半導体装置及びその製造方法
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
US10541321B2 (en) Manufacturing method of semiconductor device
JP2011176195A (ja) 窒化物半導体装置
JP2016054215A (ja) 化合物半導体装置及びその製造方法
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP2015012037A (ja) 半導体装置及びその製造方法
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
JP6156038B2 (ja) 半導体装置の製造方法
JP2014241379A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees