JP2014241379A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014241379A JP2014241379A JP2013123867A JP2013123867A JP2014241379A JP 2014241379 A JP2014241379 A JP 2014241379A JP 2013123867 A JP2013123867 A JP 2013123867A JP 2013123867 A JP2013123867 A JP 2013123867A JP 2014241379 A JP2014241379 A JP 2014241379A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- electrode
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】電界緩和効果と界面制御効果とを得て、耐圧の向上と電流コラプスの抑制とをともに実現すること。
【解決手段】基体11上の第1半導体層12上に、第1半導体層12よりもバンドギャップが広い窒化物系半導体から構成した第2半導体層13を設ける。第2半導体層13の表面の部分に、第2半導体層13のバンドギャップと等しいまたは狭い窒化物系半導体からなる第3半導体層14を、一端部が階段状になるように形成する。第1電極15を第2半導体層13とショットキー接触させつつ第3半導体層14の階段状部に乗り上げて段差を有する階段形状に設ける。2次元電子ガス7のキャリア密度について、第3半導体層14の階段状部直下の領域Aのキャリア密度は、領域A以外の領域におけるキャリア密度より低くなる。第2電極16は第2半導体層13にオーミック接触させつつ、第3半導体層14の他端部と離間させて設ける。
【選択図】図1
【解決手段】基体11上の第1半導体層12上に、第1半導体層12よりもバンドギャップが広い窒化物系半導体から構成した第2半導体層13を設ける。第2半導体層13の表面の部分に、第2半導体層13のバンドギャップと等しいまたは狭い窒化物系半導体からなる第3半導体層14を、一端部が階段状になるように形成する。第1電極15を第2半導体層13とショットキー接触させつつ第3半導体層14の階段状部に乗り上げて段差を有する階段形状に設ける。2次元電子ガス7のキャリア密度について、第3半導体層14の階段状部直下の領域Aのキャリア密度は、領域A以外の領域におけるキャリア密度より低くなる。第2電極16は第2半導体層13にオーミック接触させつつ、第3半導体層14の他端部と離間させて設ける。
【選択図】図1
Description
本発明は、ショットキーバリアダイオードや電界効果トランジスタなどの半導体装置に関する。
ワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。代表的なワイドバンドギャップ半導体として、GaN、AlN、InN、BNまたはこれらのうち2以上の混晶である窒化物系半導体がある。AlGaN/GaNヘテロ接合構造を有する半導体装置は、ピエゾ分極および自発分極によって、ヘテロ接合界面に2次元電子ガスが発生している。この2次元電子ガスは、高い電子移動度とキャリア密度を有している。そのため、このようなAlGaN/GaNヘテロ接合構造を有する半導体装置、たとえばショットキーバリアダイオードや電界効果トランジスタは、高耐圧、低いオン抵抗、および速いスイッチング速度を有し、パワースイッチング応用に非常に好適である。
また、より高い耐圧を実現するために、AlGaN/GaNヘテロ接合構造を有する素子において、ショットキー電極が、半導体層の表面に形成された絶縁体からなる表面保護膜上に乗り上げて階段形状を成し、フィールドプレート構造を形成しているものが知られている(非特許文献1参照)。
また、高周波数動作および高出力動作を実現するために、基板上にGaN電子走行層、AlGaN電子供給層、およびGaNキャップ層を順次積層して、GaNキャップ層上にゲート電極、ゲート電極の両側のAlGaN電子供給層上にソース電極およびドレイン電極が形成された半導体装置において、ゲート電極とソース電極との間のGaNキャップ層に凹部が形成され、この凹部が有する底面下におけるGaNキャップ層の厚さを、ゲート電極下におけるGaNキャップ層の厚さに比べて薄くする半導体装置が提案されている(特許文献1)。
N. Zhang, U.K. Mishra, "High Breakdown GaN HEMT with Overlapping Gate Structure", IEEE Electron Device Letters, vol.21, no.9, 2000
しかしながら、上述したフィールドプレート構造においては、電子供給層が露出すると、その上層に形成される絶縁膜との界面において界面特性が悪化してしまい、電流コラプスの発生や半導体装置の信頼性の低下を招いてしまうという問題があった。また、上述したキャップ層を設けるキャップ構造においては、電子供給層の露出を抑制することができる一方、フィールドプレート構造のような電界緩和効果が生じないという問題があった。
本発明は、上記に鑑みてなされたものであって、その目的は、電界緩和効果と界面制御効果とを得ることができ、耐圧の向上と電流コラプスの抑制とをともに実現可能な半導体装置を提供することにある。
上述した課題を解決し、上記目的を達成するために、本発明に係る半導体装置は、基体と、基体上に形成された窒化物系半導体からなる第1半導体層、第1半導体層の上に形成され第1半導体層よりもバンドギャップが広い窒化物系半導体からなる第2半導体層、および第2半導体層の上に選択的に形成され第2半導体層よりもバンドギャップが狭い窒化物系半導体からなる第3半導体層、を含む半導体積層体と、第2半導体層の上に形成され第3半導体層の一部の上に乗り上げて少なくとも1段の段差を有する階段形状を成している第1電極と、半導体積層体の少なくとも一部の層の上に設けられる第2電極と、を備え、第1半導体層の第2半導体層との界面にはキャリアが発生しており、第3半導体層直下の領域のうちの、第1電極の段差部分の直下の第1領域におけるキャリアのキャリア密度が、他の領域である第2領域におけるキャリア密度よりも低いことを特徴とする。
本発明に係る半導体装置は、上記の発明において、第1電極は、第2半導体層とショットキー接触していることを特徴とする。
本発明に係る半導体装置は、上記の発明において、第1電極と前記第2半導体層との間に絶縁膜が形成されていることを特徴とする。
本発明に係る半導体装置は、上記の発明において、第2半導体層は、AlxGayInzN(0≦x,y,z≦1、x+y+z=1)からなることを特徴とする。
本発明に係る半導体装置は、上記の発明において、第3半導体層の第1電極側の膜厚と、第3半導体層の第2電極側の膜厚とが異なることを特徴とする。
本発明に係る半導体装置は、上記の発明において、第3半導体層における第1電極側における不純物濃度と、第3半導体層における第2電極側における不純物濃度とが異なることを特徴とする。
本発明に係る半導体装置は、上記の発明において、第3半導体層と第2電極とが離間していることを特徴とする。
本発明に係る半導体装置は、上記の発明において、第3半導体層上に少なくとも1層の半導体層が積層され、第1電極が、第3半導体層上の少なくとも1層の半導体層上に乗り上げて階段形状を成すことを特徴とする。
本発明に係る半導体装置は、上記の発明において、第3半導体層上に選択的に第4半導体層および少なくとも1層の第5半導体層が順次積層され、第1電極が、第5半導体層上に乗り上げて階段形状を成すことを特徴とする。この構成において、第3半導体層上の一部に第4半導体層が積層されているとともに、第4半導体層上の全面に第5半導体層が積層されていることを特徴とする。
本発明に係る半導体装置は、上記の発明において、第5半導体層が、第2半導体層のバンドギャップより狭いバンドギャップの窒化物系半導体からなることを特徴とする。
本発明に係る半導体装置は、上記の発明において、第4半導体層がAlxGa1−xN(0<x≦1)からなり、膜厚が5nm以下であることを特徴とする。
本発明による半導体装置によれば、電界緩和効果と界面制御効果とを得ることができ、耐圧の向上と電流コラプスの抑制とをともに実現することができる。
以下、本発明の実施形態について図面を参照しつつ説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。また、本発明は以下に説明する実施形態によって限定されるものではない。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
(実施の形態1)
図1は、本発明の実施の形態1に係る半導体装置の模式的な断面図である。この半導体装置1は、ショットキーバリアダイオード、またはMISFETやHFETなどの電界効果トランジスタであって、基体11上に形成された、第1半導体層12、第2半導体層13、第3半導体層14、第1電極15、および第2電極16を備えている。
図1は、本発明の実施の形態1に係る半導体装置の模式的な断面図である。この半導体装置1は、ショットキーバリアダイオード、またはMISFETやHFETなどの電界効果トランジスタであって、基体11上に形成された、第1半導体層12、第2半導体層13、第3半導体層14、第1電極15、および第2電極16を備えている。
基体11は、第1半導体層12の下地となる層であり、たとえば、Si、SiC、サファイア、またはGaN等からなる基板上に、適宜バッファ層などの所望の半導体層が形成された構成を有する。
第1半導体層12は、窒化物系半導体からなる層であり、電子走行層として機能する。第2半導体層13は、第1半導体層12の表面に形成され、第1半導体層12よりもバンドギャップが広い窒化物系半導体からなり、電子供給層(バリア層)として機能する。第2半導体層13は、膜厚がたとえば15〜40nm、好ましくは20〜30nmであり、Al組成がたとえば15〜35%であり、20〜30%であればより好ましい。
第3半導体層14は、第2半導体層13の表面の部分に、第1電極15側の一部が階段状に形成された階段状部を有して設けられる。第3半導体層14は、第2半導体層13のバンドギャップと等しいまたはより狭いバンドギャップの窒化物系半導体からなり、キャップ層として機能する。第3半導体層14は、階段状部の厚い部分の膜厚がたとえば10〜200nm、好適には30〜180nm、階段状部以外の薄い部分の膜厚がたとえば1〜50nm、好適には1〜30nmであり、Al組成はたとえば0〜20%、好適には0〜15%である。
以上の第1半導体層12はたとえばGaNからなり、第2半導体層13および第3半導体層14は、AlxGayInzN(0≦x,y,z≦1、x+y+z=1)からなる。この実施の形態1においては、第2半導体層13はたとえばAlGaNからなり、第3半導体層14はたとえばGaNからなる。なお、第1半導体層12、第2半導体層13、および第3半導体層14を構成する窒化物系半導体材料は、バンドギャップが所望の関係を満たすものであれば特に限定されない。ここで図2は、GaN膜とのバンドギャップの差とGaN膜との格子不整合の比率との関係を示すグラフである。図2から、第3半導体層14を構成するAlxGayInzN(0≦x,y,z≦1、x+y+z=1)のバンドギャップが、第2半導体層13を構成するAlxGayInzN(0≦x,y,z≦1、x+y+z=1)のバンドギャップより狭くなるように、それらの組成を適宜選択することによって、第2半導体層13および第3半導体層14を構成する材料として種々の窒化物系半導体を採用できることが分かる。なお、第1半導体層12および第2半導体層13との間においても同様である。
また、ここで、第2半導体層13としては、単層のAlxGayInzNに限定されるものではなく、複合層の界面に2次元電子ガスが発生しない範囲で、平均組成がAlxGayInzNとなるような、組成が互いに異なる複数の半導体層からなる積層構造としても良い。具体的にたとえば、GaN層とAlN層とを交互に繰り返して積層させた疑似混晶層としてもよい。この場合、上述した好適なAl組成は、平均Al組成に置き換えることが可能である。
また、図1に示すように、第1電極15は、第2半導体層13とショットキー接触するとともに、第3半導体層14の階段状部に乗り上げて、少なくとも1段の段差を有する階段形状を成している。なお、段差の数は特に限定されない。このような第1電極15の階段形状は、第3半導体層14の端部を階段状に形成し、その階段状の端部の表面に第1電極15を形成したり、第3半導体層14を多層構造として、その多層構造の端部を階段状に形成したりすることで実現できる。
また、第1電極15はたとえばNi/Au構造を有し、半導体装置1がダイオード(SBD)の場合にはアノード電極として機能し、電界効果トランジスタ(FET)の場合には、ゲート電極として機能する。さらに、第1電極15は、第2半導体層13とショットキー接触するショットキー接触部15aを有する。このように、第1電極15がショットキー接触部15aを有することにより、半導体装置1におけるしきい値を下げ、オン抵抗も下げることができる。なお、半導体装置1がMISFETの場合には、ゲート電極としての第1電極15は、第2半導体層13および第3半導体層14上に絶縁膜を介して設けられる。
一方、第2電極16は、第2半導体層13の表面において第1電極15とは隔てて、第3半導体層14の他端部側に形成されている。第2電極16はたとえばTi/Al構造を有し、第2半導体層13にオーミック接触している。ここで、第2電極16は、第2半導体層13の表面に設けられる場合に限定されるものではない。例えば、図7に示すように、第2電極16と第2半導体層13との間に、たとえば第3半導体層14の一部や別途形成したたとえばGaN層などの、オーミックコンタクトを妨げない層を設けてもよい。また、図8に示すように、第2半導体層13の表面から第1半導体層12の内部に至る深さまでエッチング除去した部分に、第1半導体層12における第2半導体層13との界面に形成された2次元電子ガスに直接オーミックコンタクトをとるように、エッチング溝の領域に第2電極16を形成してもよい。すなわち、第2電極16は、第1半導体層12、第2半導体層13、および第3半導体層14を含んで構成される半導体積層体の少なくとも一部の層の上に設けられている。たとえば、図8では、第2電極16が2次元電子ガスに直接接する位置までエッチング除去しているが、第2半導体層13の内部に至る深さの溝に第2電極16を形成してもよい。
また、第2電極16は、第3半導体層14の他端部とは離間して形成されている。これにより、第1電極15と第2電極16との間のリークが低減される。また、第2電極16と第3半導体層14との離間間隔は、Alを含む窒化物系半導体から構成される第2半導体層13の露出による電流コラプスの発生や界面準位に関する不具合が生じない範囲にするのが望ましく、具体的には、1〜1000nm、好適には、1〜200nmである。
なお、以上の第2半導体層13、第3半導体層14、第1電極15、および第2電極16の表面を覆うようにして、たとえばSiNx、SiO2、Al2O3などの絶縁体からなる保護膜(図示せず)を設けても良い。
以上のように構成された実施の形態1による半導体装置1においては、第2半導体層13のバンドギャップが第1半導体層12のバンドギャップよりも広く、第1半導体層12における第2半導体層13との界面に、ピエゾ分極や自発分極によりキャリアとしての2次元電子ガス(2DEG)7が発生している。ここで、第1電極15の端部の第3半導体層14の階段状部直下の第1領域である領域Aでは、領域A以外の領域よりもキャリア密度が低くなっている。また、第1電極15と第2電極16との間における第3半導体層14の階段状部以外の部分直下の第2の領域である領域Bにおいては、領域Aよりもキャリア密度が高くなっているとともに、領域A,B以外の領域である第3の領域よりもキャリア密度が低くなっている。図1では、キャリア密度を破線の太さで表している。すなわち、領域Aでは2次元電子ガス7aのキャリア密度はその他の領域の2次元電子ガス7,7bのキャリア密度よりも低く(破線が細く)なっている。また、領域Bでは2次元電子ガス7bのキャリア密度は、領域Aの2次元電子ガス7aのキャリア密度より高く(破線が太く)、領域A,B以外の領域の2次元電子ガス7のキャリア密度よりも低く(破線が細く)なっている。たとえば、領域Aでの2次元電子ガス7aのキャリア密度Nsは1012cm−2のオーダーで、450V以上の耐圧を確保するためには6×1012cm−2以下、600V以上の耐圧を確保するためには4×1012cm−2以下であるが、領域A,B以外の領域での2次元電子ガス7のキャリア密度Nsは1×1013cm−2程度である。
ここで、アノード電極(第1電極15)とカソード電極(第2電極16)との間に逆電圧を印加すると、第1電極15側から2次元電子ガス7が徐々に空乏化していく。このとき、第1電極15と第3半導体層14の階段状部直下であって距離が近い領域Aの2次元電子ガス7aとの間に強い電界が発生する。しかしながら、2次元電子ガス7aはキャリア密度が低くされており空乏化しやすいため、第1電極15と2次元電子ガス7aとの間の電界が強くなる前に2次元電子ガス7aが空乏化する。これによって、第3半導体層14中での強い電界の発生が抑制または防止される。その結果、半導体装置1の耐圧の低下が抑制され、素子特性の劣化も抑制される。また、第3半導体層14によって第2半導体層13の表面が可能な限り露出しないようにしていることにより、さらに上層に形成される絶縁体からなる保護膜(図示せず)と第2半導体層13との界面特性を制御して、界面制御効果を確保することができる。
(実施の形態2)
次に、本発明の実施の形態2による半導体装置について説明する。図3は、本発明の実施の形態2に係る半導体装置の模式的な断面図である。図3に示すように、この半導体装置2は、実施の形態1と同様、ショットキーバリアダイオード、またはHFETなどの電界効果トランジスタである。また、半導体装置2は、基体11上に形成された、第1半導体層12、第2半導体層13、第3半導体層フィールドプレート部17、第3半導体層キャップ部18、第1電極15、および第2電極16を備える。ここで、第3半導体層フィールドプレート部17は、実施の形態1における第3半導体層14の階段状部にたとえばイオン注入法などによって選択的にp型不純物がドープされたp型AlxGayInzN(0≦x,y,z≦1、x+y+z=1)からなる。また、実施の形態1における第3半導体層14の階段状部以外の第3半導体層キャップ部18は、たとえばアンドープAlxGayInzN(0≦x,y,z≦1、x+y+z=1)からなる。この実施の形態2においては、第3半導体層フィールドプレート部17はp型GaNからなり、第3半導体層キャップ部18はアンドープGaN(u−GaN)からなる。その他の構成は実施の形態1と同様であるので、説明を省略する。
次に、本発明の実施の形態2による半導体装置について説明する。図3は、本発明の実施の形態2に係る半導体装置の模式的な断面図である。図3に示すように、この半導体装置2は、実施の形態1と同様、ショットキーバリアダイオード、またはHFETなどの電界効果トランジスタである。また、半導体装置2は、基体11上に形成された、第1半導体層12、第2半導体層13、第3半導体層フィールドプレート部17、第3半導体層キャップ部18、第1電極15、および第2電極16を備える。ここで、第3半導体層フィールドプレート部17は、実施の形態1における第3半導体層14の階段状部にたとえばイオン注入法などによって選択的にp型不純物がドープされたp型AlxGayInzN(0≦x,y,z≦1、x+y+z=1)からなる。また、実施の形態1における第3半導体層14の階段状部以外の第3半導体層キャップ部18は、たとえばアンドープAlxGayInzN(0≦x,y,z≦1、x+y+z=1)からなる。この実施の形態2においては、第3半導体層フィールドプレート部17はp型GaNからなり、第3半導体層キャップ部18はアンドープGaN(u−GaN)からなる。その他の構成は実施の形態1と同様であるので、説明を省略する。
この半導体装置2においては、第1電極15の端部の第3半導体層フィールドプレート部17がp型窒化物系半導体から構成されていることにより、この直下の第1領域としての領域Aにおける2次元電子ガス7aのキャリア密度が、領域A以外の領域よりも低くなっている。また、第3半導体層キャップ部18直下の第2の領域である領域Bにおいては、領域Aよりもキャリア密度が高くなっているとともに、領域A,B以外の領域である第3の領域よりもキャリア密度が低くなっている。図3では、キャリア密度を破線の太さで表している。すなわち、領域Aでは2次元電子ガス7aのキャリア密度はその他の領域の2次元電子ガス7,7cのキャリア密度よりも低く(破線が細く)なっている。また、領域Bでは2次元電子ガス7cのキャリア密度は、領域Aの2次元電子ガス7aのキャリア密度より高く(破線が太く)、領域A,B以外の領域の2次元電子ガス7のキャリア密度よりも低く(破線が細く)なっている。また、第3半導体層キャップ部18によって、第2半導体層13の表面の露出が最小限になっている。したがって、実施の形態2においても、実施の形態1と同様の効果を得ることができる。さらに、第1電極15の端部の第3半導体層フィールドプレート部17がp型窒化物系半導体から構成されていることにより、同じ組成と膜厚であってアンドープ窒化物系半導体によって構成された場合に比べて、2次元電子ガスのキャリア密度を効果的に低減でき、高耐圧を実現できる。
(実施の形態3)
次に、本発明の実施の形態3による半導体装置について説明する。図4は、本発明の実施の形態3に係る半導体装置の模式的な断面図である。図4に示すように、この半導体装置3は実施の形態1,2と同様、ショットキーバリアダイオードまたはHFETなどの電界効果トランジスタである。また、半導体装置3は、基体11上に形成された、第1半導体層12、第2半導体層13、第3半導体層フィールドプレート部19、第3半導体層キャップ部20、第1電極15、および第2電極16を備える。ここで、第3半導体層フィールドプレート部19は、実施の形態1における第3半導体層14の階段状部と同様の構成である。また、第3半導体層キャップ部20は、実施の形態1における第3半導体層14の階段状部以外の部分に、たとえばイオン注入法などによってn型不純物が選択的にドープされたn型AlxGayInzN(0≦x,y,z≦1、x+y+z=1)からなる。ここで、この実施の形態3においては、第3半導体層フィールドプレート部19はたとえばGaNからなり、第3半導体層キャップ部20はたとえばn型GaNからなる。その他の構成は実施の形態1と同様であるので説明を省略する。
次に、本発明の実施の形態3による半導体装置について説明する。図4は、本発明の実施の形態3に係る半導体装置の模式的な断面図である。図4に示すように、この半導体装置3は実施の形態1,2と同様、ショットキーバリアダイオードまたはHFETなどの電界効果トランジスタである。また、半導体装置3は、基体11上に形成された、第1半導体層12、第2半導体層13、第3半導体層フィールドプレート部19、第3半導体層キャップ部20、第1電極15、および第2電極16を備える。ここで、第3半導体層フィールドプレート部19は、実施の形態1における第3半導体層14の階段状部と同様の構成である。また、第3半導体層キャップ部20は、実施の形態1における第3半導体層14の階段状部以外の部分に、たとえばイオン注入法などによってn型不純物が選択的にドープされたn型AlxGayInzN(0≦x,y,z≦1、x+y+z=1)からなる。ここで、この実施の形態3においては、第3半導体層フィールドプレート部19はたとえばGaNからなり、第3半導体層キャップ部20はたとえばn型GaNからなる。その他の構成は実施の形態1と同様であるので説明を省略する。
この半導体装置3においては、第3半導体層フィールドプレート部19が、実施の形態1における第3半導体層14の階段状部と同様の構成であることにより、その直下における第1領域としての領域Aにおける2次元電子ガス7aのキャリア密度は、その他の領域よりも低くなっている。また、第3半導体層キャップ部20がn型窒化物系半導体から構成されていることにより、その直下における第2領域としての領域Bにおける2次元電子ガス7dのキャリア密度は、第3半導体層キャップ部20が同じ組成で同じ膜厚の半導体層であってアンドープまたはp型の窒化物系半導体層の場合よりも高くなる。図4では、キャリア密度を破線の太さで表している。すなわち、領域Aでは2次元電子ガス7aのキャリア密度はその他の領域の2次元電子ガス7,7dのキャリア密度よりも低く(破線が細く)なっている。また、領域Bでは2次元電子ガス7dのキャリア密度は、領域Aの2次元電子ガス7aのキャリア密度より高く(破線が太く)、領域A,B以外の第3の領域の2次元電子ガス7のキャリア密度と同程度または高くなっている。たとえば、図4においては、領域Bにおけるキャリア密度は、領域A,B以外の領域と同程度のキャリア密度となっている。これによって、半導体装置3の耐圧の低下が抑制されるとともに、半導体装置3におけるオン抵抗が低減される。また、第3半導体層キャップ部20によって、第2半導体層13の表面の露出が最小限になっていることにより、実施の形態1,2と同様の界面制御効果をも得ることができる。
(実施の形態4)
次に、本発明の実施の形態4による半導体装置について説明する。図5および図6は、本発明の実施の形態4に係る半導体装置の製造方法を説明するための模式的な断面図である。図6に示すように、この半導体装置4は、実施の形態1による半導体装置1と同様に、ショットキーバリアダイオード、またはHFETなどの電界効果トランジスタであって、基体11上に形成された、第1半導体層12、第2半導体層13、キャップ層としての第3半導体層21、第4半導体層としてのエッチングストップ層22、フィールドプレート部としての第5半導体層23、第1電極15、および第2電極16を備えている。
次に、本発明の実施の形態4による半導体装置について説明する。図5および図6は、本発明の実施の形態4に係る半導体装置の製造方法を説明するための模式的な断面図である。図6に示すように、この半導体装置4は、実施の形態1による半導体装置1と同様に、ショットキーバリアダイオード、またはHFETなどの電界効果トランジスタであって、基体11上に形成された、第1半導体層12、第2半導体層13、キャップ層としての第3半導体層21、第4半導体層としてのエッチングストップ層22、フィールドプレート部としての第5半導体層23、第1電極15、および第2電極16を備えている。
そして、第3半導体層21および第5半導体層23はそれぞれ、Alx1Gay1Inz1N(0≦x1,y1,z1≦1、x1+y1+z1=1)、Alx2Gay2Inz2N(0≦x2,y2,z2≦1、x2+y2+z2=1)から構成され、この実施の形態4においては、それぞれたとえばGaNからなる。また、第4半導体層としてのエッチングストップ層22は、Alを含む窒化物系半導体、具体的にはたとえばAlwGa1−wN(x1,x2<w≦1)からなる。なお、エッチングストップ層22の膜厚は、エッチングストップとして機能するとともに、後述する露出したエッチングストップ層22の除去を容易にするために、好適には5nm以下である。さらに、第5半導体層23は、組成が同一または互いに異なる複数の半導体層から構成しても良い。その他の構成は実施の形態1と同様であるので、説明を省略する。
次に、この実施の形態4における半導体装置4の製造方法について説明する。すなわち、図5に示すように、この半導体装置4の製造においては、従来公知の方法により基体11上に第1半導体層12、第2半導体層13、第3半導体層21、エッチングストップ層22、および第5半導体層23を順次形成する。その後、たとえば塩素系ガスを用いたドライエッチング法により、エッチングストップ層22をエッチングストップとして第5半導体層23の一部をエッチング除去する。これにより、第3半導体層21上の残部に階段形状のフィールドプレート部となる第5半導体層23を形成する。なお、このエッチングストップ層22を第5半導体層23のエッチングストップとして使用するためには、エッチングストップ層22のAl組成比を第5の半導体層23のAl組成比より大きくするのが望ましい。
次に、たとえば水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、またはTMH(Trimethyl Oxyethyl Ammonium hydroxide)などのエッチング溶液を用いたウェットエッチング法により、露出したエッチングストップ層22をエッチング除去する。これにより、第3半導体層21上の一部にエッチングストップ層22が残され、エッチングストップ層22上の全面に第5半導体層23が形成される。その後、第2半導体層13にショットキー接触しつつ、第3半導体層21および第5半導体層23に乗り上げて階段状に第1電極15を形成する。また、第2半導体層13にオーミック接触しつつ第3半導体層21と離間させて第2電極16を形成する。以上により、図6に示す半導体装置4が得られる。
この実施の形態4によれば、実施の形態1と同様の第1電極15が乗り上げる第5半導体層23からなる階段状部を、エッチングストップ層22を用いて形成していることにより、実施の形態1と同様の効果を得ることができる。
以上、本発明の実施の形態について具体的に説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。たとえば、上述の実施の形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いてもよい。
すなわち、上述の実施の形態2においては、第1電極15側の第3半導体層フィールドプレート部17を階段状に形成しているが、第3半導体層フィールドプレート部17をp型窒化物系半導体から構成していることにより、その直下の領域Aにおける2次元電子ガス7aのキャリア濃度を低下させることできる。そのため、第3半導体層フィールドプレート部17を必ずしも階段状に形成する必要はなく、第3半導体層キャップ部18と同じ膜厚にしてもよい。
また、上述の実施の形態3においては、第1電極15側の第3半導体層フィールドプレート部19を階段状に形成しているが、第3半導体層キャップ部20をn型窒化物系半導体から構成していることにより、第3半導体層キャップ部20の直下の領域Bにおける2次元電子ガス7bのキャリア密度を増加させることができる。この場合、第3半導体層フィールドプレート部19直下の領域Aにおける2次元電子ガス7aのキャリア密度が、相対的に第3半導体層キャップ部20の直下の領域Bにおける2次元電子ガス7bのキャリア密度より低くなる。そのため、第3半導体層フィールドプレート部19は必ずしも階段状に形成する必要はなく、第3半導体層キャップ部20と同じ膜厚にしてもよい。
また、上述の実施の形態2,3の場合に限らず、不純物濃度の値を、n型を負、p型を正と定義した場合に、第3半導体層の第1電極15側における不純物濃度を、第3半導体層の第2電極16側における不純物濃度より大きくした方が耐圧確保とオン抵抗低減を両立できるため好ましい。
1,2,3,4 半導体装置
7,7a,7b,7c,7d 2次元電子ガス
11 基体
12 第1半導体層
13 第2半導体層
14,21 第3半導体層
15 第1電極
15a ショットキー接触部
16 第2電極
17,19 第3半導体層フィールドプレート部
18,20 第3半導体層キャップ部
22 エッチングストップ層
23 第5半導体層
7,7a,7b,7c,7d 2次元電子ガス
11 基体
12 第1半導体層
13 第2半導体層
14,21 第3半導体層
15 第1電極
15a ショットキー接触部
16 第2電極
17,19 第3半導体層フィールドプレート部
18,20 第3半導体層キャップ部
22 エッチングストップ層
23 第5半導体層
Claims (12)
- 基体と、
前記基体上に形成された窒化物系半導体からなる第1半導体層、前記第1半導体層の上に形成され前記第1半導体層よりもバンドギャップが広い窒化物系半導体からなる第2半導体層、および前記第2半導体層の上に選択的に形成され前記第2半導体層よりもバンドギャップが狭い窒化物系半導体からなる第3半導体層、を含む半導体積層体と、
前記第2半導体層の上に形成され前記第3半導体層の一部の上に乗り上げて少なくとも1段の段差を有する階段形状を成している第1電極と、
前記半導体積層体の少なくとも一部の層の上に設けられる第2電極と、
を備え、
前記第1半導体層の前記第2半導体層との界面にはキャリアが発生しており、前記第3半導体層の直下の領域のうちの、前記第1電極の段差部分の直下の第1領域における前記キャリアのキャリア密度が、他の領域である第2領域におけるキャリア密度よりも低い
ことを特徴とする半導体装置。 - 前記第1電極は、前記第2半導体層とショットキー接触していることを特徴とする請求項1に記載の半導体装置。
- 前記第1電極と前記第2半導体層との間に絶縁膜が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第2半導体層は、AlxGayInzN(0≦x,y,z≦1、x+y+z=1)からなることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記第3半導体層の前記第1電極側の膜厚と、前記第3半導体層の前記第2電極側の膜厚とが異なることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 前記第3半導体層における前記第1電極側における不純物濃度と、前記第3半導体層における前記第2電極側における不純物濃度とが異なることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 前記第3半導体層と前記第2電極とが離間していることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
- 前記第3半導体層上に少なくとも1層の半導体層が積層され、前記第1電極が、前記第3半導体層上の前記少なくとも1層の半導体層上に乗り上げて前記階段形状を成すことを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
- 前記第3半導体層上に選択的に第4半導体層および少なくとも1層の第5半導体層が順次積層され、前記第1電極が、前記第5半導体層上に乗り上げて前記階段形状を成すことを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
- 前記第3半導体層上の一部に前記第4半導体層が積層されているとともに、前記第4半導体層上の全面に前記第5半導体層が積層されていることを特徴とする請求項9に記載の半導体装置。
- 前記第5半導体層が、前記第2半導体層のバンドギャップより狭いバンドギャップの窒化物系半導体からなることを特徴とする請求項9または10に記載の半導体装置。
- 前記第4半導体層がAlxGa1−xN(0<x≦1)からなり、膜厚が5nm以下であることを特徴とする請求項9〜11のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013123867A JP2014241379A (ja) | 2013-06-12 | 2013-06-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013123867A JP2014241379A (ja) | 2013-06-12 | 2013-06-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014241379A true JP2014241379A (ja) | 2014-12-25 |
Family
ID=52140487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013123867A Pending JP2014241379A (ja) | 2013-06-12 | 2013-06-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014241379A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143865A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社豊田中央研究所 | ダイオード |
US11646366B2 (en) | 2020-01-24 | 2023-05-09 | Fujitsu Limited | Semiconductor device |
-
2013
- 2013-06-12 JP JP2013123867A patent/JP2014241379A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143865A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社豊田中央研究所 | ダイオード |
US11646366B2 (en) | 2020-01-24 | 2023-05-09 | Fujitsu Limited | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9412856B2 (en) | Semiconductor device | |
JP2013235873A (ja) | 半導体装置およびその製造方法 | |
CN107112241B (zh) | 半导体装置 | |
JP5190923B2 (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
KR101248202B1 (ko) | 향상 모드 고 전자이동도 트랜지스터 및 그 제조방법 | |
JP2010153493A (ja) | 電界効果半導体装置及びその製造方法 | |
JP2007035905A (ja) | 窒化物半導体素子 | |
JP2009200096A (ja) | 窒化物半導体装置とそれを含む電力変換装置 | |
US9076850B2 (en) | High electron mobility transistor | |
JP6343807B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2008016588A (ja) | GaN系半導体素子 | |
US20150263155A1 (en) | Semiconductor device | |
JP6244557B2 (ja) | 窒化物半導体デバイス | |
JP2011009493A (ja) | 半導体装置およびその製造方法 | |
JP2011029507A (ja) | 半導体装置 | |
TWI509797B (zh) | 化合物半導體裝置及其製造方法 | |
JP5415668B2 (ja) | 半導体素子 | |
JP2014157993A (ja) | 半導体装置 | |
JP2008153350A (ja) | 半導体装置 | |
JP6530210B2 (ja) | 半導体装置及びその製造方法 | |
JP2014241379A (ja) | 半導体装置 | |
JP2013232578A (ja) | ショットキーバリアダイオード | |
JP2015126034A (ja) | 電界効果型半導体素子 | |
JP6047998B2 (ja) | 半導体装置 | |
JP5697046B2 (ja) | 高移動度電界効果トランジスタ |