TW201406238A - 佈線基板及佈線基板之製造方法 - Google Patents

佈線基板及佈線基板之製造方法 Download PDF

Info

Publication number
TW201406238A
TW201406238A TW102117167A TW102117167A TW201406238A TW 201406238 A TW201406238 A TW 201406238A TW 102117167 A TW102117167 A TW 102117167A TW 102117167 A TW102117167 A TW 102117167A TW 201406238 A TW201406238 A TW 201406238A
Authority
TW
Taiwan
Prior art keywords
wiring
metal foil
layer
layers
plating
Prior art date
Application number
TW102117167A
Other languages
English (en)
Other versions
TWI587762B (zh
Inventor
Atsushi Nakamura
Tsukasa Nakanishi
Takayuki Matsumoto
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW201406238A publication Critical patent/TW201406238A/zh
Application granted granted Critical
Publication of TWI587762B publication Critical patent/TWI587762B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

一種佈線基板，其包括：一樹脂基板，其中一第一通孔和一第二通孔形成於內；金屬箔，其形成於該樹脂基板的一表面上，覆蓋該第一和第二通孔，且被一邊界而分隔為一第一側金屬箔和一第二側金屬箔；一第一連接部，由一鍍膜形成，連接至該第一通孔內部的該第一側金屬箔；一第二連接部，由一鍍膜形成，連接至該第二通孔內部的該第二側金屬箔；一第一縫隙，以面對該邊界穿越該第一連接部而形成，且貫穿該金屬箔和該第一連接部；一第二縫隙，以面對該邊界穿越該第二連接部而形成，且貫穿該金屬箔和該第二連接部；第一和第二鍍層，係形成在該第一和第二側金屬箔之前表面上，該第一和第二連接部之底表面上，以及該第一和第二側金屬箔之第一和第二縫隙內部之側表面上。

Description

佈線基板及佈線基板之製造方法
在此討論之實施例有關於佈線基板及佈線基板之製造方法。
例如，日本專利申請No.2009-147210中揭露一電路板，其包括一陶瓷板，具有彼此面對的第一和第二表面；一佈線導體，形成在陶瓷板的第一表面且包括一連接區，由鎢或鉬作為主要成份而製得，經由銀焊劑有一導線端子與其連接；以及一銅或銅合金層，形成在陶瓷板的第二表面。
在上述電路板的例子中，因為佈線導體是印刷在陶瓷板上的，為了要達到電子零件的微小化，縮小佈線導體之間的溝槽是有限制的。
為了要達到電子零件的微小化，最好是形成複數個佈線而***微細的溝槽。
因此，本實施例的目的為提供一佈線基板，在其上有複數佈線形成，且有微細溝槽***，並且提供此佈線基板的製造方法。
依據實施例的一特徵，一種佈線基板包括：一樹 脂基板，其中一第一通孔和一第二通孔形成於內；金屬箔，其形成於該樹脂基板的一表面上，覆蓋該第一和第二通孔，且被一邊界而分隔為一第一側金屬箔和一第二側金屬箔；一第一連接部，由一鍍膜形成，連接至該第一通孔內部的該第一側金屬箔；一第二連接部，由一鍍膜形成，連接至該第二通孔內部的該第二側金屬箔；一第一縫隙，以面對該邊界穿越該第一連接部而形成，且貫穿該金屬箔和該第一連接部；一第二縫隙，以面對該邊界穿越該第二連接部而形成，且貫穿該金屬箔和該第二連接部；一第一鍍層，係形成在該第一側金屬箔之一前表面上，該第一連接部之一底表面上，以及該第一側金屬箔之第一縫隙內部之一側表面上；以及一第二鍍層，係形成在該第二側金屬箔之一前表面上，該第二連接部之一底表面上，以及該第二側金屬箔之第二縫隙內部之一側表面上。
本發明之目的和優點，可藉由所附申請專利範圍中特別指出的元件和組合而得以瞭解及得到。
可瞭解到上述一般說明和以下詳細說明，都只是用作範例和說明，並不是用來限制本發明之申請專利範圍。
1A‧‧‧LED模組
1B‧‧‧IC模組
10‧‧‧佈線基板
11‧‧‧陶瓷板
12A和12B‧‧‧佈線層
13A和13B‧‧‧電極
14A和14B‧‧‧連接部
15A和15B‧‧‧鍍層
15A1,15B1‧‧‧鎳鍍層
15A2,15B2‧‧‧金鍍層
20‧‧‧LED
21和22‧‧‧端子
30‧‧‧金屬板
31A,31B‧‧‧佈線層
32A和32B‧‧‧焊劑
33‧‧‧樹脂層
40‧‧‧封裝樹脂
50‧‧‧IC晶片
60A‧‧‧基座
60B‧‧‧導線
61‧‧‧接合佈線
70‧‧‧成型樹脂
80‧‧‧電路板
81‧‧‧佈線層
82‧‧‧焊劑
100‧‧‧LED模組
110‧‧‧佈線基板
111,111A‧‧‧樹脂膜
111B,111B1,111B2和111B3‧‧‧通孔
111C‧‧‧扣鏈洞
112,112A‧‧‧接合層
113‧‧‧銅箔
113A和113B‧‧‧佈線層
113A1,113A2‧‧‧佈線層之凹陷
113B1,113B2‧‧‧佈線層之凸起
113C1,113C2,113C3‧‧‧銅箔
113D1和113D2‧‧‧邊界部
113E‧‧‧電力供應線
114A和114B‧‧‧連接部
114C1,114C2,114C3‧‧‧連接部
115A,115B,115C‧‧‧鍍層
115A1,115B1‧‧‧鎳鍍層
115A2,115B2‧‧‧金鍍層
116,116L和116R‧‧‧絕緣層
116A,116B‧‧‧開口部
117‧‧‧阻焊層
120‧‧‧遮罩帶
130A,130B,130C‧‧‧縫隙
200‧‧‧IC模組
210‧‧‧佈線基板
211‧‧‧樹脂膜
212‧‧‧接合層
213A,213B,213C‧‧‧佈線層
213D1和213D2‧‧‧邊界部
214A和214B‧‧‧連接部
215A,215B,215C‧‧‧鍍層
215A1,215B1,215C1‧‧‧鎳鍍層
215A2,215B2,215C2‧‧‧金鍍層
270‧‧‧成型樹脂
300‧‧‧LED模組
310‧‧‧佈線基板
314A1,314A2,314B1,314B2‧‧‧連接部
315A1,315A2,315B1,315B2‧‧‧鍍層
315A11,315B11,315A21,315B21‧‧‧鎳鍍層
315A12,315B12,315A22,315B22‧‧‧金鍍層
316‧‧‧絕緣層
316A‧‧‧開口部
332A1,332A2,332B1,332B2‧‧‧焊劑
第1圖為比較例1之LED模組1A的剖面圖；第2圖為比較例2之IC模組1B的剖面圖；第3圖為實施例1之LED模組100的剖面圖；第4圖顯示實施例1之佈線基板110之製造方法的剖面圖；第5圖顯示實施例1之佈線基板110之製造方法的剖面圖； 第6圖顯示實施例1之佈線基板110之製造方法的剖面圖；第7圖顯示實施例1之佈線基板110之製造方法的剖面圖；第8圖顯示實施例1之佈線基板110之製造方法的剖面圖；第9圖顯示實施例1之佈線基板110之製造方法的剖面圖；第10圖為實施例2之IC模組200之剖面圖；第11圖顯示一LED模組300的剖面圖，其包括實施例3之佈線基板310。
本發明較佳實施例將參考所附圖式進行說明。
當相同參考標號附於相同元件時，省略該元件的重覆說明。
以下，在說明本實施例之佈線基板及佈線基板之製造方法之前，先說明比較例1和2之佈線基板。
<比較例1>
第1圖為比較例1之發光二極體(LED)模組1A之剖面圖。
比較例1之LED模組1A包括一佈線基板10、一LED20、一金屬板30、和一封裝樹脂40。
佈線基板10包括一陶瓷板11、佈線層12A和12B、電極13A和13B、連接部14A和14B、以及鍍層15A和15B。佈線基板10與金屬板30之佈線層31A,31B連接，而LED 20設置於佈線基板10之上。LED 20和佈線基板10以封裝樹脂40覆蓋，並位於金屬板30上。
陶瓷板11是由陶瓷，例如氧化鋁或氮化鋁所製。 陶瓷板11是用於將LED設置於其上。
佈線層12A，12B係形成於陶瓷板11之一上表面。參考第1圖，兩佈線層12A,12B形成的方式為彼此分隔。佈線層12A,12B是以印刷的方式，例如印刷銀漿的方式，形成於陶瓷板11的上表面。以印刷銀漿方式形成佈線層12A,12B的原因是，因為佈線層12A,12B可以相當低價形成。
電極13A,13B係形成於陶瓷板11的下表面。參考第1圖，兩佈線層12A,12B形成的方式為彼此分隔。例如，電極13A,13B可以印刷銀漿的方式形成於陶瓷板11的下表面。以印刷銀漿方式形成電極13A,13B的原因是，電極13A,13B是以和佈線層12A,12B類似的方式形成。
連接部14A,14B係形成在陶瓷板11的一側面。參考第1圖，連接部14A,14B將兩佈線層12A,12B連接於兩電極13A,13B。不同的是，在第1圖左邊的佈線層12A和電極13A是經由連接部14A而連接的。而，在第1圖右邊的佈線層12B和電極13B是經由連接部14B而連接的。
例如，連接層14A,14B可由將銀漿印刷於陶瓷板11的下表面而形成。
鍍層15A,15B係分別形成在佈線層12A,12B，電極13A,13B，以及連接部14A,14B的表面。鍍層15A具有兩層結構：鎳鍍層15A1，和金鍍層15A2。鍍層15B具有兩層結構：鎳鍍層15B1，和金鍍層15B2。
鎳鍍層15A1形成於佈線層12A，電極13A，和連接部14A上的方式可為，例如電鍍法。再者，金鍍層15A2的 形成方式，例如，以電鍍法，而將金鍍膜形成在鎳鍍層15A1的表面。
鎳鍍層15B1形成於佈線層12B，電極13B，和連接部14B的方式可為，例如電鍍法。再者，金鍍層15B2的形成方式，例如，以電鍍法，而將金鍍膜形成在鎳鍍層15B1的表面。
LED 20包括端子21和22，並以半導體製程而製造。端子21在左邊連接於佈線層12A，端子21在右邊連接於佈線層12B。端子21和22，例如，是焊劑、金、或類似物的凸塊。當端子21和22是焊劑時，使焊劑熔融即足夠連接佈線層12A和12B。同時，如果端子21和22是由金凸塊製成的，則藉由壓力接合可足夠連接佈線層12A和12B。LED 20係藉由端子21和22而覆晶架設在佈線基板10上。
金屬板30是板狀構件，由金屬製成，例如鋁、銅、或其類似物。一樹脂層33形成在金屬板30的上表面。佈線層31A和31B係形成在樹脂層33上。
例如，樹脂層33是將環氧樹脂層積(黏合)在金屬板30之上表面而形成的。
佈線層31A,31B形成在樹脂層33上表面的方式是印刷，例如印刷銀漿。參考第1圖，顯示兩佈線層31A和31B對應兩電極13A和13B。
電極13A和13B係位於陶瓷板11的下表面，且藉由焊劑32A,32B而連接於佈線層31A,31B。事實上，電極13A,13B以及連接部14A,14B是以焊劑32A,32B經由鍍層15A, 15B而連接於佈線層31A,31B。
連接部14A,14B(以及位於陶瓷板11下表面的電極13A,13B)以焊劑32A,32B而連接於佈線層31A,31B的原因，是可藉由焊劑32A,32B增加連接強度，而改善連接可靠度。
焊劑32A,32B係將電極13A,13B以及連接部14A,14B之下部連接到佈線層31A,31B。焊劑32A,32B可為，例如，無鉛焊劑，如含錫、銀、銅的SnAgCu焊劑，含錫和銅的SnCu焊劑，含錫、鋅、鋁的SnZnAl焊劑，或其類似物。
例如，封裝樹脂40形成方式可為，將螢光材料加到矽基樹脂或環氧樹脂中。藉由將上述樹脂成型或填充，LED 20被封裝在金屬板30上。佈線基板10係被封裝在LED 20和金屬板30之間。
在比較例1之LED模組1A中，佈線層31A和31B之中的一者係連接於電源的正電極端，而另一者係連接於電源的負電極端。因此，經由佈線基板10，電源可供應於LED 20而使其發光。
此時，由LED 20發出的熱會由佈線基板10而傳到金屬板30。然後，熱被金屬板而輻射發散。因此，LED 20可被冷卻。
隨著LED 20的小型化，要縮短端子21和22之間的距離。
因此，較佳的是縮短佈線基板10之兩佈線層12A和12B之間的溝槽(精細地設置兩佈線層)。
然而，在陶瓷板11表面上形成的佈線層12A和12B是彼此絕緣的。因此，由於兩佈線層12A和12B是使用印刷法形成的，縮短其間的溝槽(精細地設置兩佈線層)會有限制。
再者，縮短兩佈線層12A和12B之間的溝槽，可考慮用半加成(semiadditive)製程來形成佈線層12A和12B。然而，半加成製程需進行無電電鍍和電解電鍍。因此，會有LED模組1A製造成本增加的問題。
接著，說明比較例2之積體電路(IC)模組1B。
<比較例2>
第2圖為比較例2之IC模組1B的剖面圖。
IC模組1B包括一IC晶片50、一基座60A、一導線60B、一成型樹脂70、和一電路板80。
IC晶片50係使用半導體製程而製造。IC晶片50具有既定的操作功能。IC晶片50設置於基座60A之上，且藉由接合佈線61而連接至導線60B。參考第2圖，顯示兩導線60B和兩接合佈線61。然而，可能存在許多導線60B和許多接合佈線。
將導線架之架子切割且移除，而得到基座60A和導線60B。基座60A的平面圖是板形長方形的構件。導線60B的剖面圖實質上的形狀是像字母”U”。
IC晶片50係架設於導線架的基座60A之上，導線架包括基座60A和導線60B。IC晶片50藉由接合佈線61而連接於導線60B的一端，且IC晶片被成型樹脂70而覆蓋。然後，切割並移除導線架的架子。在架子移除後，得到第2圖 所示之IC模組1B。
導線60B的另一端係以焊劑82而連接於電路板80的一佈線層81。
成型樹脂70是，例如，由環氧樹脂而製成。使用嵌入成型而製造成型樹脂70，以覆蓋IC晶片50、基座60A、和導線60B一端的一側。
電路板80可由符合耐燃FR4標準(standard of Flame Retardant 4)的玻璃環氧樹脂而製得。佈線層81係形成在電路板80的表面上。
在上述比較例2的IC模組1B中，IC晶片50係經由接合佈線61、導線60B、和佈線層81而連接於一外部電路，藉此完成既定的操作。
在比較例2的IC模組1B中，隨著IC晶片50的小型化，要縮短基座60A和導線60B之間的距離，且要縮短導線60B之間許多溝槽的距離。
然而，基座60A和導線60B的形成方式為，將一金屬板(例如箍)以不鏽鋼沖壓件進行沖壓。因此，基座60A和導線60B之間的距離，以及導線60B之間距離的縮小(精細地設置)受到限制的問題。
如上述，比較例1之LED模組1A和比較例2之IC模組1B中基座60A和導線60B的微製造(精細設置基座60A和導線60B)是很困難的。
因此，在以下實施例中，將說明佈線構造和佈線構造之製造方法，以解決這些問題。在以下實施例1至3中， 與比較例1和2相同標號者，是代表相同的構成元件，將省略這些構成元件的說明。
[a]實施例1
第3圖為實施例1之LED模組100的剖面圖。參考第3圖，(A)顯示實施例1之LED模組100的剖面圖，(B)顯示實施例1之LED模組100的平面圖。在第3圖中，(A)係沿著(B)之I-I線之剖面圖。
參考第3(A)圖，LED模組100包括一佈線基板110，一LED 20，一金屬板30，和一封裝樹脂40。
佈線基板110包括一樹脂膜111，一接合層112，佈線層113A和113B，連接部114A和114B，鍍層115A和115B，以及一絕緣層116。
佈線基板110係連接至金屬板30之佈線層31A和31B，而LED 20係架設在佈線基板110之上。LED 20和佈線基板110係在金屬板30上而以一封裝樹脂40覆蓋。
樹脂膜111例如由聚醯亞胺(polyimide)而製成。樹脂膜111是樹脂基板的一個例子。佈線層113A和113B係以接合層112而連接至樹脂膜111的上表面上。
參考第3圖，接合層112只存在於佈線基板110寬方向上的中間部。接合層112並不存在於佈線層113A和113B之間，且實質上不存在於連接部114A和114B之間。
接合層112是用來接合樹脂膜111上表面上的佈線層。接合層112，例如是由絕緣樹脂製成的一耐熱黏合劑，例如環氧黏合劑或聚醯亞胺黏合劑。
佈線層113A和113B是配合LED 20的端子21、22形成的。例如，佈線層113A和113B的形成方法是，將一銅箔以接合劑112黏合在樹脂膜111的上表面，再將銅箔以光微影製程進行圖案化而得。
鍍層115A和115B係形成在佈線層113A和113B的上表面。絕緣層116係形成在佈線層113A和113B上且在平面圖上不與LED 20重疊的部分。佈線層113A和113B的這個部分是位於佈線基板110寬度方向上外側的上表面。連接部114A和114B係連接至佈線層113A和113B的下表面。
LED 20的端子21和22係分別經由鍍層115A和115B而連接至佈線層113A和113B之上表面。
連接部114A和114B的上部係連接至佈線層113A和113B的下部。連接部114A和114B的形成方式為，在佈線層113A和113B的下表面形成一銅鍍膜，提供電力於佈線層113A和113B，並進行電鍍。
連接部114A和114B分別是第一連接部和第二連接部的例子。鍍層115A和115B係分別形成在連接部114A和114B的側表面和下表面。
連接部114A和114B的下表面係經由鍍層115A和115B，以及焊劑32A和焊劑32B而連接至佈線層31A和31B。
鍍層115A和115B係形成在佈線層113A和113B的上表面且沒有形成絕緣層的部分，並且形成在連接部114A和114B的側表面和下表面。
鍍層115A和115B，分別是第一鍍層和第二鍍層 的例子。
鍍層115A為具有鎳鍍層115A1和金鍍層115A2的雙層結構。鍍層115B為具有鎳鍍層115B1和金鍍層115B2的雙層結構。
例如，鎳鍍層115A1係形成在佈線層113A上表面且沒有絕緣層116的部分，並且形成在連接部114A的側表面和下表面。再者，金鍍層115A2的形成方式是，在鎳鍍層115A1的表面上提供金鍍膜，例如，使用電鍍製程。
例如，鎳鍍層115B1係形成在佈線層113B上表面且沒有絕緣層116的部分，並且形成在連接部114B的側表面和下表面。再者，金鍍層115B2的形成方式是，在鎳鍍層115B1的表面上提供金鍍膜，例如，使用電鍍製程。
形成絕緣層116之材料的製得方式為，將填料或色素，例如氧化鈦(TiO2)或硫酸鋇(BaSO4)，加到環氧樹脂或矽氧樹脂(silicone resin)中，例如有機聚矽氧烷(organopolysiloxane)。絕緣層116的絕緣樹脂可為一白色墨水，由絕緣樹脂材料製成。
將絕緣層116成型為類似長方形框架。提供LED 20於絕緣層116中間的一長方形開口部116A中。當絕緣層116是由白色墨水製造時，可改善反射率和熱輻射率，藉此改善亮度和熱輻射能力。不同的是，在此情況下，絕緣層116作為反射膜。
第3圖(B)顯示LED 20，樹脂層33，佈線層113A和113B，以及絕緣層116之間的位置關係。
上述實施例1的佈線基板係藉由焊劑32A和焊劑32B而架設在金屬板30之上的，而LED 20係架設在佈線基板110的上表面。佈線基板110架設在金屬板30上，而鍍層115A和115B的外側面和鍍層115A和115B的下表面係藉由焊劑32A和焊劑32B而連接至佈線層31A和31B。
LED 20和佈線基板110是以封裝樹脂40而覆蓋。
如上述，實施例1之LED模組100得以完成。於是，經由佈線層31A和31B而將電力提供至LED 20，使LED 20發光。
再者，在實施例1之佈線基板110中，鍍層115A和115B係形成在對應連接部114A和114B之下表面和側表面。於是，連接部114A和114B的下表面和側表面的溼潤力可得以改善。
因此，焊劑32A和焊劑32B延伸到佈線基板110的側表面，藉此增加焊劑32A和焊劑32B的連接強度。於是，可改善焊劑32A和焊劑32B的連接可靠度。
再者，在實施例1之佈線基板110中，佈線層113A和113B的形成方法是，將銅箔以接合層112黏著在樹脂膜111上，再使用光微影製程將銅箔圖案化。於是，佈線層113A和113B之間的距離可得以縮短。不同的是，佈線層113A和113B可精細地形成。
之後，說明實施例1之佈線基板110的製造方法。再者，說明可精細形成佈線層113A和113B的原因。
第4圖至第9圖顯示實施例1之佈線基板110的 製造方法。
在此，說明使用聚醯亞胺絕緣樹脂帶作為基礎材料，以捲軸至捲軸(reel-to-reel)方法而製造實施例1之佈線基板110的製造模式。
第4、6、8圖為相對於第3圖之一對佈線基板的剖面圖，佈線基板為側面對側面地設置。說明的前提是，一對佈線基板110是以第4、6、8圖之剖面結構而得到，並且得到沿著聚醯亞胺絕緣樹脂帶縱向設置之兩排的複數個佈線基板110。
如第4(A)圖所示，將一黏合劑覆蓋在樹脂膜111A的前表面(第4圖的上表面)，而得到一接合層112A。也可以不覆蓋黏合層，而將一黏合膜120接合至樹脂膜111A的前表面。
參考第4(B)圖，以沖壓製程形成三個通孔111B1,111B2和111B3。當三個通孔111B1,111B2和111B3不特別區分時，這些通孔可正確地被指為通孔111B。
三個通孔111B1,111B2和111B3貫穿樹脂膜111A和接合層112A。在此製程中，藉由沖壓製程同時形成用於製造佈線基板110的扣鏈洞111C。
第4(B)圖為第5圖沿著箭頭A-A所指之線而視之剖面圖。第5圖為平面圖，顯示樹脂膜111A和接合層112A之積層體，從上側到下側視之。雖然第5圖中顯示接合層112A的上表面，樹脂膜111A是存在於接合層112A的下側。因此，標號111A是以括號方式標示。
參考第5圖，XYZ座標系統是以一正交座標系統 所定義的。X軸方向是第4(B)圖的寬度方向。Y軸方向是垂直貫穿第4(B)圖的方向。Z軸方向是第4(B)圖的厚度方向。樹脂膜111A是沿著Y方向之縱向的膜。
參考第5圖，三通孔111B1,111B2和111B3係沿著X軸方向設置。三通孔111B1,111B2和111B3在Y軸方向係***一既定溝槽而設置。
通孔111B1具有一矩形開口部，平面圖中有一凹陷。通孔111B2具有一矩形開口部，平面圖中有一凸起和一凹陷。通孔111B3具有一矩形開口部，平面圖中有一凸起。
通孔111B1之凹陷設置的方式是，使得面對通孔111B2的凸起。通孔111B2之凹陷設置的方式是，使得面對通孔111B3的凸起。通孔111B1的長度和通孔111B3的長度，在沿著箭頭A-A所指之線而視剖面圖中的X軸方向上是相等的。通孔111B2在沿著箭頭A-A所指之線而視剖面圖中的X軸方向上的長度，是每個通孔111B1和111B3在沿著箭頭A-A所指之線而視剖面圖中的X軸方向上的長度的兩倍。
在第4(B)圖所示的沖壓製程中，形成通孔111B1,111B2和111B3。
接著，如第4(C)圖所示，將一銅箔113黏接在接合層112上。銅箔113的厚度，例如是12μm至35μm。在後續製程中，銅箔113經由圖案化而成為佈線層113A和113B。
參考第4(D)圖，將佈線基板110浸在溼蝕刻溶液中，而將銅箔113下表面面對通孔111B的部分以及銅箔113的上表面蝕刻。藉由蝕刻佈線基板110，而除去在銅箔133表 面上存在的抗腐蝕劑，且銅箔113表面被略微除去一些厚度(例如，1μm至2μm)。較佳者，可進行蝕刻製程。
接著，如第6(A)圖所示，將遮罩帶黏合在銅箔113的上表面，使用銅箔113以電鍍法而長成連接部114C1,114C2和114C3。
將銅箔曝露於通孔111B1,111B2,111B3的內部，使得一電鍍金屬在銅箔113的背面上沈澱，而形成厚的柱狀的連接部114C1,114C2和114C3。在連接部114C1,114C2和114C3形成的情況下，通孔111B1,111B2,111B3的上端被銅箔113而填縫。
將一電鍍金屬供應到通孔111B1,111B2,111B3的內部，而完成柱狀連接部114C1,114C2,114C3。將電鍍金屬供應到通孔111B1,111B2,111B3的內部，例如，使用電鍍銅製程而將銅沈澱到銅箔113的背面，而形成連接部114C1,114C2,114C3。
通孔111B1,111B2,111B3貫穿樹脂膜111A和接合層112A，而使得銅箔113的背面曝露出。接合部114C1,114C2,114C3形成為柱狀，且貫穿樹脂膜111A和接合層112A。
連接部114C1,114C2,114C3的上端是連接到銅箔113，而連接部114C1,114C2,114C3的另一端(第6圖中的下端)是暴露於樹脂膜111A背面之上。例如，連接部114C1,114C2,114C3的另一端(第6圖中的下端)是凸出於樹脂膜111A背面之上。
然而，連接部114C1,114C2,114C3的另一端(第6 圖中的下端)的設置方式，可為和樹脂膜111A的背面為相同平面上，或者，可位於比樹脂膜111A的背面更往內的一內側。
將遮罩帶120覆蓋銅箔113的上表面，是為了避免當連接部114C1,114C2,114C3以電鍍法而長成時，銅層會長在銅箔的上表面。電鍍製程是以供應電力至銅箔113而進行的。
接著，除去遮罩帶120，將一光阻(未顯示)覆蓋在銅箔113上。將具有銅箔113圖案之佈線基板110曝露於光線，藉此使銅箔113的圖案顯影。再者，使用光阻以蝕刻佈線基板110，而使銅箔113圖案化。於是，銅箔113C1,113C2,113C3形成於第6(C)圖所示。參考第6(C)圖，在銅箔113圖案化後，將遮罩帶120移除，而形成銅箔113C1,113C2,113C3。
參考第6(C)圖，銅箔113C1,113C2,113C3被邊界部113D1和113D2而分成三個部分。邊界部113D1和113D2是微細的間隔(溝槽)，而不像連接部14A和14B。邊界部113D1和113D2微細的間隔，並不能使用網印形成的銀漿來製造，而可以使用光微影製程圖案化銅箔而形成。因為光微影製程是用作半導體元件的微製程，邊界部113D1和113D2的寬度可作得很微小，藉此精細地形成邊界部113D1和113D2。因此，佈線基板110可以微小化，而LED 20也可微小化。
再者，在銅箔113C1,113C2,113C3以第6圖所示而形成的情況下，在銅箔113C1和113C3的外側形成電力供應線113E。
第6(C)圖為沿著第7圖箭號B-B所示之線而視的 剖面圖。第7圖為平面圖，顯示銅箔113C1,113C2和113C3的圖案。
銅箔113C1,113C2,113C3存在的區域，標示為灰色(陰影)。電力供應線113E係連接至銅箔113C1,113C2,113C3。參考第7圖，電力供應線113E的一部分係連接至一對銅箔113C1，一對銅箔113C2，和一對銅箔113C3，而電力供應線113E的另外部分係圍繞一對銅箔113C1，一對銅箔113C2，和一對銅箔113C3。在第6(C)圖的蝕刻時，電力供應線113E是留下的，以在後續階段形成電鍍層時可供應電力。在後續階段進行的切割之前，才會除去電力供應線113E。
在通孔111B1,111B2,111B3(第5圖)內部形成的連接部114C1,114C2,114C3的輪廓，以虛線顯示。連接部114C1,114C2,114C3係連接在銅箔113C1,113C2,113C3下表面上，如第6(C)圖所示。
參考第7圖，銅箔113C1,113C2,113C3被邊界部113D1和113D2分成三個部分。邊界部113D1是位於連接部114C1上之銅箔113C1和連接部114C2上之銅箔113C2之間的邊界，並且彎折成似曲柄的形狀。
以上述類似的方式，邊界部113D2是位於連接部114C2上之銅箔113C2和連接部114C3上之銅箔113C3之間的邊界，並且彎折成似曲柄的形狀。
邊界部113D1和113D2的寬度(在X軸方向的寬度)是，例如，約50μm。
如第6(D)圖所示，絕緣層116L和116R是形成在 銅箔113C1,113C2,113C3上的既定部(在佈線基板110會被切割區域之內且後續不會形成鍍層115A和115B的部分)。例如，如果絕緣層116L和116R是白色墨水，絕緣層116L和116R可以網印方法形成。例如，如果絕緣層116L和116R不是白色墨水，絕緣層116L和116R可以網印方法或類似方法形成。
再者，絕緣層116L和116R可以網印以外的方法形成。在形成絕緣層116L和116R以覆蓋銅箔113C1,113C2,113C3之後，可在絕緣層116L和116R內形成開口部，曝露出銅箔113C1,113C2,113C3且鍍層115A和115B將會形成之處。
絕緣層116L在第6(D)圖的左側，絕緣層116R位於第6(D)圖的右側。為了方便說明，兩絕緣層116以剖面圖設置。因此，絕緣層116L和116R是不同的。當絕緣層116L和116R沒有不同時，可用絕緣層116來作說明。
接著，參考第8(A)圖和第9圖，形成縫隙130A,130B,130C。
第8(A)圖為沿著第9圖之線C-C而視之剖面圖。第9圖是平面圖，顯示縫隙130A,130B,130C和絕緣層116L和116R之間的位置關係。
參考第9圖，兩絕緣層116L和116R是沿著X軸方向設置的。參考第9圖，兩絕緣層116L是沿著Y方向設置，兩絕緣層116R是沿著Y方向設置的，Y方向是指樹脂膜111A沿伸的Y方向。參考第9圖，顯示四個絕緣層116(兩絕緣層116L和兩絕緣層116R)。
絕緣層116L和116R係形成在第9圖灰色標示的 部份。每個絕緣層116L和116R，在中間有一開口部116A，在從中間沿著Y軸的正方向的側邊上有一開口部116B。
第8(A)圖和第9圖中所示之縫隙130A,130B,130C，例如，可以沖壓(stamping)方法形成。
參考第9圖，縫隙130A的縱向軸，可為沿著絕緣層116L之X軸負方向側邊上的Y方向設置。縫隙130A貫穿銅箔113C1和連接部114C1(見第6(D)圖)。
縫隙130A，是沿著絕緣層116L之X軸負方向側邊上的Y軸而設置。
藉由形成縫隙130A，而移除銅箔113C1的一部分以及連接部114C1的一部分(見第6(D)圖)。參考第8(A)圖和第9圖，在X軸正方向側邊上留下的部分，成為佈線層113A和連接部114A。
縫隙130B形成的位置，是在銅箔113C2和連接部114C2之寬度的中間，在Y軸方向上的縱向(見第6(D)圖)。縫隙130B貫穿銅箔113C2和連接部114C2。
藉由形成縫隙130B，銅箔113C2和連接部114C2之X軸負方向之側邊上留下的部分(見第6(D)圖)，即成為佈線層113B和連接部114B。同時，銅箔113C2和連接部114C2之X軸正方向之側邊上留下的部分，即成為佈線層113A和連接部114A。
佈線層113B和113A，在線C-C上被縫隙130B分為右左兩層。縫隙130B之形成，使得在線C-C上，佈線層113B之長度L1等於佈線層113A之長度L2。
參考第9圖，縫隙130C的縱軸，可為沿著絕緣層116R之X軸正方向側邊上的Y方向設置。縫隙130C貫穿銅箔113C3和連接部114C3(見第6(D)圖)。
縫隙130C，是沿著絕緣層116R之X軸正方向側邊上的Y軸設置。
藉由形成縫隙130C，而除去銅箔113C3的一部分和連接部114C1的一部分(見第6(D)圖)。參考第8(A)圖和第9圖，在X軸負方向側邊上留下的部分，即成為佈線層113B和連接部114B。
在此，縫隙130B為第一縫隙的一個例子。縫隙130A和130C是第二縫隙的例子。
銅箔113是金屬箔的一個例子。在銅箔113中，在X軸方向之邊界部113D1和113D2之間的部分(銅箔113C2)，是金屬箔之一第一側邊的例子。
在銅箔113中，從邊界部113D1之X軸負方向側邊上的部分(銅箔113C1)，以及從邊界部113D2之X軸正方向側邊上的部分(銅箔113C3)，是金屬箔之一第二側邊的例子。
參考第9圖，在平面圖上，佈線層113A之凹陷113A1和佈線層113B之凹陷113B1，係曝露在絕緣層116L之開口部116A的內部。邊界部113D1存在於佈線層113A之凹陷113A1和佈線層113B之凸起113B1之間。因此，邊界部113D1係曝露在絕緣層116L之開口部116A的內部。
參考第9圖，開口部116B形成的位置是，從絕緣層116L之開口部116A之Y軸正方向側邊上。邊界部113D1 係曝露在絕緣層116L之開口部116B的內部。然而，因為邊界部113D1是形成為曲柄狀的，在X軸方向上之開口部116B的位置，會被從開口部116A之X軸正方向上的側邊所抵消。
參考第9圖，在平面圖中，佈線層113A之凹陷113A1和佈線層113B之凹陷113B1係曝露於絕緣層116L之開口部116A的內部。邊界部113D2存在於佈線層113A之凹陷113A2和佈線層113B之凸起113B2之間。因此，邊界部113D2係曝露於絕緣層116R之開口部116A的內部。
參考第9圖，開口部116B形成的位置是，從絕緣層116R之開口部116A之Y軸正方向側邊上。邊界部113D2係曝露在開口部116B的內部。然而，因為邊界部113D2是形成為曲柄狀的，在X軸方向上之開口部116B的位置，會被從開口部116A之X軸正方向上的側邊所抵消。
LED 20的端子21和22係連接至佈線層113A的凹陷113A1和佈線層113B的凸起113B1，而該凹陷和凸起係曝露於絕緣層116L之開口部116A的內部。
LED 20的端子21和22係連接至佈線層113A的凹陷113A1和佈線層113B的凸起113B1，而該凹陷和凸起係曝露於絕緣層116L之開口部116A的內部。端子21和22中之一端子係連接至一電源(未顯示)之正極端，而另一端子則連接至電源之負極端。
例如，可將一齊納(Zener)二極體以並聯方式而與LED 20連接，使得齊納二極體可連接至佈線層113A和113B，在絕緣層116L和116R之開口部116B之內部被曝露出。當不 連接齊納二極體時，則不會形成開口部116B。
佈線基板110可沿著絕緣層116L和116R的周邊而切割。
參考第8(B)圖，在佈線層113A和113B的表面上，和連接部114A和114B的表面上，形成一鍍層115C，而形成鍍層115A,115B,115C。
鍍層115A,115B,115C形成方式為，依序形成一鎳鍍層和一金鍍層。例如，以銅鍍膜而形成在佈線層113A和113B的表面，形成在連接部114A和114B的表面，以及形成在電力供應線113E的表面。為方便起見，參考第8(B)圖，將鍍層115A,115B,115C舉例為一單獨層。
將電力經由電力供應線113E而供應到佈線層113A和113B以及連接部114A和114B，且以電鍍法形成鍍層115A和115B。此時，鍍層115C在電力供應線113E的表面形成。
將電力供應線113E(第7圖)連接到一外部電源，而使電力供應到佈線層113A和113B以及連接部114A和114B。
以鍍層115A覆蓋佈線層113A和連接部114A表面上未被樹脂膜111A、接合層112A、或絕緣層116L、116R所覆蓋的部分。
參考第8(B)圖，顯示兩對佈線層113A和連接層114A。位於絕緣層116L之下的佈線層113A和連接層114A，以及位於絕緣層116R之下的佈線層113A和連接層114A，被 鍍層115A所覆蓋。鍍層115A形成在佈線層113A的側表面以及連接層114A的側表面，且在縫隙130A和130B的內部曝露出。
以鍍層115A覆蓋佈線層113A和連接部114A表面上未被樹脂膜111A、接合層112A、或絕緣層116L、116R所覆蓋的部分。
參考第8(B)圖，顯示兩對佈線層113B和連接部114B。位於絕緣層116L之下的佈線層113B和連接層114B，以及位於絕緣層116R之下的佈線層113B和連接部114B，被鍍層115B所覆蓋。鍍層115B形成在佈線層113B的側表面以及連接部114B的側表面，且在縫隙130B和130C的內部曝露出。
如上述，帶狀(片狀)的佈線基板110A得以完成。
最後，參考第8(C)圖，在絕緣層116L和116R上形成一阻焊層117。例如，可先將和絕緣層116L和116R形狀相同(平面圖)的片狀之阻焊層印刷在絕緣層116L和116R之上，而形成阻焊層117。
第8(C)圖所示之製程是任意製程。當不形成阻焊層117時，即完成實施例1佈線基板110A的製程，如第8(B)圖所示。
將第8(B)圖和第8(C)圖所示剖面圖中的佈線基板110A，經過切割，即可得到兩個佈線基板110。兩佈線基板110的剖面結構，和第3圖所示LED模組100中所包括的佈線基板110是類似的。
再者，在實施例1之佈線基板110中，鍍層115A和115B是形成在對應連接部114A和114B的下表面和側表面。因此，連接部114A和114B的下表面和側表面的溼潤力可得以改善。
因此，焊劑32A和焊劑32B(見第3圖)延伸到佈線基板110的側表面上，藉此可增加焊劑32A和焊劑32B的連接強度。於是，可改善焊劑32A和焊劑32B的連接可靠度。
再者，在實施例1之佈線基板110中，將銅箔藉由接合層112黏接在樹脂膜111之上表面，再使用光微影製程或類似製程而使銅箔圖案化，而形成佈線層113A和113B。於是，佈線層113A和113B之間的距離可縮短。不同的是，佈線層113A和113B可精細地形成。
佈線層113A和113B可精細地形成的原因是，因為在佈線層113A和113B之間的邊界部113D1和113D2是以光微影製程形成的。
因為光微影製程是用於半導體元件的微製程，邊界部113D1和113D2可作得微小，藉此可精細地形成邊界部113D1和113D2。
例如，比較例1的佈線基板10(見第1圖)的形成方式是，將佈線層12A和12B印刷在陶瓷板11的前表面上。如此，精細形成佈線層12A和12B是有限制的。因此，很難在佈線層12A和12B之間形成微細溝槽。
雖然，在陶瓷板11的前表面上以氣相沈積法形成佈線層12A和12B來進行光微影製程，在技術上是可行的， 但是在陶瓷板上以氣相沈積佈線層12A和12B的製造費用是相當高的。
再者，要微細地形成比較例2之IC模組1B中的基座60A和導線60B是困難的。
相較於比較例1和2，實施例1形成佈線基板110的方式是，將銅箔113黏接在樹脂膜111的上表面上，在樹脂膜111內形成通孔111B(見第4(C)圖)，在通孔111B的內部及銅箔113的下表面上形成連接部114C1至114C3(見第6(B)圖)。
再者，將銅箔113以光微影或類似製程圖案化而形成佈線層113A和113B，且形成縫隙130A至130C，藉此得到佈線層113A和113B以及連接部114A和114B。
因此，可精細地形成佈線層113A和113B的邊界部113D1和113D2。
再者，藉由切割帶狀(片狀)的佈線基板110A(見第8(B)圖)，可製得大量的佈線基板110。
因此，可以低價製造得到佈線基板110。
再者，在實施例1之佈線基板110中，連接部114C1,114C2,114C3(見第6(D)圖)係以縫隙130A至130C(見第8(A)圖)而分開的。於是，可形成包括有連接部114A和114B的佈線基板110之最終產品。
因此，連接部114A和114B的側表面存在於佈線基板110的兩端。
因此，參考第8(B)圖，以電鍍法將鍍層115A和115B形成在連接部114A和114B的外表面上，可製得在兩端 的側表面上有鍍層115A和115B的佈線基板110。
因為鍍層115A和115B形成在佈線基板110兩端的側表面上，可改善與焊劑32A和焊劑32B的連接強度。於是，使用焊劑32A和焊劑32B的連接可靠度可得以改善。
再者，在比較例1的佈線基板10(見第1圖)中，佈線層12A和12B，電極13A和13B，以及連接部14A和14B，都是沿著陶瓷板11的外圍表面形成的。因此，陶瓷板11的熱導力低，因而阻礙了LED 20產生的熱有效傳到金屬板30。
這是因為LED 20產生的熱，經由陶瓷板11並不能大部分傳到金屬板30。反而，LED 20產生的熱，大部分是經由在陶瓷板11外圍表面上形成的這些佈線層12A和12B，電極13A和13B，以及連接部14A和14B，而傳到金屬板30的。
相較於比較例1，在實施例1的佈線基板110中(見第3圖)，連接部114A和114B係朝向佈線基板110底表面之厚度方向上，實質上在佈線層113A和113B的整個下表面上形成。相較於比較例1的陶瓷板11，由銅鍍膜所形成的連接部114A和114B有非常高的導熱力。
連接部114A和114B的下表面，係經由鍍層115A和115B以及焊劑32A和焊劑32B而連接至佈線層31A和31B。
因此，可以很有效地將LED 20產生的熱傳到金屬板30，藉此達到非常高的熱輻射能力。因此，包括實施例1之佈線基板110之LED模組100(見第3圖)具有非常高的熱輻射能力。
再者，比較例1之佈線基板10中，佈線層12A和12B以及鍍層15A和15B係形成在陶瓷板11上，且LED 20的端子21和22係連接至鍍層15A和15B。LED 20和佈線基板10係被封裝樹脂40而覆蓋。
因此，鍍層15A和15B以及端子21和22之間的連接，在佈線基板被加熱然後被冷卻以被封裝樹脂40封裝時，可能受到佈線層12A和12B，鍍層15A和15B，陶瓷板11，以及封裝樹脂40之間線性膨脹係數之差異的影響。
同時，在實施例1之佈線基板110中，連接部114A和114B係實質上連接至佈線層113A和113B的整個表面上，且樹脂膜111將連接部114A連接至連接部114B。因此，相較比較例1之佈線基板，實施例1因為線性膨脹係數差異所受到的影響較小。
以上是說明將銅箔113(見第4(C)圖)以接合劑112黏接在樹脂膜111之上的模式。然而，如果是使用先前已有銅箔黏接的一樹脂膜，則不需要使用接合劑112作為黏接。
在此情況下，使用雷射製程從樹脂膜111的下表面側來形成三通孔111B1,111B2,111B3，而不是使用第4(B)圖所示之沖壓製程而形成三通孔111B1,111B2,111B3。
[b]實施例2
第10圖是實施例2之一IC模組200的剖面圖。
IC模組200的主要組件，包括一IC晶片50，一佈線基板210，一成型樹脂270，以及一電路板80。實施例2中，與比較例2之IC模組1B中相同的標號是指相同組件，將 省略這些組件的說明。
佈線基板210包括一樹脂膜211，一接合層212，佈線層213A,213B,213C，連接部214A和214B，以及鍍層215A,215B,215C。
樹脂膜211和實施例1之樹脂膜111類似。樹脂膜211是，例如，由聚醯亞胺樹脂而製得。
接合層212和實施例1類似。接合層可用於將銅箔黏接至樹脂膜211。
佈線層213A,213B,213C的製造方法，可為將銅箔黏接至樹脂膜211，再圖案化銅箔，和實施例1之佈線層113A和113B的製造方法類似。佈線層213A,213B,213C的邊界部213D1和213D2形成微細的溝槽，係以光微影製程或類似製程而精細地形成。
連接部214A和214B的形成方法是，在對應於佈線層213A和213C的位置上，在樹脂膜的背表面上形成通孔，然後以電鍍法在通孔內形成銅鍍膜。
以實施例1之鍍層115A和115B類似的方式，將電力供應到佈線層213A,213B,213C，進行電鍍製程，而得到鍍層215A,215B,215C。鍍層215A,215B,215C的形成，可為在佈線層213A,213B,213C上形成鎳鍍層215A1,215B1,215C1，再形成金鍍層215A2,215B2,215C2。
將一IC晶片50架設在實施例2之佈線基板120之佈線層213B上。將IC晶片50之端子，以接合佈線連接到佈線層213A和213C。然後，以成型樹脂270覆蓋IC晶片50 和佈線層213A,213B,213C的上表面。
因為鍍層215A和215C係形成在連接部214A和214B的前表面和側表面上。因此，連接部214A和214B可連接至電路板80的佈線層81。
如上述，因為實施例2的佈線基板210和實施例1的佈線基板110有類似的結構，在佈線層213A,213B,213C之間的邊界部213D1和213D2可被精細地形成。因此，佈線基板210可微小化，IC晶片50也可微小化。
和實施例1之佈線基板110類似的方法，在帶狀(片狀)佈線基板210製成後，切割帶狀(片狀)佈線基板210，可製得大量的佈線基板210。
因此，可以低價製造出佈線基板210。
因此，藉由在連接部214A和214B的外表面上以電鍍法形成鍍層215A和215C，可製得在兩端之側表面上有鍍層215A和215C的佈線基板210。
因為鍍層215A和215C是在佈線基板210兩端之側表面上形成的，與焊劑82A和焊劑82B的連接強度可得以改善。於是，可改善使用焊劑82A和焊劑82B的連接可靠度。
[c]實施例3
第11圖顯示一LED模組300，其包括實施例3之一佈線基板310。實施例3之佈線基板31是實施例1之佈線基板110的改良。因此，與實施例1之佈線基板110中相同標號係代表相同部件，將省略這些部件的說明。
LED模組300包括一佈線基板310，一LED 20， 一金屬板30，和一封裝樹脂40。
佈線基板310包括一樹脂膜111，一接合層112，佈線層113A和113B，連接部314A1,314A2,314B1,314B2，鍍層315A1,315A2,315B1,315B2以及絕緣層316。
佈線基板310係連接至金屬板30的佈線層31A和31B，而LED 20係架設在佈線基板310上。LED 20和佈線基板310係在金屬板30上被封裝樹脂40所覆蓋。
參考第11圖，在實施例2中，接合層112可存在於佈線基板寬度方向上的中間部，可存在於接合部314A1和314B1之間，可存在於接合部314B1和314B2之間。
鍍層315A1和315B1係在佈線層113A和113B的上表面上形成。絕緣層316係在佈線層113A和113B在平面圖上不與LED 20重疊的部分上形成(在寬度方向上佈線基板310之上表面的外側)。
鍍層315A1係連續地形成在連接部314A1的側表面和下表面上。鍍層315B1係連續地形成在連接部314B1的側表面和下表面上。
連接部314A1,314A2,314B1,314B2係連接至佈線層113A和113B的下表面。連接部314A1,314A2,314B1,314B2係為柱狀，以電鍍法形成，方式與連接部114A和114B類似。連接部314A1,314A2,314B1,314B2的形狀，如同實施例1的連接部314A和314B在寬度方向上被分成兩部分。
LED 20的端子21和22，係分別經由鍍層315A1和315B1而連接至佈線層113A和113B的上表面。
連接部314A1,314A2,314B1,314B2的上部係連接至佈線層113A和113B的下表面。例如，連接部314A1,314A2,314B1,314B2的形成方式是，將電力供應至佈線層113A和113B，進行電鍍法，將銅鍍膜形成在佈線層113A和113B的下表面上而形成。
連接部314A和314B分別是第一連接部和第二連接部的例子。鍍層315A和315B係分別形成在連接部314A1和314B1的側表面和下表面上。
連接部314A1和314B1的下表面，係經由鍍層315A1和315B1以及焊劑332A和焊劑332B而連接到佈線層31A和31B。
鍍層315A2和315B2係分別形成在連接部314A2和314B2的下表面上。
連接部314A2和314B2的下表面，係經由鍍層315A2和315B2以及焊劑332A和焊劑332B而連接到佈線層31A和31B。
鍍層315A1和315B1係形成在佈線層113A和113B上表面上沒有絕緣層316形成的位置，且形成在連接部314A1和314B1的側表面和下表面。
鍍層315A1和315B1分別是第一鍍層和第二鍍層的例子。
鍍層315A1和315B1為兩層結構，即，鎳鍍層315A11和315B11，以及金鍍層315A12和315B12。
類似地，鍍層315A2和315B2為兩層結構，即， 鎳鍍層315A21和315B21，以及金鍍層315A22和315B22。
例如，形成絕緣層316的材料，製得的方法可為，將一填料或一色素，例如氧化鈦(TiO2)或硫酸鋇(BaSO4)加到一環氧樹脂或一矽氧樹脂中(例如有機聚矽氧烷)。絕緣層316的絕緣樹脂可為，絕緣樹脂之材料製得的一白色墨水。
絕緣層316的形狀為類似一長方形框架。LED 20位於絕緣層316中間的一長方形開口部316A中。如果絕緣層316是白色墨水所製，可改善絕緣層316的反射率和熱輻射率，藉此改善LED 20的亮度和熱輻射力。不同的是，在此情況下，絕緣層316是作為反射膜。
上述實施例3之佈線基板是藉由焊劑332A1,332A2,332B1,332B1而架設在金屬板30上，而LED 20係架設在實施例3之佈線基板310的上表面，雖然佈線基板310係架設在金屬板30上，鍍層315A1和315B1的外側表面以及鍍層315A1和315B1的下表面卻是藉由焊劑332A1和332B1而連接至佈線層31A和31B。再者，鍍層315A2和315B2的下表面，係藉由焊劑332A2和332B2而連接至佈線層31A和31B。
LED 20和佈線基板310係被封裝樹脂40所覆蓋。
如上述，實施例3之LED模組300得以完成。於是，將電力經由佈線層31A和31B而供應到LED 20，而使得LED 20發光。
再者，在實施例3之佈線基板310中，鍍層315A1和315B1係在對應連接部314A1和314B1之下表面和外側表 面。於是，可改善連接部314A1和314B1之下表面和側表面的溼潤性。
因此，焊劑332A1和焊劑332B1延伸至佈線基板310的側表面上，藉此增進焊劑332A1和焊劑332B1的連接強度。於是，可改善焊劑332A和焊劑332B的連接可靠度。
再者，在實施例3的佈線基板310中，佈線層113A和113B的形成方式是，將銅箔藉由接合層112而黏接在樹脂膜111的上表面，再將銅箔以光微影製程或類似製程進行圖案化而得。於是，佈線層113A和113B之間的距離可製造得非常短。不同的是，可精細地形成佈線層113A和113B。
於是，可提供一佈線基板，和佈線基板的製造方法，其中在佈線基板上有複數個佈線形成，且佈線之間***微細的溝槽。
在此所提供的所有實施例和條件語言，都是為了說明的目的，以幫助閱讀者瞭解發明人所貢獻的概念，而不是用來限制在特定說明的實施例和條件，說明書中這些實施例的組織，也不是關於顯示本發明的優點和缺點。雖然已詳細說明本發明一個或多個實施例，必須瞭解到在不偏離本發明精神和範圍之下，可進行各種改變、取代、和交換。
20‧‧‧LED
21和22‧‧‧端子
30‧‧‧金屬板
31A和31B‧‧‧佈線層
32A和32B‧‧‧焊劑
33‧‧‧樹脂層
40‧‧‧封裝樹脂
100‧‧‧LED模組
110‧‧‧佈線基板
111‧‧‧樹脂膜
112‧‧‧接合層
113A和113B‧‧‧佈線層
114A和114B‧‧‧連接部
115A和115B‧‧‧鍍層
115A1‧‧‧鎳鍍層
115A2‧‧‧金鍍層
115B1‧‧‧鎳鍍層
115B2‧‧‧金鍍層
116‧‧‧絕緣層
116A‧‧‧長方形開口部

Claims (7)

  1. 一種佈線基板，包括：一樹脂基板，其中一第一通孔和一第二通孔形成於內；金屬箔，其形成於該樹脂基板的一表面上，覆蓋該第一和第二通孔，且被一邊界而分隔為一第一側金屬箔和一第二側金屬箔；一第一連接部，由一鍍膜形成，連接至該第一通孔內部的該第一側金屬箔；一第二連接部，由一鍍膜形成，連接至該第二通孔內部的該第二側金屬箔；一第一縫隙，以面對該邊界穿越該第一連接部而形成，且貫穿該金屬箔和該第一連接部；一第二縫隙，以面對該邊界穿越該第二連接部而形成，且貫穿該金屬箔和該第二連接部；一第一鍍層，係形成在該第一側金屬箔之一前表面上，該第一連接部之一底表面上，以及該第一側金屬箔之第一縫隙內部之一側表面上；以及一第二鍍層，係形成在該第二側金屬箔之一前表面上，該第二連接部之一底表面上，以及該第二側金屬箔之第二縫隙內部之一側表面上。
  2. 如申請專利範圍第1項所述之佈線基板，更包括：一絕緣層，形成於該第一側金屬箔和該第二側金屬箔的表面上。
  3. 如申請專利範圍第1項所述之佈線基板，其中該金屬箔是 一銅箔，該第一連接部和該第二連接部係由一銅鍍膜而形成，以及該第一鍍層和該第二鍍層為以下組鍍層中的其中一組：順序設置的鎳層和金層，順序設置的鎳層和鈀層，順序設置的鎳層和銀層。
  4. 如申請專利範圍第1項所述之佈線基板，其中該樹脂基板為一帶狀樹脂基板。
  5. 一種佈線基板，包括：一樹脂基板；金屬箔，其形成於該樹脂基板的一表面上，且被分隔為一第一側金屬箔和一第二側金屬箔；一第一連接部，以一鍍膜形成，在該樹脂基板的厚度方向上形成於該樹脂基板的一側；一第二連接部，以一鍍膜形成，在該樹脂基板的厚度方向上形成於該樹脂基板的另一側；一第一鍍層，係形成在該第一側金屬箔之前表面和側表面上，該第一連接部之底表面和側表面上；以及一第二鍍層，係形成在該第二側金屬箔之前表面和側表面上，該第二連接部之底表面和側表面上。
  6. 一種佈線基板之製造方法，包括：在一樹脂基板內形成一第一通孔和一第二通孔；將一金屬箔黏接至該樹脂基板的一表面上，且覆蓋該第一和第二通孔的；使該金屬箔圖案化，使其沿著該第一和第二通孔的一邊 界，且將該金屬箔藉由一邊界分隔成第一和第二側金屬箔；以電鍍法形成一第一連接部，連接至該第一通孔內的該第一側金屬箔；以電鍍法形成一第二連接部，連接至該第二通孔內的該第二側金屬箔；形成一第一縫隙，使得面對該邊界越過該第一連接部，且貫穿該金屬箔和該第一連接部；形成一第二縫隙，使得面對該邊界越過該第二連接部，且貫穿該金屬箔和該第二連接部；形成一第一鍍層，使其形成在該第一側金屬箔之一前表面上，該第一連接部之一底面上，和該第一側金屬箔之第一縫隙內的一側表面上，；以及形成一第二鍍層，使其形成在該第二側金屬箔之一前表面上，該第二連接部之一底面上，和該第二側金屬箔之第二縫隙內的一側表面上。
  7. 如申請專利範圍第6項所述之方法，更包括：在該第一或第二側金屬箔之一表面上，形成一絕緣層。
TW102117167A 2012-05-25 2013-05-15 佈線基板及佈線基板之製造方法 TWI587762B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012119750A JP6001921B2 (ja) 2012-05-25 2012-05-25 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW201406238A true TW201406238A (zh) 2014-02-01
TWI587762B TWI587762B (zh) 2017-06-11

Family

ID=49620705

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117167A TWI587762B (zh) 2012-05-25 2013-05-15 佈線基板及佈線基板之製造方法

Country Status (4)

Country Link
US (2) US9392692B2 (zh)
JP (1) JP6001921B2 (zh)
KR (1) KR102036044B1 (zh)
TW (1) TWI587762B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744194B (zh) * 2021-02-23 2021-10-21 晶呈科技股份有限公司 發光二極體封裝結構及其製作方法
TWI787661B (zh) * 2019-10-25 2022-12-21 日月光半導體製造股份有限公司 光學裝置封裝

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136209B2 (en) * 2011-01-07 2015-09-15 Fuji Electric Co., Ltd. Semiconductor device with specific lead frame for a power semiconductor module
JP6151654B2 (ja) * 2014-02-25 2017-06-21 日東電工株式会社 配線回路基板およびその製造方法
JP6284797B2 (ja) * 2014-03-20 2018-02-28 新光電気工業株式会社 インダクタ、コイル基板及びコイル基板の製造方法
JP6623508B2 (ja) 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
US20180182934A1 (en) * 2016-12-22 2018-06-28 Osram Opto Semiconductors Gmbh Light Emitting Unit
KR102129397B1 (ko) * 2018-05-31 2020-07-02 명지대학교 산학협력단 한옥의 기둥 면진구조
EP3864709B1 (de) 2018-10-12 2023-09-06 OSRAM GmbH Verfahren zum herstellen einer lichtemittierenden vorrichtung
DE102018217465A1 (de) * 2018-10-12 2020-04-16 Osram Gmbh Vorrichtung mit mindestens einem lichtemittierenden bauelement und verfahren zum herstellen derselben
KR20210136224A (ko) 2020-05-06 2021-11-17 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 전자 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4643055B2 (ja) * 2001-05-02 2011-03-02 新藤電子工業株式会社 Ｔａｂテープキャリアの製造方法
JP2004103706A (ja) * 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP2007035869A (ja) * 2005-07-26 2007-02-08 Nitto Denko Corp Ｔａｂ用テープキャリア
JP4992635B2 (ja) * 2007-09-25 2012-08-08 日立電線株式会社 半導体装置用基板の製造方法
JP2009147210A (ja) * 2007-12-17 2009-07-02 Stanley Electric Co Ltd セラミック回路基板及び半導体発光モジュール
TW200947654A (en) * 2008-05-12 2009-11-16 Advanced Semiconductor Eng Stacked type chip package structure and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787661B (zh) * 2019-10-25 2022-12-21 日月光半導體製造股份有限公司 光學裝置封裝
US12009353B2 (en) 2019-10-25 2024-06-11 Advanced Semiconductor Engineering, Inc. Optical device package with compatible lid and carrier
TWI744194B (zh) * 2021-02-23 2021-10-21 晶呈科技股份有限公司 發光二極體封裝結構及其製作方法

Also Published As

Publication number Publication date
TWI587762B (zh) 2017-06-11
US9392692B2 (en) 2016-07-12
KR102036044B1 (ko) 2019-10-24
US20160270231A1 (en) 2016-09-15
KR20130132283A (ko) 2013-12-04
JP6001921B2 (ja) 2016-10-05
US9615461B2 (en) 2017-04-04
JP2013247225A (ja) 2013-12-09
US20130313005A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
TWI587762B (zh) 佈線基板及佈線基板之製造方法
US9276185B2 (en) Light-emitting element mounting package having protruded wiring and recessed wiring, and light-emitting element package
TWI675497B (zh) 發光裝置封裝及搭載發光裝置之封裝
US20130001633A1 (en) Light-emitting element mounting substrate and led package
US20130001618A1 (en) Light-emitting element mounting substrate and led package
JP6027001B2 (ja) 放熱回路基板
US9510450B2 (en) Printed wiring board and method for manufacturing the same
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
KR102037866B1 (ko) 전자장치
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP2008042064A (ja) セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
JP6316731B2 (ja) 配線基板及びその製造方法、並びに半導体パッケージ
US20070241462A1 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP2014029972A (ja) 配線基板
US9685391B2 (en) Wiring board and semiconductor package
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP2009182229A (ja) 配線回路基板およびその製造方法
JP5912471B2 (ja) 半導体デバイス
JP2009188005A (ja) 表面実装型半導体装置
KR101172168B1 (ko) 방열회로기판 및 그의 제조 방법
JP2015015265A (ja) 発光装置およびその製造方法
JPH11121675A (ja) 変換基板及び半導体装置