JP6316731B2 - 配線基板及びその製造方法、並びに半導体パッケージ - Google Patents

配線基板及びその製造方法、並びに半導体パッケージ Download PDF

Info

Publication number
JP6316731B2
JP6316731B2 JP2014228199A JP2014228199A JP6316731B2 JP 6316731 B2 JP6316731 B2 JP 6316731B2 JP 2014228199 A JP2014228199 A JP 2014228199A JP 2014228199 A JP2014228199 A JP 2014228199A JP 6316731 B2 JP6316731 B2 JP 6316731B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
cut portion
adhesive layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014228199A
Other languages
English (en)
Other versions
JP2015156471A5 (ja
JP2015156471A (ja
Inventor
達明 傳田
達明 傳田
小林 敏男
敏男 小林
堀川 泰愛
泰愛 堀川
清水 浩
浩 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014228199A priority Critical patent/JP6316731B2/ja
Priority to US14/591,239 priority patent/US9603253B2/en
Priority to CN201510013051.2A priority patent/CN104779225B/zh
Publication of JP2015156471A publication Critical patent/JP2015156471A/ja
Publication of JP2015156471A5 publication Critical patent/JP2015156471A5/ja
Application granted granted Critical
Publication of JP6316731B2 publication Critical patent/JP6316731B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/066Heatsink mounted on the surface of the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • Y10T156/1064Partial cutting [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線基板及びその製造方法、並びに半導体パッケージに関する。
近年、発光素子等の半導体素子を搭載するための配線基板が提案されている。例えば、基板上にパターニングされた配線と、この配線を選択的に露出する絶縁層とを備えた配線部を有する配線基板を挙げることができる。この配線基板では、絶縁層から露出する配線が、半導体素子と電気的に接続される端子となる。
特開2013−65621号公報
ところで、発光素子等の半導体素子は動作時に発熱するので、半導体素子の温度が一定以上になることを防止するため、上記配線基板において配線部を接着層を介して放熱板上に配置する場合がある。しかしながら、接着層は配線部を構成する基板の下面(放熱板側の面)としか接着されないため、半導体素子の発熱により高温になったり、非動作時に低温の環境に保存されたりすることを繰り返すと、放熱板と配線部との密着性が低下し、放熱板と配線部とが剥離する問題があった。
本発明は、上記の点に鑑みてなされたものであり、放熱板と配線部との密着性を向上させた配線基板等を提供することを課題とする。
本配線基板は、放熱板と、前記放熱板上に設けられた接着層と、前記接着層上に設けられた基板と、前記基板の前記接着層が設けられた面とは反対側の面に設けられた配線と、前記基板を厚さ方向に貫通し、平面視において、前記基板の外縁部から内方に向かって切れ込んだ切れ込み部と、を有し、前記接着層の一部は、前記切れ込み部の内壁面に露出する前記基板の端面を被覆していることを要件とする。
開示の技術によれば、放熱板と配線部との密着性を向上させた配線基板等を提供できる。
第1の実施の形態に係る配線基板を例示する図である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その2)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その3)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その4)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その5)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その6)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その7)である。 バスラインの除去について説明する図である。 第1の実施の形態の変形例1に係る配線基板を例示する図である。 第1の実施の形態の変形例1に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態の変形例1に係る配線基板の製造工程を例示する図(その2)である。 第1の実施の形態の変形例1に係る配線基板の製造工程を例示する図(その3)である。 第1の実施の形態の変形例2に係る配線基板を例示する断面図である。 第1の実施の形態の変形例3に係る配線基板を例示する図である。 第1の実施の形態の変形例3に係る配線基板の製造工程を例示する図である。 第2の実施の形態に係る半導体パッケージを例示する図である。 第2の実施の形態の変形例1に係る半導体パッケージを例示する図である。 第2の実施の形態の変形例2に係る半導体パッケージを例示する図である。 第2の実施の形態の変形例3に係る半導体パッケージを例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する図であり、図1(b)は平面図、図1(a)は図1(b)のA−A線に沿う断面図である。
図1を参照するに、配線基板1は、大略すると、基板10と、接着層20と、配線31〜33と、めっき膜41〜45と、貫通配線50と、絶縁層60と、接着層70と、放熱板80とを有する。配線基板1において、基板10と、接着層20と、配線31〜33と、めっき膜41〜45と、貫通配線50とを備えた部分を配線部と称する場合がある。つまり、配線基板1は、配線部が接着層70を介して放熱板80上に配置された構造を有する。但し、接着層20は付加的な要素であり、必須の構成要素ではない。
なお、本実施の形態では、便宜上、配線基板1の絶縁層60側を上側又は一方の側、放熱板80側を下側又は他方の側とする。又、各部位の絶縁層60側の面を上面又は一方の面、放熱板80側の面を下面又は他方の面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を基板10の一方の面の法線方向から視ることを指し、平面形状とは対象物を基板10の一方の面の法線方向から視た形状を指すものとする。
配線基板1において、基板10としては、例えば、可撓性を有する絶縁樹脂フィルムを用いることができる。絶縁樹脂フィルムとしては、例えば、ポリイミド系樹脂製のフィルム(ポリイミドテープ)やエポキシ系樹脂製のフィルム、ポリエステル系樹脂製のフィルム等を用いることができる。但し、基板10は可撓性を有する絶縁樹脂フィルムには限定されず、例えば、FR4(Flame Retardant 4)規格のガラスエポキシ樹脂製の基板等を用いてもよい。基板10の厚さは、例えば、25〜75μm程度とすることができる。
接着層20は、基板10の一方の面に貼着され、配線31〜33を基板10に接着している。接着層20としては、例えば、エポキシ系接着剤又はポリイミド系接着剤等の絶縁性樹脂製の耐熱性接着剤を用いることができる。接着層20の厚さは、例えば、5〜15μm程度とすることができる。
配線31〜33は、基板10の一方の面に接着層20を介して設けられている、互いに電気的に独立した配線である。配線31及び32は、発光素子等の半導体素子の端子と接続される配線である。配線33は、発光素子等の半導体素子の動作には寄与しない放熱用の配線である。配線33は、基板10及び接着層20を貫通する貫通配線50の一端と接続されている。
配線31〜33に半導体素子を搭載する形態については後述する。なお、配線31〜33は、便宜上別符号としているが、後述のように、同一材料を用いて同一工程で形成される。配線31〜33を特に区別する必要がない場合には、配線30と称するものとする。配線30の材料としては、例えば、銅(Cu)等を用いることができる。配線30の厚さは、例えば、12〜35μm程度とすることができる。
めっき膜41〜43は、配線31〜33の上面の絶縁層60から露出する部分に夫々設けられている。なお、図1(a)の断面には表れていないが、配線31には一方の外部接続端子となる領域が存在し、その領域上にめっき膜44が設けられている。すなわち、めっき膜41とめっき膜44とは導通している。同様に、配線32には他方の外部接続端子となる領域が存在し、その領域上にめっき膜45が設けられている。すなわち、めっき膜42とめっき膜45とは導通している。めっき膜41〜45は、例えば、細長状に形成され、所定の間隔を開けて並置することができる。なお、めっき膜41〜45は、便宜上別符号としているが、後述のように、同一材料を用いて同一工程で形成される。めっき膜41〜45を特に区別する必要がない場合には、めっき膜40と称するものとする。
めっき膜40の材料としては、例えば、Ni又はNi合金/Au又はAu合金膜、Ni又はNi合金/Pd又はPd合金/Au又はAu合金膜、Ni又はNi合金/Pd又はPd合金/Ag又はAg合金/Au又はAu合金膜等を用いることができる。めっき膜40の材料として、Ag又はAg合金膜、Ni又はNi合金/Ag又はAg合金膜、Ni又はNi合金/Pd又はPd合金/Ag又はAg合金膜等を用いてもよい。なお、『AA/BB膜』は、AA膜とBB膜とが対象部分にこの順番で積層形成されていることを意味している(3層以上の場合も同様)。
めっき膜40のうち、Au又はAu合金膜、Ag又はAg合金膜の膜厚は、0.1μm以上とすることが好ましい。めっき膜40のうち、Pd又はPd合金膜の膜厚は、0.005μm以上とすることが好ましい。めっき膜40のうち、Ni又はNi合金膜の膜厚は、0.5μm以上とすることが好ましい。
貫通配線50は、放熱用の配線でありサーマルビアとも称される。すなわち、貫通配線50は、配線基板1に発光素子等の動作時に発熱する素子が搭載された場合に、動作時に発する熱を放熱板80側に逃がす経路の一部となる部分である。配線33の基板10側の面には、基板10及び接着層20を厚さ方向に貫通する貫通孔を充填するように、複数の貫通配線50が設けられている。配線33の直下に複数の貫通配線50(図1の場合には、一例として12個)を設けることにより、放熱性を向上できる。
貫通配線50は配線33と一体に形成されている。貫通配線50の一端は配線33と接続されており、他端は基板10の他方の面から露出している。なお、貫通配線50の他端は、基板10の他方の面から突出してもよい。貫通配線50の平面形状は例えば円形とすることができ、その場合の直径は、例えば、0.5〜1mm程度とすることができる。但し、特に放熱性を向上させたい場合等には貫通配線50の直径を1mm以上としても構わない。なお、貫通配線50の平面形状は、例えば、楕円形や矩形等としても構わない。貫通配線50の厚さは、例えば、25〜75μm程度とすることができる。貫通配線50の材料としては、例えば、銅(Cu)等を用いることができる。
絶縁層60は、半導体素子が発光素子である場合に、発光素子の照射する光の反射率及び放熱率を上げるために、配線30を選択的に露出するように基板10上に設けられた反射膜である。前述のように、絶縁層60から露出する配線30上にめっき膜40が設けられている。絶縁層60の材料としては、例えば、エポキシ系樹脂、オルガノポリシロキサン等のシリコーン系樹脂に、酸化チタン(TiO)や硫酸バリウム(BaSO)等のフィラーや顔料を含有させたものを用いることができる。絶縁層60の材料として、これらの材料製の白色インクを用いてもよい。
絶縁層60は、接着層20の外縁部を露出するように設けると好適である。このように絶縁層60を設けると、配線基板1の製造工程において、最終的に配線基板1となる複数の領域を同時に作製して最後に個片化(切断)する際に、絶縁層60を切断しなくて済むため、絶縁層60周縁の欠けや脱落を防止できる。これにより、絶縁層60の表面積の減少を防止でき、絶縁層60の反射率の低下を防止できる。
接着層70は、放熱板80上に設けられ、基板10の他方の面に接して、基板10と放熱板80とを接着している。接着層70は、貫通配線50から伝達される熱を放熱板80側に逃がす経路の一部となる部分であるため、熱伝導率の高い材料を用いることが好ましい。接着層70としては、例えば、アルミナ等のフィラーを含有したエポキシ系接着剤又はポリイミド系接着剤等の絶縁性樹脂製の耐熱性接着剤を用いることができる。接着層70の厚さは、例えば、20〜50μm程度とすることができる。
放熱板80は、基板10の他方の面に接着層70によって貼り付けられている。放熱板80の材料としては、例えば、熱伝導率の良い銅(Cu)やアルミニウム(Al)等から作製された金属板を用いることができる。放熱板80として、アルミナや窒化アルミニウム等のセラミックスやシリコン等の熱伝導率の高い絶縁材料で作製された絶縁板を用いてもよい。放熱板80の厚さは、例えば、100〜500μm程度とすることができる。但し、特に放熱性を必要とする場合には、数mm程度の厚さとしてもよい。
配線基板1には、基板10を厚さ方向に貫通し、平面視において、基板10の外縁部から内方に向かって切れ込んだ切れ込み部1xが形成されている。切れ込み部1xは、基板10、接着層20、配線30、及びめっき膜40の一部を切断しているため、切れ込み部1xの内壁面には、基板10、接着層20、配線30、及びめっき膜40の夫々の端面が露出している。切れ込み部1xの平面形状は例えば矩形状とすることができるが、半円形状や半楕円形状等の他の形状としても構わない。
切れ込み部1x内には、接着層70の一部が這い上がり、切れ込み部1xの内壁面の少なくとも一部を被覆している。図1(a)では、接着層70が切れ込み部1xの内壁面に露出する基板10の端面を被覆しているが、後述の図7(b)に示すように、接着層70が切れ込み部1xの内壁面に露出する基板10の端面と接着層20の端面と配線30の端面を連続的に被覆してもよい。或いは、めっき膜40の端面まで連続的に被覆してもよい。又、後述の図8に示すように、接着層70が切れ込み部1xの内壁面に露出する基板10の端面と接着層20の端面と配線30の端面とめっき膜40の端面を連続的に被覆し、更に、配線30上(この場合は、めっき膜40の上面)に延在してもよい。
このように、接着層70が切れ込み部1xの内壁面の少なくとも一部を被覆することにより、接着層70が基板10の他方の面のみと接着される場合に比べて、放熱板80と配線基板1の配線部との密着力が向上し、両者が剥離するおそれを低減できる。配線基板1が高温環境と低温環境で繰り返し使用されるような場合に、特に効果を奏する。
特に図8に示す場合には、接着層70が切れ込み部1xの内壁面に露出する基板10、接着層20、配線30、及びめっき膜40の夫々の端面を連続的に被覆して更にめっき膜40の上面に延在している。つまり、接着層70が配線基板1の配線部の端面の一部をコの字状に被覆しているため、放熱板80と配線基板1の配線部との密着力が更に向上し、両者が剥離するおそれをいっそう低減できる。
[第1の実施の形態に係る配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図2〜図8は、第1の実施の形態に係る配線基板の製造工程を例示する図である。なお、第1の実施の形態に係る配線基板の製造工程の説明で用いる断面図は、全て図1(a)に対応する断面図である。
まず、図2(a)に示す工程では、基板10として例えばリール状(テープ状)のポリイミドフィルム等を準備し、基板10の一方の面にエポキシ系接着剤等を塗布して接着層20を形成する。エポキシ系接着剤等の代わりにエポキシ系の接着フィルムを貼着して、接着層20を形成してもよい。そして、一方の面に接着層20が形成された基板10に、基板10及び接着層20を貫通する貫通孔10xを形成する。貫通孔10xは、例えば、パンチング処理によって形成できる。なお、基板10等は配線基板1となる複数の領域を備えているが、各工程の説明では、配線基板1となる複数の領域のうちの1つのみを図示するものとする。
次に、図2(b)に示す工程では、接着層20上に、最終的にパターニングされて配線30となる金属層30Aを形成し、所定の温度に加熱して接着層20を硬化させる。金属層30Aは、例えば、接着層20上に銅箔をラミネートすることにより形成できる。金属層30Aの厚さは、例えば、18〜35μm程度とすることができる。その後、図2(b)に示す構造体をウェットエッチング用の溶液(例えば、過酸化水素系の溶液)に含浸させることにより、貫通孔10x内に露出する金属層30Aの下面と、金属層30Aの上面のエッチングを行う(所謂ソフトエッチング)。このエッチング処理により、金属層30Aの表面に存在する防錆剤を除去すると共に、金属層30Aの表面を僅かな厚さ(例えば、0.5〜1μm程度)だけ除去する。なお、このエッチング処理は必要に応じて行えばよく、必須の処理ではない。
次に、図2(c)に示す工程では、貫通孔10x内に金属層30Aと接続された貫通配線50を形成する。具体的には、例えば、まず、金属層30Aの上面にマスキングテープを貼り付ける。マスキングテープは、電解めっき法により貫通配線50を形成する際に、金属層30Aの上面側にめっき膜が成長しないようにするために、金属層30Aの上面を覆うものである。
そして、マスキングテープを貼り付けた後、金属層30Aを給電層とする電解めっき法により貫通配線50を形成し、マスキングテープを除去する。貫通配線50は、貫通孔10x内に露出する金属層30Aの下面にめっき金属を析出させて、貫通孔10x内にめっき金属を充填することにより、柱状に形成する。貫通配線50は、一端(図中の上端)が金属層30Aと接続され、他端(図中の下端)が基板10の他方の面から露出するように形成する。貫通配線50の材料としては、例えば、銅(Cu)等を用いることができる。
次に、図3(a)及び図3(b)に示す工程(図3(b)は平面図、図3(a)は図3(b)のA−A線に沿う断面図)では、金属層30Aをパターニングして、配線31〜33を形成する。なお、後工程において電解めっき法でめっき膜40を形成するために、配線31〜33を形成すると同時に、配線31〜33に接続された電解めっき用のバスライン31B〜33Bを形成する。具体的には、例えば、金属層30A上にレジスト(図示せず)を塗布し、配線31〜33及びバスライン31B〜33Bのパターンに合わせた露光を行い、レジストに配線31〜33及びバスライン31B〜33Bのパターンを現像する。そして、レジストを用いてエッチングを行うことにより、配線31〜33及びバスライン31B〜33Bを形成(パターニング)する。その後、レジストを除去する。
次に、図4(a)及び図4(b)に示す工程(図4(b)は平面図、図4(a)は図4(b)のA−A線に沿う断面図)では、配線30を選択的に露出する(後に、めっき膜41〜45を形成する部分を露出する)絶縁層60(反射膜)を形成する。絶縁層60としては、前述のように白系の材料を用いることができる。絶縁層60は、例えば、スクリーン印刷法等により形成できる。絶縁層60は、配線30全体を覆うように白色インク等を形成後、ブラスト処理やレーザ加工法等を用いて、めっき膜41〜45を形成する部分を露出させることにより形成してもよい。
なお、絶縁層60は、配線基板1となる各々の領域の接着層20の外縁部を露出するように形成すると好適である。このようにすると、配線基板1となる各々の領域を個片化(切断)する際に、絶縁層60を切断しなくて済むため、絶縁層60周縁の欠けや脱落を防止できるからである。そして、絶縁層60の表面積の減少を防止でき、絶縁層60の反射率の低下を防止できるからである。
又、絶縁層60は、切れ込み部1xを形成する部分を露出するように形成すると好適である。上記と同様に、切れ込み部1xを形成する際に絶縁層60を切断しなくて済むため、絶縁層60周縁の欠けや脱落を防止できるからである。そして、絶縁層60の表面積の減少を防止でき、絶縁層60の反射率の低下を防止できるからである。
次に、図5(a)及び図5(b)に示す工程(図5(b)は平面図、図5(a)は図5(b)のA−A線に沿う断面図)では、配線30上に電解めっき法でめっき膜40を形成する。具体的には、例えば、マスキングテープを基板10の他方の面側に貼り付ける。そして、バスライン31B、32B、及び33Bを含む給電経路により電解めっきを行い、配線30の絶縁層60から露出する部分の上面にめっき膜40(めっき膜41〜45)を形成する。その後、マスキングテープを除去する。なお、めっき膜40の材料や厚さ等は前述のとおりである。
次に、図6(a)及び図6(b)に示す工程(図6(b)は平面図、図6(a)は図6(b)のA−A線に沿う断面図)では、基板10等を所定位置で切断して個片化する。この工程で、例えば、個々の配線基板1となる部分を矩形状に切断すると、各配線基板1の外周側面にバスライン31B、32B、及び33Bの端面が露出するため、後工程で放熱板80を接着した後、放熱板80との間にリークが発生するおそれが生じる。
そこで、本実施の形態では、バスライン31B、32B、及び33Bに対応する部分に、基板10等を厚さ方向に貫通し、平面視において、基板10の外縁部から内方に向かって切れ込んだ切れ込み部1xを設ける。これにより、配線30とバスライン31B、32B、及び33Bとが切断されて、切れ込み部1xの底部(切れ込み部1xの内壁面において配線基板1の外周側面から最も離れた面)に、配線30の端面が露出する。その結果、配線30の端面と放熱板80との距離が稼げるため、リークが発生するおそれを低減できる。
なお、配線31、32、及び33とバスライン31B、32B、及び33Bとは一体に形成されており境界が明確ではない。そこで、ここでは、切れ込み部1xの形成により除去される部分をバスライン31B、32B、及び33B、基板10上に残存する部分を配線31、32、及び33(配線30)とする。
切れ込み部1xの平面形状は矩形状には限定されず、半円状や半楕円状、その他のより複雑な形状としてもよい。基板10等の切断及び切れ込み部1xの形成は、例えば、プレス加工、NC加工、レーザ加工等により行うことができる。なお、この工程において、平面視において、配線30上の切れ込み部1xの内壁面に沿った領域が絶縁層60から露出する。具体的には、配線30上に形成されためっき膜40の切れ込み部1xの内壁面に沿った領域が絶縁層60から露出する。
次に、図7(a)に示す工程では、図6(a)及び図6(b)に示す工程で個片化された構造体の基板10側を、接着層70を介して、放熱板80上に固定する。これにより、配線基板1が完成する。具体的には、例えば、放熱板80上にアルミナ等のフィラーを含有した熱硬化性のエポキシ系接着フィルム等を貼り付けて接着層70を形成し、接着層70上に個片化された構造体を配置する。そして、所定の温度に加熱しながら個片化された構造体を放熱板80側に加圧し、接着層70を硬化させる。接着層70は、例えば、スピンコート法により、放熱板80上に、アルミナ等のフィラーを含有した液状又はペースト状の熱硬化性のエポキシ系樹脂を塗布して形成してもよい。
なお、加圧から硬化までの過程で、切れ込み部1x内に接着層70の一部が這い上がり、切れ込み部1xの内壁面の少なくとも一部を被覆する。図7(a)では、接着層70が切れ込み部1xの内壁面に露出する基板10の端面を被覆しているが、図7(b)のE部に示すように、接着層70が切れ込み部1xの内壁面に露出する基板10の端面と接着層20の端面と配線30の端面を連続的に被覆してもよい。或いは、めっき膜40の端面まで連続的に被覆してもよい。又、図8のF部に示すように、接着層70が切れ込み部1xの内壁面に露出する基板10の端面と接着層20の端面と配線30の端面とめっき膜40の端面を連続的に被覆し、更に、切れ込み部1xの周囲の絶縁層60が形成されていない接着層20上に延在してもよい。その場合、配線30上(この場合は、めっき膜40の上面)に延在してもよい。なお、図8(b)は平面図、図8(a)は図8(b)のA−A線に沿う断面図である。
接着層70が切れ込み部1xの内壁面の少なくとも一部を被覆することの効果については、前述のとおりである。なお、接着層70の這い上がり量は、放熱板80上に形成する接着層70の厚さと加圧条件とにより制御できる。加圧条件とは、例えば、加圧時の温度及び圧力、そして加圧時間である。
このように、第1の実施の形態に係る配線基板1では、接着層70が切れ込み部1xの内壁面の少なくとも一部を被覆する。これにより、接着層70が基板10の他方の面のみと接着される場合に比べて、放熱板80と配線基板1の配線部との密着力が向上し、両者が剥離するおそれを低減できる。配線基板1が高温環境と低温環境で繰り返し使用されるような場合に、特に効果を奏する。
又、配線30の端面は、切れ込み部1xの底部(切れ込み部1xの内壁面において配線基板1の外周側面から最も離れた面)に露出する。これにより、配線30の端面と放熱板80との距離が稼げるため、リークが発生するおそれを低減できる。
但し、図6に示す工程では、図9(a)に示すように、バスライン31B、32B、及び33Bの一部が残存するように切れ込み部1xを設けた。しかし、図9(b)に示すように、バスライン31B、32B、及び33Bを残存させずに全部除去し、切れ込み部1xの底部(切れ込み部1xの内壁面において配線基板1の外周側面から最も離れた面)と配線31、32、及び33の端面とを面一にすると更に好ましい。このようにすることで、切れ込み部1xの内壁面に露出する配線30(31、32、及び33)の端面を接着層70で覆わずに露出させ、配線30の端面をテスト端子として用いる場合、切れ込み部1xの内壁面に露出する配線30の角部が少なくなり、リークが発生するおそれを低減できる。
又、図9(c)に示すように、バスライン31B、32B、及び33Bを残存させずに全部除去し、切れ込み部1xの底部が曲面状になるようにし、更に配線30の端面よりも内側にえぐるように形成してもよい。このようにすることで、図9(b)の場合と同様に、切れ込み部1xの内壁面に露出する配線30の角部が少なくなり、リークが発生するおそれを低減できる。
なお、図9(a)〜図9(c)では、配線30と切れ込み部1xとの位置関係を示すために、他の構成要素の図示を省略している。又、配線31及び32のみをテスト端子として用いる場合には、配線33の部分の切れ込み部1xの平面形状が図9(a)〜図9(c)の何れであっても効果に影響はない。
又、接着層70が配線30の端面を被覆する場合には、配線30の導電部分が配線部から露出することを回避できるため、リークが発生するおそれをいっそう低減できる。
なお、接着層70が切れ込み部1xの内壁面に露出する配線30の端面を被覆しない場合には、配線30の端面をテスト端子として用いてもよい。例えば、配線基板1に発光素子を実装して発光素子の両端子を配線31及び32(めっき膜41及び42)と接続し、配線30の端面にピンを接触させて所定電圧を印加すれば、発光素子の両端子に所定の電位差を与えることができ発光テストを実行できる。又、その際に、外部接続端子となるめっき膜44及び45にピンを接触させなくて済むので、めっき膜44及び45を傷つけるおそれを排除できる。
〈第1の実施の形態の変形例1〉
第1の実施の形態の変形例1では、第1の実施の形態とは絶縁層の形状が異なる配線基板の例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図10は、第1の実施の形態の変形例1に係る配線基板を例示する図であり、図10(b)は平面図、図10(a)は図10(b)のA−A線に沿う断面図である。図10を参照するに、配線基板1Aは、絶縁層60が絶縁層61に置換された点が配線基板1(図1参照)と相違する。絶縁層61は、切れ込み部1xを埋めるように、めっき膜40の形成部及び接着層20の外縁部を除く略全領域に形成されている。なお、絶縁層61は絶縁層60とは形状が異なるだけであり、材料等は絶縁層60と同様とすることができる。絶縁層61は、例えば、以下のようにして形成できる。
図11〜図13は、第1の実施の形態の変形例1に係る配線基板の製造工程を例示する図である。なお、第1の実施の形態の変形例1に係る配線基板の製造工程の説明で用いる断面図は、全て図10(a)に対応する断面図である。
まず、図11(a)に示す工程では、図3(a)及び図3(b)に示す工程と同様にして、金属層30Aをパターニングして、配線31〜33と、配線31〜33に接続されたバスライン31B〜33Bを形成する。
次に、図11(b)に示す工程では、配線30上に電解めっき法でめっき膜40を形成する。具体的には、例えば、配線30の上面の所定部分(図10(a)及び(b)でめっき膜40が形成されている部分)を選択的に露出するレジスト膜510を接着層20上に形成する。又、マスキングテープ520を基板10の他方の面側に貼り付ける。そして、バスライン31B、32B、及び33Bを含む給電経路により電解めっきを行い、配線30のレジスト膜510から露出する部分の上面にめっき膜40を形成する。なお、めっき膜40の材料や厚さ等は前述のとおりである。次に、図11(c)に示す工程では、レジスト膜510及びマスキングテープ520を除去する。
次に、図12(a)及び図12(b)に示す工程(図12(b)は平面図、図12(a)は図12(b)のA−A線に沿う断面図)では、基板10等を所定位置で切断して個片化する。この際、図6と同様に、基板10及び接着層20を貫通する切れ込み部1xを設けてバスライン31B、32B、及び33Bを除去する。配線30の端面は、切れ込み部1xの底部(切れ込み部1xの内壁面において配線基板1の外周側面から最も離れた面)に露出する。これにより、配線30の端面と放熱板80との距離が稼げるため、リークが発生するおそれを低減できる。なお、切れ込み部1xの平面形状は矩形状には限定されず、半円状や半楕円状、その他のより複雑な形状としてもよい。
次に、図13(a)及び図13(b)に示す工程(図13(b)は平面図、図13(a)は図13(b)のA−A線に沿う断面図)では、図12(a)及び図12(b)に示す工程で個片化された構造体の基板10側を、接着層70を介して、放熱板80上に固定する。この際、図7(a)に示す工程と同様に、切れ込み部1x内に接着層70の一部が這い上がり、切れ込み部1xの内壁面の少なくとも一部を被覆する。なお、図13(a)では、接着層70が切れ込み部1xの内壁面に露出する基板10の端面を被覆しているが、図7(b)及び図8と同様の形態で被覆してもよい。
その後、切れ込み部1xを埋めるように、めっき膜40の形成部及び接着層20の外縁部を除く略全領域に、スクリーン印刷法等により絶縁層61を形成することで、図10に示す配線基板1Aが作製される。第1の実施の形態の変形例1に係る配線基板1Aの場合には、第1の実施の形態に係る配線基板1の奏する効果に加えて、更に、以下の効果を奏する。すなわち、切れ込み部1xを埋めるように、めっき膜40の形成部及び接着層20の外縁部を除く略全領域に絶縁層61を形成することで、発光素子の照射する光を反射する部分の面積を広くとることが可能となり、発光素子の照射する光の利用効率を向上できる。
〈第1の実施の形態の変形例2〉
第1の実施の形態の変形例2では、第1の実施の形態とはめっき膜を形成する領域が一部異なる配線基板の例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図14は、第1の実施の形態の変形例2に係る配線基板を例示する断面図である。図14(a)及び図14(b)に示す配線基板1B及び1Cのように、めっき膜43を、所定間隔で並置された短冊状の2つのめっき膜43a及び43bに分割してもよい(図18(b)も参照)。めっき膜43aとめっき膜43bとの間には絶縁層60又は61が形成されており、両者を分割している。但し、めっき膜43a及び43bは何れも配線33上に形成されているので、両者は電気的には接続されている。
なお、配線基板1Bは、例えば、第1の実施の形態で示した方法で製造でき、配線基板1Cは、例えば、第1の実施の形態の変形例1で示した方法で製造できる。
このように、配線基板に搭載される半導体素子(発光素子)に合わせて、めっき膜43を2つのめっき膜43a及び43bに分割してもよい。
〈第1の実施の形態の変形例3〉
第1の実施の形態の変形例3では、配線の端面及び貫通配線の端面に絶縁膜を形成する例を示す。なお、第1の実施の形態の変形例3において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図15は、第1の実施の形態の変形例3に係る配線基板を例示する図であり、図15(b)は平面図、図15(a)は図15(b)のA−A線に沿う断面図である。図15を参照するに、配線基板1Dは、切れ込み部1xの内壁面側の配線30の端面、及び接着層70側の貫通配線50の端面(他端)に絶縁膜39が形成されている点が配線基板1(図1参照)と相違する。なお、切れ込み部1xの内壁面には、基板10、接着層20、絶縁膜39、及びめっき膜40の夫々の端面が露出しているが、配線30の端面は露出していない。
配線30及び貫通配線50の材料が銅(Cu)である場合には、例えば、絶縁膜39は酸化膜(酸化銅(CuO)からなる膜)とすることができる。絶縁膜39の厚さは、例えば、1〜30μm程度とすることができる。絶縁膜39は、例えば、以下のようにして形成できる。
図16は、第1の実施の形態の変形例3に係る配線基板の製造工程を例示する図である。なお、第1の実施の形態の変形例3に係る配線基板の製造工程の説明で用いる断面図は、全て図15(a)に対応する断面図である。
まず、第1の実施の形態の図2〜図6に示す工程と同様の工程を実行する。その後、図16(a)に示す工程では、図6に示す構造体の外周側面に露出する配線30の端面(バスライン31B、32B、及び33Bの端面)、及び、下面に露出する貫通配線50の端面(他端)に絶縁膜39を形成する。絶縁膜39は、例えば、黒化処理や、オーブン等を用いた熱処理等により、形成することができる。配線30(バスライン31B、32B、及び33B)、及び貫通配線50の材料が銅(Cu)である場合には、例えば、絶縁膜39は酸化膜(酸化銅(CuO)からなる膜)とすることができる。絶縁膜39の厚さは、例えば、1〜30μm程度とすることができる。なお、配線30のめっき膜40に被覆されている面には、絶縁膜39は形成されない。
次に、図16(b)に示す工程では、図7(a)に示す工程と同様にして、図16(a)に示す構造体の基板10側を、接着層70を介して、放熱板80上に固定する。これにより、配線基板1Dが完成する。なお、加圧から硬化までの過程で、切れ込み部1x内に接着層70の一部が這い上がり、切れ込み部1xの内壁面の少なくとも一部を被覆する。図16(a)では、接着層70が切れ込み部1xの内壁面に露出する基板10の端面を被覆しているが、図16(c)G部のように、接着層70が切れ込み部1xの内壁面に露出する基板10の端面と接着層20の端面と絶縁膜39の端面を連続的に被覆してもよい。或いは、めっき膜40の端面まで連続的に被覆してもよい。
又、図8のF部と同様に、接着層70が切れ込み部1xの内壁面に露出する基板10の端面と接着層20の端面と絶縁膜39の端面とめっき膜40の端面を連続的に被覆し、更に、切れ込み部1xの周囲の絶縁層60が形成されていない接着層20上に延在してもよい。その場合、配線30上(この場合は、めっき膜40の上面)に延在してもよい。
このように、配線30の端面(バスラインの端面)及び貫通配線50の端面(他端)に絶縁膜39を形成してもよい。貫通配線50の端面に絶縁膜39を形成することにより、貫通配線50と放熱板80との絶縁耐性が向上するため、接着層70を薄くすることができ、配線基板1D全体の薄型化が可能となる。又、配線30の端面に絶縁膜39を形成することにより、コロナ放電等に対する絶縁耐性を向上できる。
又、貫通配線50の端面を直接接着層70で被覆する場合と比較して、貫通配線50の端面を絶縁膜39を介して接着層70で被覆する場合の方が、貫通配線50と接着層70との密着性を向上できる。又、配線30の端面を直接接着層70で被覆する場合と比較して、配線30の端面を絶縁膜39を介して接着層70で被覆する場合の方が、配線30の端面と接着層70との密着性を向上できる。
なお、配線基板1Dを、切れ込み部1xの内壁面側の配線30の端面、接着層70側の貫通配線50の端面(他端)の何れか一方のみに絶縁膜39を形成した構造としてもよい。
〈第2の実施の形態〉
第2の実施の形態では、第1の実施の形態等で示した配線基板に半導体素子(発光素子)を搭載した半導体パッケージの例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図17は、第2の実施の形態に係る半導体パッケージを例示する図であり、図17(b)は平面図、図17(a)は図17(b)のA−A線に沿う断面図である。なお、図17(b)において、便宜上、半導体素子120を梨地模様で示している。図17を参照するに、半導体パッケージ100は、配線基板1(図1参照)と、半導体素子120と、はんだ130と、封止樹脂140とを有する。半導体素子120は、配線基板1の配線33の絶縁層60から露出する面上に搭載されている。具体的には、半導体素子120は、はんだ130を介して、配線基板1上にフェイスダウン状態でフリップチップ実装され、封止樹脂140により封止されている。封止樹脂140としては、例えば、エポキシ系やシリコーン系等の絶縁性樹脂に蛍光体を含有させた樹脂を用いることができる。なお、図17の例では、3個の半導体素子120が配線基板1上に並列に実装されているが、実装する半導体素子120の個数は任意とすることができる。
半導体素子120としては、例えば、下面(配線基板1と対向する面)の一端側にアノード端子(図示せず)、他端側にカソード端子(図示せず)が形成された発光素子であるLED(Light Emitting Diode)を用いることができる。但し、発光素子はLEDには限定されず、例えば、面発光型レーザ等を用いてもよい。ここでは、半導体素子120がLEDであるとして、以降の説明を行う。
LEDである半導体素子120のアノード端子及びカソード端子の一方は、例えば、はんだ130を介して、配線基板1のめっき膜41と接続されている。又、半導体素子120のアノード端子及びカソード端子の他方は、例えば、はんだ130を介して、配線基板1のめっき膜42と接続されている。又、半導体素子120の下面の中央部近傍には放熱用端子(図示せず)が設けられており、放熱用端子は、はんだ130を介して、配線基板1のめっき膜43と接続されている。
配線基板1のめっき膜44及び45を、例えば、半導体パッケージ100の外部に配置される電源や駆動回路等に接続し、半導体素子120のカソード端子とアノード端子との間に所定の電位差を与えることにより、半導体素子120が発光する。半導体素子120は、発光時に発熱する。半導体素子120の発した熱は、めっき膜43及び配線33を介して貫通配線50に伝わり、更に、接着層70を経由して放熱板80に伝わり、放熱板80により放熱される。半導体素子120の放熱用端子の下側には複数の貫通配線50が設けられているので、半導体素子120の発した熱を効率よく放熱板80に伝達することができる。
〈第2の実施の形態の変形例1〉
第2の実施の形態の変形例1では、第1の実施の形態等で示した配線基板に半導体素子(発光素子)を搭載した半導体パッケージの他の例を示す。なお、第2の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図18は、第2の実施の形態の変形例1に係る半導体パッケージを例示する図であり、図18(b)は平面図、図18(a)は図18(b)のA−A線に沿う断面図である。なお、図18(b)において、便宜上、半導体素子120を梨地模様で示している。図18を参照するに、半導体パッケージ100Aは、配線基板1(図1参照)と、半導体モジュール110とを有する。なお、図18の例では、4個の半導体モジュール110が配線基板1上に並列に実装されているが、実装する半導体モジュール110の個数は任意とすることができる。
半導体モジュール110において、基板150には配線160が形成されている。配線160は半導体素子120と電気的に接続される2つの電気接続用端子と、半導体素子120とは電気的に接続されず半導体素子搭載部となる放熱用端子とを有する。放熱用端子の上面にはLEDである半導体素子120がフェイスアップ状態で実装されている。又、配線160の2つの電気接続用端子の上面は、半導体素子120のアノード端子及びカソード端子(図示せず)とボンディングワイヤ180を介して夫々接続されている。基板150の上面外縁部には、半導体素子120が発した光を反射するリフレクタ170が搭載されている。又、リフレクタ170の内側には、半導体素子120を封止する封止樹脂140が設けられている。
配線160の2つの電気接続用端子の下面は基板150の下面から露出しており、はんだ130を介して、夫々配線基板1のめっき膜41及び42と接続されている。配線160の放熱用端子の下面は基板150の下面から露出しており、はんだ130を介して、配線基板1のめっき膜43と接続されている。
配線基板1のめっき膜44及び45を、例えば、半導体パッケージ100Aの外部に配置される電源や駆動回路等に接続し、半導体素子120のカソード端子とアノード端子との間に所定の電位差を与えることにより、半導体素子120が発光する。半導体素子120は、発光時に発熱する。半導体素子120の発した熱は、配線160の放熱用端子、めっき膜43、及び配線33を介して貫通配線50に伝わり、更に、接着層70を経由して放熱板80に伝わり、放熱板80により放熱される。半導体モジュール110の放熱用端子の下側には複数の貫通配線50が設けられているので、半導体素子120の発した熱を効率よく放熱板80に伝達することができる。
〈第2の実施の形態の変形例2〉
第2の実施の形態の変形例2では、第1の実施の形態等で示した配線基板に半導体素子(発光素子)を搭載した半導体パッケージの他の例を示す。なお、第2の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図19は、第2の実施の形態の変形例2に係る半導体パッケージを例示する図であり、図19(b)は平面図、図19(a)は図19(b)のA−A線に沿う断面図である。なお、図19(b)において、便宜上、半導体素子120を梨地模様で示している。図19を参照するに、半導体パッケージ100Bにおいて、配線基板1(図1参照)のめっき膜43上には、ダイアタッチフィルム等の接着層190を介して複数の半導体素子120がフェイスアップ状態で実装されている。各半導体素子120は、封止樹脂140により封止されている。なお、図19の例では、配線基板1上に12個の半導体素子120が実装されているが、実装する半導体素子120の個数は任意とすることができる。
めっき膜43の短手方向(めっき膜41〜45が配列された方向)には2つの半導体素子120がボンディングワイヤ180を介して直列に接続されている。例えば、めっき膜43の短手方向に配置された一方の半導体素子120のアノード端子と他方の半導体素子120のカソード端子とがボンディングワイヤ180を介して接続されている。そして、例えば、一方の半導体素子120のカソード端子がボンディングワイヤ180を介してめっき膜41に接続され、他方の半導体素子120のアノード端子がボンディングワイヤ180を介してめっき膜42に接続されている。又、めっき膜43の短手方向に直接に接続された2つの半導体素子120の組が、めっき膜43の長手方向に6組並列に接続されている。
配線基板1のめっき膜44及び45を、例えば、半導体パッケージ100Bの外部に配置される電源や駆動回路等に接続し、半導体素子120のカソード端子とアノード端子との間に所定の電位差を与えることにより、半導体素子120が発光する。半導体素子120は、発光時に発熱する。半導体素子120の発した熱は、めっき膜43及び配線33を介して貫通配線50に伝わり、更に、接着層70を経由して放熱板80に伝わり、放熱板80により放熱される。半導体素子120が搭載された配線33の下側には複数の貫通配線50が設けられているので、半導体素子120の発した熱を効率よく放熱板80に伝達することができる。
〈第2の実施の形態の変形例3〉
第2の実施の形態の変形例3では、第1の実施の形態等で示した配線基板に半導体素子(発光素子)を搭載した半導体パッケージの他の例を示す。なお、第2の実施の形態の変形例3において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図20は、第2の実施の形態の変形例3に係る半導体パッケージを例示する図であり、図20(b)は平面図、図20(a)は図20(b)のA−A線に沿う断面図である。なお、図20(b)において、便宜上、半導体素子120を梨地模様で示している。図20を参照するに、半導体パッケージ100Cにおいて、配線基板1B(図14参照)のめっき膜41及び43a上、並びにめっき膜42及び43b上には、はんだ130を介して複数の半導体素子120がフェイスダウン状態でフリップチップ実装されている。各半導体素子120は、封止樹脂140により封止されている。なお、図20の例では、配線基板1B上に8個の半導体素子120が実装されているが、実装する半導体素子120の個数は任意とすることができる。
めっき膜41及び43a上には4個の半導体素子120が並列に接続されている。又、めっき膜42及び43b上には4個の半導体素子120が並列に接続されている。そして、めっき膜41及び43a上の4個の半導体素子120と、めっき膜42及び43b上の4個の半導体素子120とは直列に接続されている。例えば、めっき膜41及び43a上の各半導体素子120のアノード端子がめっき膜41に接続され、カソード端子がめっき膜43a接続されている。例えば、めっき膜42及び43b上の各半導体素子120のアノード端子がめっき膜43bに接続され、カソード端子がめっき膜42接続されている。
配線基板1Bのめっき膜44及び45を、例えば、半導体パッケージ100Cの外部に配置される電源や駆動回路等に接続し、半導体素子120のカソード端子とアノード端子との間に所定の電位差を与えることにより、半導体素子120が発光する。半導体素子120は、発光時に発熱する。半導体素子120の発した熱は、めっき膜43及び配線33を介して貫通配線50に伝わり、更に、接着層70を経由して放熱板80に伝わり、放熱板80により放熱される。半導体素子120が搭載された配線33の下側には複数の貫通配線50が設けられているので、半導体素子120の発した熱を効率よく放熱板80に伝達することができる。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、基板10に接着層20を介して金属層30Aを貼り付ける代わりに、以下のようにしてもよい。すなわち、ポリイミド系樹脂製のフィルム(ポリイミドテープ)等である基板10を準備し、無電解めっき法やスパッタ法、電解めっき法等を用いて、基板10の一方の面に銅(Cu)等からなる金属層を直接形成する(接着層20は設けない)。形成された金属層が金属層30Aの代わりとなり、金属層30Aと同様の機能を発揮する。この場合、貫通孔10xは、レーザ加工法等で基板10のみに形成する。つまり、貫通孔10xの一方の側は基板10上に形成された金属層で塞がれる。
又、他の例として、銅箔等の金属箔上にポリイミド等の絶縁樹脂を塗布して基板10を作製してもよい。この場合も、貫通孔10xは、レーザ加工法等で基板10のみに形成する。つまり、貫通孔10xの一方の側は基板10上に形成された金属箔で塞がれる。
1 1A、1B、1C、1D 配線基板
1x 切れ込み部
10、150 基板
10x 貫通孔
20、70、190 接着層
30A 金属層
31〜33 配線
31B〜33B バスライン
39 絶縁膜
41〜45、43a、43b めっき膜
50 貫通配線
60、61 絶縁層
80 放熱板
100、100A、100B、100C 半導体パッケージ
110 半導体モジュール
120 半導体素子
130 はんだ
140 封止樹脂
160 配線
170 リフレクタ
180 ボンディングワイヤ

Claims (17)

  1. 放熱板と、
    前記放熱板上に設けられた接着層と、
    前記接着層上に設けられた基板と、
    前記基板の前記接着層が設けられた面とは反対側の面に設けられた配線と、
    前記基板を厚さ方向に貫通し、平面視において、前記基板の外縁部から内方に向かって切れ込んだ切れ込み部と、を有し、
    前記接着層の一部は、前記切れ込み部の内壁面に露出する前記基板の端面を被覆している配線基板。
  2. 前記切れ込み部の内壁面には前記配線の端面が露出し、
    前記接着層は、前記切れ込み部の内壁面に露出する前記基板の端面と前記配線の端面を連続的に被覆している請求項1記載の配線基板。
  3. 前記接着層は、前記切れ込み部の内壁面に露出する前記基板の端面と前記配線の端面を連続的に被覆し、更に、前記基板上に延在している請求項2記載の配線基板。
  4. 前記切れ込み部の内壁面側の前記配線の端面に絶縁膜が形成され、
    前記切れ込み部の内壁面には前記絶縁膜の端面が露出している請求項1記載の配線基板。
  5. 前記接着層は、前記切れ込み部の内壁面に露出する前記基板の端面と前記絶縁膜の端面を連続的に被覆している請求項4記載の配線基板。
  6. 前記接着層は、前記切れ込み部の内壁面に露出する前記基板の端面と前記絶縁膜の端面を連続的に被覆し、更に、前記基板上に延在している請求項5記載の配線基板。
  7. 前記基板上に設けられ、前記配線を選択的に露出する反射膜、を有し、
    前記反射膜は、平面視において、前記基板の前記切れ込み部の内壁面に沿った領域を露出し、
    前記接着層は、前記領域に延在している請求項3又は6記載の配線基板。
  8. 前記基板上に設けられ、前記配線を選択的に露出する反射膜、を有し、
    前記反射膜は、前記切れ込み部を埋めるように設けられている請求項3又は6記載の配線基板。
  9. 前記配線の前記基板側の面に接し、前記基板を厚さ方向に貫通する貫通配線が設けられた請求項1乃至8の何れか一項記載の配線基板。
  10. 前記接着層側の前記貫通配線の端面に絶縁膜が形成されている請求項9記載の配線基板。
  11. 請求項1乃至10の何れか一項記載の配線基板と、
    前記配線基板に搭載された半導体素子又は半導体素子を含むモジュールと、を有する半導体パッケージ。
  12. 一方の面に配線が形成された基板を用意する工程と、
    前記基板を厚さ方向に貫通し、平面視において、前記基板の外縁部から内方に向かって切れ込んだ切れ込み部を形成する工程と、
    前記基板を、接着層を介して放熱板上に固定する工程と、を有し、
    前記放熱板上に固定する工程では、前記基板の一方の面とは反対側の面と前記放熱板との間に前記接着層が配置されると共に、前記接着層の一部が、前記切れ込み部の内壁面に露出する前記基板の端面を被覆する配線基板の製造方法。
  13. 前記切れ込み部を形成する工程では、前記切れ込み部の内壁面に前記配線の端面が露出し、
    前記放熱板上に固定する工程では、前記接着層が、前記切れ込み部の内壁面に露出する前記基板の端面と前記配線の端面を連続的に被覆する請求項12記載の配線基板の製造方法。
  14. 前記放熱板上に固定する工程では、前記接着層が、前記切れ込み部の内壁面に露出する前記基板の端面と前記配線の端面を連続的に被覆し、更に、前記基板上に延在する請求項13記載の配線基板の製造方法。
  15. 前記切れ込み部を形成する工程よりも前に、前記配線を選択的に露出する反射膜を形成する工程を有し、
    前記切れ込み部を形成する工程では、平面視において、前記基板上の前記切れ込み部の内壁面に沿った領域が前記反射膜から露出し、
    前記接着層が、前記領域に延在する請求項14記載の配線基板の製造方法。
  16. 前記放熱板上に固定する工程よりも後に、前記配線を選択的に露出する反射膜を形成する工程を有し、
    前記反射膜は前記切れ込み部を埋めるように形成される請求項14記載の配線基板の製造方法。
  17. 前記一方の面に配線が形成された基板を用意する工程では、前記一方の面に形成した金属層をパターニングして前記配線を形成すると共に、前記配線に接続された電解めっき用のバスラインを形成し、
    前記切れ込み部を形成する工程では、前記配線と前記バスラインとが切断されて、前記切れ込み部の内壁面に前記配線の端面が露出する請求項13乃至16の何れか一項記載の配線基板の製造方法。
JP2014228199A 2014-01-14 2014-11-10 配線基板及びその製造方法、並びに半導体パッケージ Active JP6316731B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014228199A JP6316731B2 (ja) 2014-01-14 2014-11-10 配線基板及びその製造方法、並びに半導体パッケージ
US14/591,239 US9603253B2 (en) 2014-01-14 2015-01-07 Wiring substrate, manufacturing method therefor, and semiconductor package
CN201510013051.2A CN104779225B (zh) 2014-01-14 2015-01-09 配线基板及其制造方法、以及半导体封装

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014004629 2014-01-14
JP2014004629 2014-01-14
JP2014228199A JP6316731B2 (ja) 2014-01-14 2014-11-10 配線基板及びその製造方法、並びに半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2015156471A JP2015156471A (ja) 2015-08-27
JP2015156471A5 JP2015156471A5 (ja) 2017-07-20
JP6316731B2 true JP6316731B2 (ja) 2018-04-25

Family

ID=53522581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014228199A Active JP6316731B2 (ja) 2014-01-14 2014-11-10 配線基板及びその製造方法、並びに半導体パッケージ

Country Status (3)

Country Link
US (1) US9603253B2 (ja)
JP (1) JP6316731B2 (ja)
CN (1) CN104779225B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283688B2 (en) * 2016-08-22 2019-05-07 Nichia Corporation Light emitting device
JP6699535B2 (ja) * 2016-12-14 2020-05-27 株式会社デンソー 回路基板
JP6881409B2 (ja) * 2018-09-27 2021-06-02 日亜化学工業株式会社 照明装置およびその製造方法
TWI672711B (zh) * 2019-01-10 2019-09-21 健策精密工業股份有限公司 絕緣金屬基板及其製造方法
WO2023054094A1 (ja) * 2021-09-30 2023-04-06 日亜化学工業株式会社 配線基板、面状発光装置及びそれらの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
JP2789563B2 (ja) * 1993-05-28 1998-08-20 いわき電子株式会社 集積回路装置
US5808872A (en) * 1994-11-15 1998-09-15 Nippon Steel Corporation Semiconductor package and method of mounting the same on circuit board
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US6920046B2 (en) * 2003-06-25 2005-07-19 Eaton Corporation Dissipating heat in an array of circuit components
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP2008205308A (ja) * 2007-02-21 2008-09-04 Sanyo Electric Co Ltd 半導体装置
CN101645478A (zh) * 2008-08-08 2010-02-10 鸿富锦精密工业(深圳)有限公司 发光二极管散热结构
JP2011103353A (ja) * 2009-11-10 2011-05-26 Koito Mfg Co Ltd 発光モジュール
JP2012033855A (ja) * 2010-07-01 2012-02-16 Hitachi Cable Ltd Ledモジュール、ledパッケージ、並びに配線基板およびその製造方法
KR20140012650A (ko) * 2011-02-24 2014-02-03 데쿠세리아루즈 가부시키가이샤 열전도성 접착제
JP5844101B2 (ja) 2011-09-15 2016-01-13 新光電気工業株式会社 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法
JP5848976B2 (ja) * 2012-01-25 2016-01-27 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法
JP6230777B2 (ja) * 2012-01-30 2017-11-15 新光電気工業株式会社 配線基板、配線基板の製造方法、及び発光装置

Also Published As

Publication number Publication date
CN104779225A (zh) 2015-07-15
US20150201485A1 (en) 2015-07-16
CN104779225B (zh) 2018-12-11
JP2015156471A (ja) 2015-08-27
US9603253B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
JP6335619B2 (ja) 配線基板及び半導体パッケージ
US9698563B2 (en) Flexible LED device and method of making
JP6293995B2 (ja) 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
JP6244130B2 (ja) 発光素子搭載用パッケージ及び発光素子パッケージ
JP6316731B2 (ja) 配線基板及びその製造方法、並びに半導体パッケージ
US9825209B2 (en) Electronic component package and method for manufacturing the same
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
JP6027001B2 (ja) 放熱回路基板
US20160270231A1 (en) Wiring substrate and manufacturing method of wiring substrate
WO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP6317989B2 (ja) 配線基板
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP2011165737A (ja) 発光素子搭載用基板およびその製造方法
KR20090062070A (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
JP6464646B2 (ja) 発光装置およびその製造方法
KR20120009727A (ko) 방열회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180328

R150 Certificate of patent or registration of utility model

Ref document number: 6316731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150