JP6280710B2 - 配線基板、発光装置及び配線基板の製造方法 - Google Patents

配線基板、発光装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6280710B2
JP6280710B2 JP2013181378A JP2013181378A JP6280710B2 JP 6280710 B2 JP6280710 B2 JP 6280710B2 JP 2013181378 A JP2013181378 A JP 2013181378A JP 2013181378 A JP2013181378 A JP 2013181378A JP 6280710 B2 JP6280710 B2 JP 6280710B2
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
layer
light emitting
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013181378A
Other languages
English (en)
Other versions
JP2015050342A (ja
JP2015050342A5 (ja
Inventor
堀川　泰愛
泰愛 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013181378A priority Critical patent/JP6280710B2/ja
Priority to US14/459,621 priority patent/US9590154B2/en
Publication of JP2015050342A publication Critical patent/JP2015050342A/ja
Publication of JP2015050342A5 publication Critical patent/JP2015050342A5/ja
Application granted granted Critical
Publication of JP6280710B2 publication Critical patent/JP6280710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板、発光装置及び配線基板の製造方法に関するものである。
従来、発光素子が基板に実装されてなる発光装置には、様々な形状のものが提案されている。この種の発光装置としては、金属製の基板に形成された絶縁層上に配線層を形成し、その配線層上に発光ダイオード（Light Emitting Diode：ＬＥＤ）などの発光素子を実装した構造が知られている（例えば、特許文献１参照）。また、この発光装置では、発光素子が実装される実装面と同一の平面上に、発光素子以外の電子部品（例えば、受動素子）が実装されている。
特開２０１０−１２９５９８号公報
ところで、上記発光装置では、発光素子で発光した光を効率良く使用するために実装面側に発光素子の出射光を反射する反射膜が形成される。しかしながら、上記電子部品が実装される領域では反射膜を形成することができない。このため、電子部品が実装される領域では、反射膜が形成される領域に比べて反射率が著しく低下するという問題がある。
本発明の一観点によれば、絶縁層と、前記絶縁層の下面に形成された金属板と、前記絶縁層の上面に互いに離間して形成された複数の凹部と、前記各凹部の底面上に形成された配線と、前記配線の上面に形成された第１めっき層と、前記第１めっき層の少なくとも一部を接続パッドとして露出する第１開口部を有する反射層と、前記配線の下面に実装され、前記絶縁層内に埋め込まれた電子部品と、を有し、前記絶縁層は、前記配線の側面全面及び下面を覆うように形成されている。
本発明の一観点によれば、反射率の低下を抑制することができるという効果を奏する。
（ａ）は、第１実施形態のリードフレームを示す概略平面図、（ｂ）は、図１（ａ）に示す領域Ｒの拡大平面図。 （ａ）は、第１実施形態のリードフレームの一部を示す概略断面図（図１（ｂ）及び図２（ｂ）における２−２断面図）、（ｂ）は、図１（ｂ）に示した領域Ｒの拡大平面図。なお、（ｂ）では、一部の部材（最表面に形成された絶縁層）の図示を省略している。 第１実施形態の単位リードフレーム（配線基板）を示す概略断面図。 第１実施形態の発光装置を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の発光装置の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の発光装置の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の発光装置の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の発光装置の製造方法を示す概略断面図。 （ａ）、（ｂ）は、変形例の発光装置を示す概略断面図。 第２実施形態の単位リードフレーム（配線基板）を示す概略断面図。 第２実施形態の発光装置を示す概略断面図。 （ａ）〜（ｃ）は、第２実施形態の発光装置の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第２実施形態の発光装置の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第２実施形態の発光装置の製造方法を示す概略断面図。 変形例の発光装置を示す概略断面図。 変形例の発光装置を示す概略断面図。 （ａ）、（ｂ）は、変形例の発光装置を示す概略断面図。 （ａ）、（ｂ）は、変形例の発光装置を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１〜図８に従って第１実施形態を説明する。
図１（ａ）に示すように、リードフレーム１１は、平面視略矩形状の基板フレーム１２を有している。基板フレーム１２の材料としては、例えば電気抵抗及び熱抵抗の低い金属を用いることができる。このような基板フレーム１２の材料としては、例えば銅（Ｃｕ）、Ｃｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）又はＦｅ−Ｎｉをベースにした合金等を用いることができる。基板フレーム１２の厚さは、例えば２０〜１５０μｍ程度とすることができる。
基板フレーム１２には、複数（ここでは、３つ）の樹脂充填領域１３が分離して画定されている。各樹脂充填領域１３には、単位リードフレーム１４がマトリクス状（ここでは、５×５）に複数個連設して形成されている。この単位リードフレーム１４は、最終的に発光素子等の半導体素子が搭載されて個々の半導体装置（パッケージ）として切り出されるものである。なお、各樹脂充填領域１３の外周には、長手方向（図中の左右方向）に延在される一対のレール部１５と、幅方向（図中の上下方向）に延在される一対のレール部１６とが形成されている。また、半導体装置の組み立てを行う際には、各単位リードフレーム１４に半導体素子が搭載された後、各樹脂充填領域１３毎に一括モールディング方式により樹脂封止が行われる。
図２（ａ）に示すように、単位リードフレーム１４は、複数（ここでは、４つ）の配線（リード）３０と、めっき層４０と、各配線３０間に形成された絶縁層５０と、電子部品６０と、金属板７０と、絶縁層８０とを有している。
図２（ｂ）に示すように、各配線３０の平面形状は、略長方形状に形成されている。これら複数の配線３０は、単位リードフレーム１４の中央部において、平行に隣接して配置されている。これら複数の配線３０は、基板フレーム１２の開口部１２Ｘによって互いに分離されている。また、この開口部１２Ｘによって、隣り合う単位リードフレーム１４の配線３０同士も互いに分離されている。なお、配線３０の厚さは、基板フレーム１２と同様に、例えば２０〜１５０μｍ程度とすることができる。
配線３０は、発光素子２１（図４参照）が搭載される発光素子搭載領域に形成された配線３１と、その配線３１を平面視で挟むようにして形成された配線３２とを有している。
各配線３２の上面３２Ａには、所要の箇所にめっき層４０が形成されている。図１（ｂ）及び図２（ｂ）に示すように、めっき層４０の平面形状は、例えば略長方形状に形成されている。図２（ｂ）に示すように、複数のめっき層４０のうち左右外側に形成されためっき層４０は、配線３２の上面３２Ａ全面を被覆するように、且つ配線３２の平面形状よりも大きく形成されている。
図２（ａ）に示すように、配線３２のうち一部の配線３２（ここでは、配線３１よりも図中右側に形成された２つの配線３２）の下面３２Ｂ（第２面）には、所要の箇所にめっき層４１が形成されている。例えば、めっき層４１は、少なくとも一部がめっき層４０と平面視で重なるように形成されている。図示は省略するが、めっき層４１の平面形状は、例えば略矩形状に形成されている。
めっき層４０，４１は、例えばコンタクト性（ワイヤボンディング性やはんだ付け性など）を向上させる役割を果たす。また、めっき層４０は、例えば加熱処理時等の配線３０の酸化を抑制する役割を果たす。このような機能を実現するためのめっき層４０，４１の材料としては、配線３０よりも耐食性に優れ、硬度の低い金属であることが好ましく、例えば金（Ａｕ）や銀（Ａｇ）などの貴金属、又はこれらの金属を少なくとも一種以上含む貴金属合金を用いることができる。
具体的には、めっき層４０，４１の例としては、例えば配線３２の上面３２Ａ又は下面３２ＢからＮｉ層／Ａｕ層を順に積層した金属層を挙げることができる。また、めっき層４０，４１の他の例としては、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。ここで、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、上記Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層、Ａｇ層はＡｇ又はＡｇ合金からなる金属層である。このように、めっき層４０，４１は、最外層の金属層が貴金属又は貴金属合金からなる金属層であることが好ましい。
なお、本実施形態では、配線３２の上面３２Ａ上にＮｉ層とＡｕ層とがこの順番で積層されて上記めっき層４０，４１が形成されている。なお、この場合のＮｉ層の厚さは例えば０．１〜３μｍ程度とすることができ、Ａｕ層の厚さは例えば０．０１〜１μｍ程度とすることができる。
めっき層４１には、電子部品６０が実装されている。具体的には、めっき層４１の下面には、接合部材６１を介して電子部品６０が実装されている。換言すると、電子部品６０は、配線３２の下面３２Ｂに実装されている。すなわち、電子部品６０は、発光素子２１（図４参照）が実装される実装面側（配線３０の上面３０Ａ側）とは反対側である配線３２の下面３２Ｂに実装されている。例えば、電子部品６０の回路形成面（ここでは、上面）がめっき層４１と対向するように、つまりフェイスダウンの状態で電子部品６０をめっき層４１の下面に接合部材６１により接合する。これにより、電子部品６０の回路形成面に形成された電極（図示略）が接合部材６１及びめっき層４１を介して配線３２と接続されている。
電子部品６０は、図１（ｂ）及び図２（ｂ）に示すように、例えば平面視略矩形状に形成されている。電子部品６０としては、例えば発光素子以外の電子部品を用いることができる。具体的には、電子部品６０としては、例えばチップキャパシタ、チップインダクタ、チップ抵抗やツェナーダイオード等の受動素子や、電源制御用の半導体チップ等を用いることができる。また、接合部材６１は、導電性を有する接合部材である。接合部材６１としては、例えば異方性導電樹脂や導電性ペーストを用いることができる。
図２（ａ）に示すように、上記開口部１２Ｘは、基板フレーム１２の厚さ方向に貫通して形成されている。すなわち、開口部１２Ｘは、配線３０の上面３０Ａから下面３０Ｂまでを貫通するように形成されている。なお、開口部１２Ｘの内壁面は、基板フレーム１２の厚さ方向の面、つまり配線３０の側面になる。
絶縁層５０は、配線３０の側面全面を覆うように形成されている。具体的には、絶縁層５０は、上記開口部１２Ｘに充填されている。また、絶縁層５０は、配線３０の下面３０Ｂ全面及び電子部品６０全面を覆うように形成されている。例えば、絶縁層５０は、配線３０の側面及び下面３０Ｂ、めっき層４１の側面及び下面、接合部材６１及び電子部品６０の上下両面及び側面を被覆するように形成されている。すなわち、電子部品６０は、絶縁層５０内に埋め込まれている（内蔵されている）。
上記絶縁層５０の上面５０Ａは、配線３０の上面３０Ａと略面一になるように形成されている。別の見方をすると、絶縁層５０の上面５０Ａには、所要の箇所に凹部５０Ｘが形成されている。各凹部５０Ｘは、絶縁層５０の上面５０Ａから絶縁層５０の厚さ方向の中途位置まで形成されている。すなわち、各凹部５０Ｘは、その底面が絶縁層５０の厚さ方向の中途に位置するように形成されている。図２（ｂ）に示すように、各凹部５０Ｘの平面形状は、配線３０と同様に、例えば略長方形状に形成されている。そして、図２（ａ）に示すように、上記配線３０は、凹部５０Ｘの底面（第１面）上に形成され、その配線３０の側面が凹部５０Ｘの側壁を構成する絶縁層５０によって覆われている。このように配線３０は、絶縁層５０内に埋め込まれるように形成されている。
このような絶縁層５０によって複数の配線３０が支持されている。具体的には、各単位リードフレーム１４内の複数の配線３０が絶縁層５０によって上記レール部１５，１６（図１（ａ）参照）に支持されている。この絶縁層５０は、配線３０と金属板７０とを絶縁する機能と、配線３０と金属板７０とを接着する機能とを有している。また、絶縁層５０は、当該単位リードフレーム１４に実装される発光素子２１（図４参照）の発光時に発生する熱を金属板７０に伝導する機能を有する。このような機能を実現するための絶縁層５０の材料としては、例えば熱伝導率の高い（例えば、１〜１０Ｗ／ｍＫ程度の）絶縁性樹脂であることが好ましい。例えば、絶縁層５０の材料としては、ポリイミド系樹脂やエポキシ系樹脂などの絶縁性樹脂に、熱伝導率の高い無機材料（例えば、シリカ、アルミナ、窒化ホウ素）のフィラーを混入した樹脂材を用いることができる。具体的には、絶縁層５０の材料としては、熱伝導率の観点から、フィラーを比較的多量（例えば、５０〜８０ｖｏｌ％程度）に含有した樹脂材を用いることができる。また、配線３０の下面から絶縁層５０の下面までの厚さは、配線３０と金属板７０との絶縁性の観点から、例えば１００〜５００μｍ程度とすることができる。なお、絶縁層５０の絶縁性が高い場合には、放熱性の観点から、絶縁層５０を薄く形成することが好ましい。
金属板７０は、絶縁層５０の下面全面を覆うように形成されている。金属板７０は、絶縁層５０に接着されている。金属板７０は、例えば平面視略矩形状の平板である。なお、金属板７０は、絶縁層５０と接する面が粗化されていてもよい。
金属板７０の材料としては、例えば銅、アルミニウム（Ａｌ）や鉄などの熱伝導性に優れた金属又はこれらの金属を少なくとも一種以上含む合金を用いることができる。また、金属板７０の材料としては、例えば窒化アルミニウム、窒化ケイ素やアルミナ等の熱伝導性に優れたセラミック材を用いることができる。金属板７０の厚さは、高い熱伝導率を得るために、例えば１００〜２０００μｍ程度であることが好ましい。この金属板７０は、リードフレーム１１の支持板として機能するとともに、発光素子２１（図４参照）の発光時に発生する熱を放熱する放熱板として機能する。ここで、発光素子２１（例えば、発光ダイオード）の発光効率は、その温度上昇に伴い減少する傾向にある。このため、上記金属板７０により発光素子２１から発生する熱を効率良く放熱することにより、発光素子２１の発光効率の低下を好適に抑制することができる。
絶縁層８０は、配線３０の上面３０Ａ及び絶縁層５０の上面５０Ａを被覆するように形成されている。例えば、絶縁層８０は、めっき層４０から露出する配線３０の上面３０Ａ及び絶縁層５０の上面５０Ａを被覆するように形成されている。すなわち、絶縁層８０は、めっき層４０を露出させるための開口部８０Ｘ，８０Ｙを有している。開口部８０Ｘは、複数のめっき層４０のうち配線３１を挟む位置に形成された２つのめっき層４０の上面全面を、発光素子搭載領域に搭載される発光素子２１と電気的に接続される接続パッドＰ１として露出させる。また、開口部８０Ｙは、複数のめっき層４０のうち図中右側に形成された２つのめっき層４０の上面全面を、実装基板（図示略）と電気的に接続される電極端子Ｐ２として露出させる。図１（ｂ）に示すように、これら開口部８０Ｘ，８０Ｙの平面形状は、めっき層４０と同様に略長方形状に形成されている。この絶縁層８０の厚さは例えば１０〜３０μｍ程度とすることができる。このような絶縁層８０は、隣接する配線３０間を絶縁する機能と、発光素子２１から発生する熱を放熱する機能とを有している。
絶縁層８０は、高い反射率を有する。例えば、絶縁層８０は、波長が４５０ｎｍ〜７００ｎｍの間で５０％以上（好適には８０％以上）の反射率を有することが好ましい。このような絶縁層８０は、白色レジスト層や反射層とも呼ばれる。この絶縁層８０の材料としては、例えば白色の絶縁性樹脂を用いることができる。白色の絶縁性樹脂としては、例えばシリコーン系樹脂に白色の酸化チタン（ＴｉＯ２）、硫酸バリウム（ＢａＳＯ４）やアルミナ等からなるフィラーや顔料を含有した樹脂材を用いることができる。例えば、白色の絶縁性樹脂としては、上記フィラーの含有量が５０ｖｏｌ％以上である樹脂材を用いることができる。このような絶縁層８０（白色レジスト層）により単位リードフレーム１４の最表面を覆うことにより、当該単位リードフレーム１４に実装される発光素子２１からの光の反射率を高め、発光素子２１の光量ロスを低減させることができる。
絶縁層８０の材料としては、耐熱性に優れた材料を用いることができる。例えば、絶縁層８０の材料としては、シリコーンを含む樹脂材を用いることができる。このようなシリコーンを基本骨格とした材料は耐熱性及び耐光性が高いという優れた特性を有している。このため、絶縁層８０のようにリードフレーム１１の最表面に形成される絶縁層の材料に適している。
図２（ａ）に示すように、絶縁層８０は、配線３１の上面及びその配線３１周辺の絶縁層５０及び配線３２の上面を被覆する絶縁層８１と、絶縁層８１及びめっき層４０から露出された絶縁層５０及び配線３２の上面を被覆する絶縁層８２とを有している。
図３に示すように、図２（ａ）に示した破線の位置で絶縁層５０，８０及び金属板７０が切断されて個片化された単位リードフレーム１４（以下、「配線基板１４」ともいう。）では、切断面に絶縁層５０、金属板７０及び絶縁層８０の側面が露出されている。すなわち、配線基板１４では、切断面に配線３０（基板フレーム１２）の側面が露出されていない。
次に、図４に従って発光装置２０の構造について説明する。
発光装置２０は、上記配線基板１４と、その配線基板１４に実装された一つ又は複数の発光素子２１と、ボンディングワイヤ２３と、発光素子２１及びボンディングワイヤ２３等を封止する封止樹脂２４と、外部接続用ワイヤ２５とを有している。
発光素子２１は、配線基板１４の絶縁層８１上に搭載されている。具体的には、発光素子２１は、絶縁層８１上に接着剤２２を介して接着されている。また、発光素子２１は、一方の電極（図示略）がボンディングワイヤ２３を介して一方の接続パッドＰ１（めっき層４０）と電気的に接続され、他方の電極（図示略）がボンディングワイヤ２３を介して他方の接続パッドＰ１（めっき層４０）と電気的に接続されている。これにより、発光素子２１は、ボンディングワイヤ２３及びめっき層４０を介して、配線３２と電気的に接続されている。
絶縁層８０の開口部８０Ｙから露出されためっき層４０、つまり電極端子Ｐ２は、外部接続用ワイヤ２５を介して実装基板（図示略）と電気的に接続されている。このような接続により、発光素子２１は、外部の電源（図示略）から実装基板、電極端子Ｐ２や配線３２等を介して給電されて発光する。
上記発光素子２１としては、例えば発光ダイオード（Light Emitting Diode：ＬＥＤ）や面発光型半導体レーザ（Vertical Cavity Surface Emitting Laser：ＶＣＳＥＬ）を用いることができる。ボンディングワイヤ２３及び外部接続用ワイヤ２５としては、例えばＡｕワイヤ、アルミニウム（Ａｌ）ワイヤやＣｕワイヤなどを用いることができる。
封止樹脂２４は、発光素子２１及びボンディングワイヤ２３等を封止するように配線基板１４の上面に設けられている。なお、電極端子Ｐ２及びその電極端子Ｐ２周辺は、封止樹脂２４で封止されていない。この封止樹脂２４の材料としては、例えばシリコーン樹脂に蛍光体を含有させた樹脂材を用いることができる。このような蛍光体を含有させた樹脂材を発光素子２１上に形成することにより、発光素子２１の発光と蛍光体の発光の混色を用いることが可能となり、発光装置２０の発光色を様々に制御することができる。
次に、配線基板１４及び発光装置２０の作用について説明する。
発光素子２１が搭載される実装面とは反対側の配線３２の下面３２Ｂに電子部品６０を実装し、その電子部品６０を絶縁層５０に内蔵するようにした。これにより、配線基板１４に実装された発光素子２１から発光される光の反射が電子部品６０によって遮られることが抑制される。また、電子部品６０を実装面側に実装する場合に比べて、高い反射率を有する絶縁層８０の形成領域を広く確保することができる。したがって、配線基板１４において発光素子２１から発光される光の反射率が低下することを抑制することができる。
次に、発光装置２０の製造方法について説明する。
まず、図５（ａ）に示すように、基板フレーム１２の母材となる導電性基板９０を準備する。この導電性基板９０の材料としては、例えばＣｕ、Ｃｕをベースにした合金、Ｆｅ−Ｎｉ又はＦｅ−Ｎｉをベースにした合金からなる金属板を用いることができる。この導電性基板９０の厚さは、例えば５０〜２５０μｍ程度とすることができる。
次に、図５（ｂ）に示す工程では、導電性基板９０の上面９０Ａ上に、所定の箇所に開口パターン９１Ｘを有するレジスト層９１を形成するとともに、導電性基板９０の下面９０Ｂ上に、所定の箇所に開口パターン９２Ｘを有するレジスト層９２を形成する。なお、必要に応じて、導電性基板９０の上面９０Ａ及び下面９０Ｂを粗化し、その粗化された上面９０Ａ上にレジスト層９１を形成し、粗化された下面９０Ｂ上にレジスト層９２を形成するようにしてもよい。開口パターン９１Ｘは、めっき層４０の形成領域に対応する部分の導電性基板９０を露出するように形成される。開口パターン９２Ｘは、めっき層４１の形成領域に対応する部分の導電性基板９０を露出するように形成される。レジスト層９１，９２の材料としては、例えば次工程のめっき処理に対して耐めっき性がある材料を用いることができる。具体的には、レジスト層９１，９２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、導電性基板９０の上面９０Ａ及び下面９０Ｂにドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口パターン９１Ｘを有するレジスト層９１と上記開口パターン９２Ｘを有するレジスト層９２を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層９１を形成することができる。
続いて、図５（ｃ）に示す工程では、レジスト層９１，９２をめっきマスクとして、導電性基板９０の上面９０Ａ及び下面９０Ｂに、その導電性基板９０をめっき給電層に利用する電解めっき法を施す。例えば、レジスト層９１の開口パターン９１Ｘから露出された導電性基板９０の上面９０Ａに電解めっき法を施すことにより、その導電性基板９０の上面９０Ａ上にめっき層４０を形成する。また例えば、レジスト層９２の開口パターン９２Ｘから露出された導電性基板９０の下面９０Ｂに電解めっき法を施すことにより、その導電性基板９０の下面９０Ｂ上にめっき層４１を形成する。なお、例えばめっき層４０，４１がＮｉ／Ａｕ層である場合には、電解めっき法により、レジスト層９１，９２の開口パターン９１Ｘ，９２Ｘからそれぞれ露出された導電性基板９０の上面９０Ａ及び下面９０ＢにＮｉ層とＡｕ層を順に積層する。その後、レジスト層９１，９２を例えばアルカリ性の剥離液により除去する。
次に、図５（ｄ）に示す工程では、導電性基板９０の上面９０Ａにテープ９３を接着する。例えば、片面に粘着剤９３Ｂが塗布されたフィルム状のテープ基材９３Ａの粘着剤９３Ｂが塗布されている側の面９３Ｃを導電性基板９０の上面９０Ａに貼り付ける。ここで、テープ９３の材料としては、例えば耐薬品性や耐熱性に優れた材料を用いることができる。また、テープ基材９３Ａの材料としては、例えば作業性が良好な材料であることが好ましい。このようなテープ基材９３Ａの材料としては、例えばポリイミド樹脂やポリエステル樹脂を用いることができる。また、粘着剤９３Ｂの材料としては、後工程で形成される絶縁層５０（図２（ａ）参照）から容易に剥離することができる材料であることが好ましい。このような粘着剤９３Ｂの材料としては、例えばシリコーン系、アクリル系やオレフィン系の粘着材料を用いることができる。テープ基材９３Ａの厚さは、例えば２０〜５０μｍ程度とすることができる。また、粘着剤９３Ｂの厚さは、例えばめっき層４０の厚さよりも厚くなるように設定することが好ましい。具体的には、めっき層４０の厚さは例えば１〜１１μｍ程度であり、粘着剤９３Ｂの厚さは例えば２０〜３０μｍ程度である。このように厚さを設定することにより、例えば導電性基板９０の上面９０Ａにシート状のテープ９３を熱圧着によりラミネートする際に、粘着剤９３Ｂ中にめっき層４０が圧入される。これにより、めっき層４０の側面全面及び上面全面が粘着剤９３Ｂによって被覆される。このようにめっき層４０が粘着剤９３Ｂ中に圧入されると、そのめっき層４０の形成によって生じる導電性基板９０の上面９０Ａ側の凹凸が粘着剤９３Ｂによって吸収されることになる。したがって、そのような凹凸に起因してテープ９３と導電性基板９０との間の接着力及び密着力が低下するといった問題の発生を抑制することができる。
続いて、図６（ａ）に示す工程では、導電性基板９０の下面９０Ｂに、開口部１２Ｘの形状に対応した開口部９４Ｘを有するレジスト層９４を形成する。レジスト層９４の材料としては、次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。具体的には、レジスト層９４の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、導電性基板９０の下面９０Ｂにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして上記レジスト層９４を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層９４を形成することができる。
次いで、図６（ｂ）に示す工程では、レジスト層９４をエッチングマスクとして、導電性基板９０を下面９０Ｂ側からエッチングして、基板フレーム１２を形成する。例えば、レジスト層９４の開口部９４Ｘから露出された導電性基板９０を下面９０Ｂ側からエッチングし、導電性基板９０に開口部１２Ｘを形成して基板フレーム１２を形成する。この開口部１２Ｘの形成により、各単位リードフレーム１４に複数の配線３０が画定される。なお、ウェットエッチング（等方性エッチング）により導電性基板９０をパターニングする場合には、そのウェットエッチングで使用されるエッチング液は、導電性基板９０の材質に応じて適宜選択することができる。例えば導電性基板９０として銅を用いる場合には、エッチング液として塩化第二鉄水溶液を使用することができ、導電性基板９０の下面９０Ｂ側からスプレーエッチングにて上記パターニングを実施することができる。なお、本工程では、テープ９３及びめっき層４０がエッチングストッパ層として機能する。
次に、図６（ｃ）に示す工程では、図６（ｂ）に示したレジスト層９４を例えばアルカリ性の剥離液により除去する。これにより、発光素子２１が実装される実装面とは反対側の面である配線３０の下面３０Ｂ及びその下面３０Ｂに形成されためっき層４１の下面が露出されることになる。
次に、図６（ｄ）に示す工程では、めっき層４１の下面に電子部品６０を搭載する。例えば、電子部品６０の回路形成面（ここでは、上面）がめっき層４１と対向するように、つまりフェイスダウンの状態で電子部品６０をめっき層４１の下面に接合部材６１により接合する。例えば、めっき層４１の下面に予め接合部材６１を塗布しておき、フェイスダウンの状態でめっき層４１の下面に配置された電子部品６０を加熱・加圧することにより、接合部材６１を介してめっき層４１の下面に電子部品６０を接合する。このとき、電子部品６０の回路形成面に形成された電極（図示略）が接合部材６１を介してめっき層４１と電気的に接続される。本工程では、接合部材６１として、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））やペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることができる。ここで、ＡＣＰ及びＡＣＦは、例えばエポキシ系樹脂又はシアネートエステル系樹脂をベースとする絶縁性樹脂にＮｉ／Ａｕに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。このようなＡＣＦやＡＣＰを接合部材６１として用いる場合には、めっき層４１と電子部品６０との間に接合部材６１（ＡＣＦ又はＡＣＰ）を介在させて加圧することにより、接合部材６１のうちめっき層４１と電子部品６０との間に配置された部分が強く加圧されて厚さ方向に導電性を示すようになる。これにより、接合部材６１を介してめっき層４１と電子部品６０とが電気的に接続される。
続いて、図７（ａ）及び図７（ｂ）に示す工程では、テープ９３の面９３Ｃに、配線３０、めっき層４１、接合部材６１及び電子部品６０を覆う絶縁層５０と、金属板７０とをこの順番で積層する。これら絶縁層５０及び金属板７０の積層は、例えば以下の方法により行うことができる。
例えば図７（ａ）に示すように、絶縁層５０と、金属板７０とを用意する。本工程における絶縁層５０は、Ｂ−ステージ（半硬化状態）のものが使用される。本工程における絶縁層５０の粘度は、例えば開口部１２Ｘを好適に充填でき、配線３０及び電子部品６０等を全体的に被覆することが可能な粘度に調整されている。絶縁層５０の厚さは、例えば開口部１２Ｘを完全に塞ぎ、配線３０及び電子部品６０等を全体的に被覆するのに十分な厚さに設定されている。例えば、絶縁層５０の厚さは１５０〜７５０μｍ程度とすることができる。
続いて、図７（ａ）に示すように、図６（ｄ）に示した構造体の下面側に上から順に絶縁層５０と金属板７０とを配置する。そして、図６（ｄ）に示した構造体、絶縁層５０及び金属板７０を両面側から真空雰囲気で８０〜２００℃程度の温度で加熱・加圧する。これにより、図７（ｂ）に示すように、絶縁層５０が開口部１２Ｘ内に充填され、絶縁層５０によって配線３０、めっき層４１、接合部材６１及び電子部品６０が被覆される。すなわち、絶縁層５０内に配線３０、めっき層４１、接合部材６１及び電子部品６０が埋め込まれる。次いで、絶縁層５０を１５０℃程度の温度雰囲気でキュア（熱硬化処理）を行うことにより硬化させる。上記硬化に伴って絶縁層５０と配線３０とが接着されるとともに、絶縁層５０と金属板７０とが接着される。これにより、テープ９３の面９３Ｃに絶縁層５０と金属板７０とが積層される。このとき、テープ９３の面９３Ｃと接する配線３０の上面３０Ａ及び絶縁層５０の上面５０Ａは、テープ９３の面９３Ｃ（平坦面）に沿った形状に形成される。このため、配線３０の上面３０Ａ及び絶縁層５０の上面５０Ａは平坦に形成される。
また、絶縁層５０と金属板７０との積層は、例えば樹脂モールド成形法により形成することもできる。例えば絶縁層５０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図６（ｄ）に示した構造体と金属板７０を所定距離だけ離間した状態で金型内に収容し、ゲート部（図示略）から対応する樹脂充填領域１３（図１（ａ）参照）に上記モールド樹脂を充填しながら加熱及び加圧処理を行う。これにより、図７（ｂ）に示すように、開口部１２Ｘを充填するように、且つ配線３０及び電子部品６０等を全体的に被覆するように、配線３０と金属板７０との間に絶縁層５０が形成される。これにより、テープ９３の面９３Ｃに絶縁層５０と金属板７０とが積層される。なお、上記モールド樹脂を充填する方法としては、例えばトランスファーモールドやインジェクションモールド等の方法を用いることができる。
上記絶縁層５０及び金属板７０の平面形状及び大きさは、例えば上記樹脂充填領域１３（図１（ａ）参照）の平面形状及び大きさと略同じになるように形成されている。
次いで、図７（ｃ）に示す工程では、図７（ｂ）に示したテープ９３を剥離して除去する。但し、この段階では、配線３０の上面３０Ａ側に、剥離したテープ９３の粘着剤９３Ｂ（図７（ｂ）参照）の一部が残存している可能性がある。そこで、その残存している可能性のある粘着剤９３Ｂを、例えばアッシング（酸素プラズマを用いたドライエッチング）やブラストで除去するようにしてもよい。このようにテープ９３が除去されると、上述のように平坦に形成された配線３０の上面３０Ａ及び絶縁層５０の上面５０Ａが露出する。
続いて、図８（ａ）に示す工程では、配線３０上及び絶縁層５０上に、接続パッドＰ１及び電極端子Ｐ２にそれぞれ対応する開口部８０Ｘ，８０Ｙを有する絶縁層８０を形成する。具体的には、配線３０上及び絶縁層５０上に、めっき層４０の上面を露出する絶縁層８０を形成する。この絶縁層８０（絶縁層８１，８２）は、例えば樹脂ペーストのスクリーン印刷法によって形成することができる。また、絶縁層８０は、注射器（ディスペンサ）によって液状樹脂を塗布することによって形成することもできる。絶縁層８０の材料として感光性の絶縁樹脂を用いる場合には、フォトリソグラフィにより開口部８０Ｘ，８０Ｙを有する絶縁層８０を形成することもできる。
続いて、絶縁層８０を１５０℃程度の温度雰囲気でキュア（熱硬化処理）を行うことにより硬化させる。
上記絶縁層８０（絶縁層８１，８２）の形成によって、めっき層４０のうち一部のめっき層４０が接続パッドＰ１として開口部８０Ｘから露出され、めっき層４０のうち残りのめっき層４０が電極端子Ｐ２として開口部８０Ｙから露出される。このため、絶縁層８０の形成後に、コンタクト性を向上させるために配線３０上に電解めっき等を施す必要がない。
以上の製造工程により、単位リードフレーム（配線基板）１４がマトリクス状に複数個連設された構造、つまり図１及び図２に示したリードフレーム１１が製造される。
次に、図８（ｂ）に示す工程では、各単位リードフレーム１４に１又は複数の発光素子２１をワイヤボンディング実装する。詳述すると、まず、各単位リードフレーム１４の発光素子搭載領域に形成された絶縁層８１上に接着剤２２を介して発光素子２１を搭載する。続いて、発光素子２１の電極（図示略）と、絶縁層８０の開口部８０Ｘから露出されためっき層４０（つまり、接続パッドＰ１）とをボンディングワイヤ２３により接続し、発光素子２１と配線３２とを電気的に接続する。具体的には、発光素子２１の一方の電極を一方の接続パッドＰ１とボンディングワイヤ２３により電気的に接続するとともに、発光素子２１の他方の電極を他方の接続パッドＰ１とボンディングワイヤ２３により電気的に接続する。
次に、図８（ｃ）に示す工程では、単位リードフレーム１４上に実装された発光素子２１及びボンディングワイヤ２３を封止する封止樹脂２４を形成する。例えば、一括モールディング方式により、樹脂充填領域１３毎に、発光素子２１が搭載されている側のリードフレーム１１の面（図中の上面）の一部を封止樹脂２４で封止する。これにより、各単位リードフレーム１４に実装された発光素子２１とボンディングワイヤ２３とが封止樹脂２４で封止される。この封止工程は、特に図示はしないが、例えばモールディング金型（１組の上型及び下型）の下型上に図８（ｂ）に示した構造体を載せ、上方から上型で挟み込むようにして、モールドゲート部（図示略）から対応する樹脂充填領域１３（図１（ａ）参照）に絶縁性樹脂を注入しながら加熱及び加圧することにより行われる。この封止樹脂２４としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。
その後、破線で示した切断位置の絶縁層５０，８０及び金属板７０をダイシングブレード等によって切断する。これにより、単位リードフレーム１４に発光素子２１が実装されてなる発光装置２０が複数個製造される。そして、その発光装置２０を実装基板に実装する際に、電極端子Ｐ２に外部接続用ワイヤ２５が接続される。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）発光素子２１が搭載される実装面とは反対側の配線３２の下面３２Ｂに電子部品６０を実装し、その電子部品６０を絶縁層５０に内蔵するようにした。これにより、配線基板１４に実装された発光素子２１から発光される光の反射が電子部品６０によって遮られることが抑制される。また、電子部品６０を実装面側に実装する場合に比べて、高い反射率を有する絶縁層８０の形成領域を広く確保することができる。したがって、配線基板１４において発光素子２１から発光される光の反射率が低下することを抑制することができる。換言すると、発光素子２１から発光される光を効率的に外部に出射させることができ、発光装置２０の発光効率を向上させることができる。
（２）電子部品６０を、外部接続用ワイヤ２５が接続される電極端子Ｐ２と平面視で重なる位置に設けるようにした。これにより、例えば電子部品６０を、電極端子Ｐ２と平面視で重ならない位置に設ける場合に比べて、配線基板１４を小型化することができる。
（３）配線３２の下面３２Ｂにめっき層４１を形成し、そのめっき層４１の下面に接合部材６１を介して電子部品６０を接合するようにした。これにより、配線３２の下面３２Ｂに接合部材６１を介して電子部品６０を接合する場合に比べて、接合部材６１とめっき層４１（配線３２）とのコンタクト性を向上させることができる。
（４）高い反射率を有する絶縁層８１上に発光素子２１を搭載するようにした。これにより、発光素子２１の発光効率を向上させることができる。
（５）発光素子２１が搭載される絶縁層８１の直下に配線３１を形成するようにした。これにより、発光素子２１から発生した熱を絶縁層８１から配線３１及び絶縁層５０を通じて金属板７０に放熱することができる。ここで、配線３１は絶縁層５０よりも高い熱伝導率を有しているため、発光素子２１から発生した熱を、絶縁層５０上に絶縁層８１が形成される場合よりも効率良く金属板７０に放熱することができる。これにより、発光素子２１の発光効率の低下を好適に抑制することができる。
（６）配線３２の上面３２Ａ上に電解めっき法によりめっき層４０を形成した後に、そのめっき層４０を露出させる開口部８０Ｘ，８０Ｙを有する絶縁層８０を形成するようにした。この場合には、電解めっき法によりめっき層４０を形成する際には、絶縁層８０が形成されていないため、その絶縁層８０の存在に起因してめっき液が劣化することを未然に防止することができる。詳述すると、絶縁層８０を形成した後に、開口部８０Ｘ，８０Ｙから露出された配線３０に対してめっき法（電解めっき法又は無電解めっき法）を施す場合には、そのときに使用されるめっき液に対して絶縁層８０に含まれる樹脂材等が溶出する。このため、めっき液の劣化とそれによる液寿命の短縮化を引き起こすという問題がある。これに対し、本実施形態の製造方法によれば、電解めっき法を実施する際には、絶縁層８０が形成されていないため、上述したような問題の発生を未然に防止することができる。すなわち、本実施形態の製造方法によれば、めっき液の劣化を抑制することができる。これにより、めっき液の液寿命を延ばすことができ、そのめっき液を継続的に使用することができる。この結果、コスト削減に貢献することができる。
さらに、無電解めっきや電解めっきを行う際に絶縁層８０がめっき槽のめっき液中に浸漬されることがないため、絶縁層８０にめっき液が染み込むことを未然に防止することができる。これにより、絶縁層８０の反射率が低下することを抑制することができる。
（６）各配線３０の側面全面を覆うように絶縁層５０を形成し、その絶縁層５０によって各配線３０を支持するようにした。これにより、従来のリードフレームでは、配線（リード）を支持するために必要であったサポートバーやセクションバー等を省略することができる。このため、図２に示した破線の位置で絶縁層５０，８０及び金属板７０を切断することにより単位リードフレーム１４を個片化した場合に、切断面に配線３０（基板フレーム１２）の側面が露出されない。これにより、配線３０の酸化を好適に抑制することができる。
さらに、個片化した単位リードフレーム１４では、配線３０の側面全面が絶縁層５０によって覆われる。このため、単位リードフレーム１４及びその単位リードフレーム１４を用いた発光装置２０における絶縁信頼性を向上させることができる。
（７）導電性基板９０をテープ９３に貼り付けた状態で、その導電性基板９０をパターニングして基板フレーム１２（配線３０）を形成するようにした。このため、エッチングにより配線３０のみを残すようにしても、つまり従来のリードフレームでは配線を支持するために必要であったセクションバーやサポートバーを残さずに配線３０のみを残すようにしても、テープ９３によって配線３０を保持することができる。さらに、テープ９３によって保持された配線３０を封止するように絶縁層５０を形成し、その後、テープ９３を剥離するようにした。このように、配線３０を支持する絶縁層５０が形成された後に、テープ９３が剥離される。このため、テープ９３の剥離後においても、絶縁層５０によって配線３０を所定の位置に保持（支持）することができる。したがって、従来必要であった配線を支持するためのセクションバーやサポートバーを省略することができる。
（第１実施形態の変形例）
なお、上記第１実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第１実施形態における絶縁層８０の形状に特に限定されない。例えば上記第１実施形態では、めっき層４０の上面全面を露出するように絶縁層８０を形成するようにしたが、これに限定されない。
例えば図９（ａ）に示すように、めっき層４０の上面の一部を被覆するように絶縁層８０（絶縁層８１，８２）を形成するようにしてもよい。
・また、上記第１実施形態では、絶縁層８０（絶縁層８２）の外側面を絶縁層５０及び金属板７０の外側面と面一になるように形成した。これに限らず、例えば図９（ａ）に示すように、絶縁層８０（絶縁層８２）を絶縁層５０及び金属板７０の外側面から後退するように形成してもよい。
・上記第１実施形態及び上記変形例では、配線３２の上面３２Ａ上にめっき層４０を形成するようにしたが、これに限定されない。
例えば図９（ｂ）に示すように、配線３２の上面３２Ａに凹部３２Ｘを形成し、その凹部３２Ｘの底面（第１面）上にめっき層４０を形成するようにしてもよい。詳述すると、凹部３２Ｘは、配線３２の上面３２Ａから配線３２の厚さ方向の中途位置まで形成されている。すなわち、凹部３２Ｘは、その底面が配線３２の厚さ方向の中途に位置するように形成されている。そして、めっき層４０は、配線３２の凹部３２Ｘ内に形成されている。このため、本例のめっき層４０の側面は、凹部３２Ｘの側壁を構成する配線３２によって被覆されている。このように、めっき層４０が配線３２内に埋め込まれるようにしてもよい。このときのめっき層４０を、その上面が配線３２の上面３２Ａと面一になるように形成してもよいし、上面が配線３２の上面３２Ａよりも上方に突出するように形成してもよい。また、めっき層４０を、その上面が配線３２の上面３２Ａよりも低くなるように形成してもよい。
（第２実施形態）
以下、第２実施形態を図１０〜図１５に従って説明する。先の図１〜図９に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１０に示すように、配線基板（単位リードフレーム）１４は、複数（ここでは、４つ）の配線３５と、めっき層４０と、絶縁層５５と、電子部品６０と、金属板７０と、絶縁層８０とを有している。
配線３５は、絶縁層５５の上面５５Ａ上に積層されている。各配線３５の平面形状は、上記配線３０と同様に、例えば略長方形状に形成されている。これら複数の配線３５は、平行に隣接して配置されている。これら複数の配線３５は、開口部１２Ｘによって互いに分離されている。なお、配線３５の厚さは、例えば５０〜２５０μｍ程度とすることができる。
配線３５は、発光素子２１（図１１参照）が搭載される発光素子搭載領域に形成された配線３６と、その配線３６を平面視で挟むようにして形成された配線３７とを有している。
各配線３７の上面３７Ａには、所要の箇所にめっき層４０が形成されている。また、配線３７のうち一部の配線３７（ここでは、配線３６よりも図中右側に形成された２つの配線３７）の下面３７Ｂには、所要の箇所にめっき層４１が形成されている。このめっき層４１の下面には、電子部品６０が実装されている。
絶縁層５５は、配線３５の下面全面を被覆するように、且つめっき層４１、接合部材６１及び電子部品６０を全体的に被覆するように形成されている。例えば、絶縁層５５は、配線３５の下面、めっき層４１の側面及び下面、接合部材６１及び電子部品６０の上下両面及び側面を被覆するように形成されている。すなわち、電子部品６０は、絶縁層５５内に埋め込まれている（内蔵されている）。この絶縁層５５は、配線３５と金属板７０とを絶縁する機能と、配線３５と金属板７０とを接着する機能を有している。
絶縁層５５の材料としては、例えば絶縁層５０と同様の材料を用いることができる。例えば、絶縁層５５の材料としては、ポリイミド系樹脂やエポキシ系樹脂などの絶縁性樹脂に、熱伝導率の高い無機材料（例えば、シリカ、アルミナ、窒化ホウ素）のフィラーを混入した樹脂材を用いることができる。具体的には、絶縁層５５の材料としては、熱伝導率の観点から、フィラーを比較的多量（例えば、５０〜８０ｖｏｌ％程度）に含有した樹脂材を用いることができる。また、配線３５の下面から絶縁層５５の下面までの厚さは、配線３５と金属板７０との絶縁性の観点から、例えば１５０〜７５０μｍ程度とすることができる。なお、絶縁層５５の絶縁性が高い場合には、放熱性の観点から、絶縁層５５を薄く形成することが好ましい。
金属板７０は、絶縁層５５の下面全面を覆うように形成されている。金属板７０は、絶縁層５５に接着されている。
絶縁層８０は、配線３５の上面及び絶縁層５５の上面５５Ａを被覆するように形成されている。例えば、絶縁層８０は、めっき層４０から露出する配線３５の上面及び絶縁層５５の上面５５Ａを被覆するように形成されている。このような絶縁層８０は、配線３６の上面及びその配線３６周辺の絶縁層５５及び配線３７の上面を被覆する絶縁層８１と、絶縁層８１及びめっき層４０から露出された絶縁層５５及び配線３７の上面を被覆する絶縁層８２とを有している。
次に、発光装置２０の構造について説明する。
図１１に示すように、発光装置２０は、上記配線基板１４と、その配線基板１４に実装された一つ又は複数の発光素子２１と、ボンディングワイヤ２３と、発光素子２１及びボンディングワイヤ２３等を封止する封止樹脂２４と、外部接続用ワイヤ２５とを有している。
発光素子２１は、配線基板１４にワイヤボンディング実装されている。封止樹脂２４は、発光素子２１及びボンディングワイヤ２３等を封止するように配線基板１４の上面に設けられている。なお、電極端子Ｐ２は、外部接続用ワイヤ２５を介して実装基板（図示略）と電気的に接続されている。
次に、発光装置２０の製造方法について説明する。
まず、図１２（ａ）に示す工程では、図５（ａ）〜図５（ｄ）に示した工程と同様の製造工程を実施することにより、図５（ｄ）に示した構造体と同様の構造体を製造する。続いて、図６（ｃ）に示した工程と同様に、めっき層４１の下面に電子部品６０を搭載する。例えば、電子部品６０の回路形成面（ここでは、上面）がめっき層４１と対向するように、つまりフェイスダウンの状態で電子部品６０をめっき層４１の下面に接合部材６１により接合する。
続いて、図１２（ｂ）及び図１２（ｃ）に示す工程では、導電性基板９０の下面９０Ｂに、めっき層４１、接合部材６１及び電子部品６０を覆う絶縁層５５と、金属板７０とをこの順番で積層する。これら絶縁層５５及び金属板７０の積層は、例えば図７（ａ）及び図７（ｂ）に示した工程と同様の方法により行うことができる。
例えば図１２（ｂ）に示すように、絶縁層５５と、金属板７０とを用意する。本工程における絶縁層５５は、Ｂ−ステージ（半硬化状態）のものが使用される。続いて、図１２（ｂ）に示すように、図１２（ａ）に示した構造体の下面側に上から順に絶縁層５５と金属板７０とを配置する。そして、図１２（ａ）に示した構造体、絶縁層５５及び金属板７０を両面側から真空雰囲気で８０〜２００℃程度の温度で加熱・加圧する。これにより、図１２（ｃ）に示すように、絶縁層５５によって、導電性基板９０の下面９０Ｂ、めっき層４１、接合部材６１及び電子部品６０が全体的に被覆される。すなわち、絶縁層５５内にめっき層４１、接合部材６１及び電子部品６０が埋め込まれる。次いで、絶縁層５５を１５０℃程度の温度雰囲気でキュア（熱硬化処理）を行うことにより硬化させる。上記硬化に伴って絶縁層５５と導電性基板９０とが接着されるとともに、絶縁層５５と金属板７０とが接着される。これにより、導電性基板９０の下面９０Ｂに絶縁層５５と金属板７０とが積層される。
次いで、図１３（ａ）に示す工程では、図１２（ｃ）に示したテープ９３を剥離して除去する。但し、この段階では、導電性基板９０の上面９０Ａ側に、剥離したテープ９３の粘着剤９３Ｂ（図１２（ｃ）参照）の一部が残存している可能性がある。そこで、その残存している可能性のある粘着剤９３Ｂを、例えばアッシング（酸素プラズマを用いたドライエッチング）やブラストで除去するようにしてもよい。このようにテープ９３が除去されると、導電性基板９０の上面９０Ａ及びめっき層４０が露出する。
次に、図１３（ｂ）に示す工程では、導電性基板９０の上面９０Ａに、開口部１２Ｘの形状に対応した開口部９５Ｘを有するレジスト層９５を形成する。レジスト層９５の材料としては、上記レジスト層９４と同様の材料を用いることができる。
続いて、図１３（ｃ）に示す工程では、レジスト層９５をエッチングマスクとして、導電性基板９０を上面９０Ａ側からエッチングして、基板フレーム１２を形成する。例えば、レジスト層９５の開口部９５Ｘから露出された導電性基板９０を上面９０Ａ側からエッチングし、導電性基板９０に開口部１２Ｘを形成して基板フレーム１２を形成する。この開口部１２Ｘの形成により、各単位リードフレーム１４に複数の配線３５が画定される。
このように、本工程では、導電性基板９０が絶縁層５５及び金属板７０によって支持された状態で、その導電性基板９０をパターニングして基板フレーム１２（配線３５）を形成するようにした。このため、エッチングにより配線３５及びめっき層４０，４１のみを残すようにしても、つまり従来のリードフレームで必要なセクションバーやサポートバーを残さずに配線３５及びめっき層４０，４１のみを残すようにしても、絶縁層５５及び金属板７０によって配線３５を保持することができる。その後、レジスト層９５を例えばアルカリ性の剥離液により除去する。
次に、図１４（ａ）に示す工程では、配線３５上及び絶縁層５５上に、接続パッドＰ１及び電極端子Ｐ２にそれぞれ対応する開口部８０Ｘ，８０Ｙを有する絶縁層８０を形成する。続いて、絶縁層８０を１５０℃程度の温度雰囲気でキュア（熱硬化処理）を行うことにより硬化させる。
以上の製造工程により、図１０に示した単位リードフレーム（配線基板）１４がマトリクス状に複数個連設された構造体が製造される。
次に、図１４（ｂ）に示す工程では、各単位リードフレーム１４に１又は複数の発光素子２１をワイヤボンディング実装する。続いて、図１４（ｃ）に示す工程では、単位リードフレーム１４上に実装された発光素子２１及びボンディングワイヤ２３を封止する封止樹脂２４を形成する。
その後、破線で示した切断位置の絶縁層５５，８０及び金属板７０をダイシングブレード等によって切断する。これにより、単位リードフレーム１４に発光素子２１が実装されてなる発光装置２０が複数個製造される。そして、その発光装置２０を実装基板に実装する際に、絶縁層８０の開口部８０Ｙから露出されためっき層４０に外部接続用ワイヤ２５が接続される。
以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第２実施形態では、配線３７の上面３７Ａの一部を被覆するようにめっき層４０を形成するようにしたが、これに限定されない。
例えば図１５に示すように、配線３７の上面３７Ａ全面及び側面全面を被覆するようにめっき層４０を形成するようにしてもよい。なお、この場合の絶縁層８０には、例えばめっき層４０の上面の一部を接続パッドＰ１又は電極端子Ｐ２として露出する開口部８０Ｘ，８０Ｙが形成される。
・上記各実施形態におけるめっき層４１を省略してもよい。この場合には、例えば図１５に示すように、配線３７の下面３７Ｂ（配線３２の下面３２Ｂ）に接合部材６１を介して電子部品６０が実装される。
・上記各実施形態における絶縁層８１の形状に特に限定されない。例えば図１６に示すように、絶縁層８１の上面に凹部８１Ｘを形成するようにしてもよい。この凹部８１Ｘは、絶縁層８１の上面から絶縁層８１の厚さ方向の中途位置まで形成されている。すなわち、各凹部８１Ｘは、その底面が絶縁層８１の厚さ方向の中途に位置するように形成されている。そして、発光素子２１を上記凹部８１Ｘの底面上に搭載するようにしてもよい。これにより、発光素子２１を囲むように、高い反射率を有する絶縁層８１を形成することができるため、発光装置２０の発光効率を向上させることができる。
・上記各実施形態の発光装置２０及び配線基板１４から配線３１，３６を省略するようにしてもよい。このような構造では、発光素子２１の熱を絶縁層８１を介して配線３０に逃がすことができるため、発光素子２１の発光効率の寿命を向上させることができる。
・上記各実施形態及び上記各変形例では、絶縁層８１上に発光素子２１を搭載するようにしたが、発光素子２１の搭載位置はこれに限定されない。
例えば図１７（ａ）に示すように、配線３１上にめっき層４０と同様のめっき層４２を形成し、そのめっき層４２上に発光素子２１を搭載するようにしてもよい。例えば、発光素子２１を、めっき層４２上に接着剤２２を介して接着するようにしてもよい。
・また、絶縁層８１及びめっき層４２を省略し、配線３１上に発光素子２１を搭載するようにしてもよい。あるいは、図１７（ａ）に示した配線基板１４からめっき層４２及び配線３１を省略し、絶縁層５０の上面５０Ａ上に発光素子２１を搭載するようにしてもよい。
・上記各実施形態及び上記各変形例では、電子部品６０を、発光素子２１と平面視で重ならない位置に設けるようにしたが、電子部品６０の設置位置は特に限定されない。
例えば図１７（ｂ）に示すように、電子部品６０を、その少なくとも一部が発光素子搭載領域（例えば、発光素子２１や接続パッドＰ１）と平面視で重なるように設けるようにしてもよい。この場合には、例えば配線３１の下面３１Ｂの所要の箇所にめっき層４１が形成され、配線３２の下面３２Ｂの所要の箇所にめっき層４１が形成され、それらめっき層４１の下面に電子部品６０が実装される。なお、この場合の配線３１は、図示は省略するが、例えばめっき層４１の形成されていない配線３２や発光素子２１等と電気的に接続されている。
・上記各実施形態では、電子部品６０を、その少なくとも一部が電極端子Ｐ２と平面視で重なる位置に設けるようにしたが、電子部品６０の設置位置は特に限定されない。
例えば図１８（ａ）に示すように、電子部品６０を、電極端子Ｐ２と平面視で重ならない位置に設けるようにしてもよい。この場合には、例えば電子部品６０が実装される配線３２よりも外側に配線３３が形成され、その配線３３の上面に電極端子Ｐ２となるめっき層４０が形成される。また、この場合には、例えばめっき層４１が形成される配線３２の上面は絶縁層８２によって被覆されている。
・図１８（ｂ）に示すように、絶縁層８１上に複数（ここでは、４つ）の発光素子２１を搭載するようにしてもよい。本例では、絶縁層８１上で最も外側に搭載された発光素子２１の電極（図示略）は、接続パッドＰ１とボンディングワイヤ２３を介して電気的に接続されている。そして、隣接する発光素子２１の電極は、ボンディングワイヤ２３を介して互いに電気的に接続されている。このように絶縁層８１上に搭載される発光素子２１の接続は本例のように直列接続であってもよいし、並列接続であってもよいし、直列接続及び並列接続の両方であってもよい。
・上記各実施形態では、各単位リードフレーム１４に発光素子２１をワイヤボンディング実装した後に、単位リードフレーム１４（発光装置２０）を個片化するようにした。これに限らず、例えば単位リードフレーム１４を個片化した後に、各単位リードフレーム１４に発光素子２１をワイヤボンディング実装するようにしてもよい。
・上記各実施形態では、単位リードフレーム１４がマトリクス状に複数個連設されたリードフレーム１１に具体化したが、例えば単位リードフレーム１４が帯状に複数個連設されたリードフレームに具体化してもよい。すなわち、単位リードフレームが複数個連設されたリードフレームであれば、その単位リードフレームの配列は特に限定されない。
・上記各実施形態におけるリードフレーム１１を、例えばＢＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Array）やＣＳＰ（Chip Size Package）等のようなパッケージの一面に外部接続用の端子を複数露出させたタイプの表面実装型パッケージに用いてもよい。
・上記各実施形態における配線３０，３５やめっき層４０の平面形状は、矩形状に限らず、例えば三角形や五角形以上の多角形状であってもよく、円形状であってもよい。
・上記各実施形態における絶縁層８０の開口部８０Ｘ，８０Ｙの平面形状は、矩形状に限らず、例えば三角形や五角形以上の多角形状であってもよく、円形状であってもよい。
・上記各実施形態における配線基板１４及び発光装置２０の平面形状は、矩形状に限らず、例えば三角形や五角形以上の多角形状であってもよく、円形状であってもよい。
・上記各実施形態の配線基板１４に、発光素子２１の代わりに、例えば発光素子サブマウントをワイヤボンディング実装するようにしてもよい。なお、発光素子サブマウントは、例えばセラミック等からなるサブマウント基板に発光素子が搭載され、その発光素子の周囲に反射板が配置され、発光素子が封止樹脂で封止された構造を有している。
・上記各実施形態の発光装置２０では、配線基板１４に発光素子２１をワイヤボンディング実装するようにした。これに限らず、例えば配線基板１４に発光素子２１をフリップチップ実装するようにしてもよい。
１４ 配線基板
２０ 発光装置
２１ 発光素子
３０，３１，３２，３５，３６，３７ 配線
４０ めっき層（第１めっき層）
４１ めっき層（第２めっき層）
５０，５５ 絶縁層
５０Ｘ 凹部
５５Ａ 上面（第１面）
６０ 電子部品
６１ 接合部材
７０ 金属板
８０ 絶縁層（反射層）
８０Ｘ 開口部（第１開口部）
８０Ｙ 開口部（第２開口部）
９０ 導電性基板
９３ テープ
Ｐ１ 接続パッド
Ｐ２ 電極端子

Claims (9)

  1. 絶縁層と、
    前記絶縁層の下面に形成された金属板と、
    前記絶縁層の上面に互いに離間して形成された複数の凹部と、
    前記各凹部の底面上に形成された配線と、
    前記配線の上面に形成された第１めっき層と、
    前記第１めっき層の少なくとも一部を接続パッドとして露出する第１開口部を有する反射層と、
    前記配線の下面に実装され、前記絶縁層内に埋め込まれた電子部品と、
    を有し、
    前記絶縁層は、前記配線の側面全面及び下面を覆うように形成されていることを特徴とする配線基板。
  2. 前記配線の下面に形成された第２めっき層を有し、
    前記電子部品は、導電性を有する接合部材を介して前記第２めっき層に接合されるとともに、前記接合部材及び前記第２めっき層を介して前記配線と電気的に接続されていることを特徴とする請求項１に記載の配線基板。
  3. 前記反射層は、前記第１めっき層の少なくとも一部を電極端子として露出する第２開口部を有し、
    前記電子部品は、前記電極端子と平面視で重なる位置に設けられていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記電子部品は、前記接続パッドと平面視で重なる位置に設けられていることを特徴とする請求項１〜３のいずれか１項に記載の配線基板。
  5. 前記金属板は、前記絶縁層の下面全面を被覆していることを特徴とする請求項１〜４のいずれか１項に記載の配線基板。
  6. 前記反射層は、波長が４５０〜７００ｎｍの間で５０％以上の反射率を有することを特徴とする請求項１〜５のいずれか１項に記載の配線基板。
  7. 請求項１〜６のいずれか１つに記載の配線基板と、
    前記配線基板上に搭載され、前記接続パッドと電気的に接続された発光素子と、
    を有することを特徴とする発光装置。
  8. 絶縁層と、前記絶縁層の下面に形成された金属板と、前記絶縁層の上面に形成された複数の凹部と、前記各凹部の底面上に形成された配線と、前記配線の上面に形成されためっき層と、を有する配線基板の製造方法であって、
    電解めっき法により、前記めっき層を形成する工程と、
    前記配線の下面に電子部品を実装する工程と、
    前記配線の側面全面及び下面と前記電子部品とを被覆する前記絶縁層を形成する工程と、
    前記絶縁層の上面及び前記配線の上面に、前記めっき層の少なくとも一部を接続パッドとして露出する開口部を有する反射層を形成する工程と、を有することを特徴とする配線基板の製造方法。
  9. 複数の配線を有する配線基板の製造方法であって、
    電解めっき法により、導電性基板の上面にめっき層を形成する工程と、
    前記導電性基板の上面にテープを貼り付ける工程と、
    前記配線を画定するための開口部を前記導電性基板に形成する工程と、
    前記導電性基板の下面に電子部品を実装する工程と、
    前記開口部を充填するとともに、前記導電性基板の下面及び前記電子部品を被覆する絶縁層を形成する工程と、
    前記テープを剥離し、前記配線の上面及び前記絶縁層の上面を露出する工程と、
    前記配線の上面及び前記絶縁層の上面に、前記めっき層の少なくとも一部を接続パッドとして露出する開口部を有する反射層を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
JP2013181378A 2013-09-02 2013-09-02 配線基板、発光装置及び配線基板の製造方法 Active JP6280710B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013181378A JP6280710B2 (ja) 2013-09-02 2013-09-02 配線基板、発光装置及び配線基板の製造方法
US14/459,621 US9590154B2 (en) 2013-09-02 2014-08-14 Wiring substrate and light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013181378A JP6280710B2 (ja) 2013-09-02 2013-09-02 配線基板、発光装置及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2015050342A JP2015050342A (ja) 2015-03-16
JP2015050342A5 JP2015050342A5 (ja) 2016-08-18
JP6280710B2 true JP6280710B2 (ja) 2018-02-14

Family

ID=52581944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013181378A Active JP6280710B2 (ja) 2013-09-02 2013-09-02 配線基板、発光装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9590154B2 (ja)
JP (1) JP6280710B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6825780B2 (ja) * 2016-07-27 2021-02-03 大口マテリアル株式会社 多列型ｌｅｄ用配線部材及びその製造方法
US10283688B2 (en) * 2016-08-22 2019-05-07 Nichia Corporation Light emitting device
EP3454370B1 (en) * 2017-09-11 2020-09-09 Nokia Technologies Oy Package, and method of manufacturing a package comprising an enclosure and an integrated circuit
JP2019125746A (ja) * 2018-01-18 2019-07-25 株式会社小糸製作所 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法
CN112750796A (zh) * 2019-10-30 2021-05-04 新光电气工业株式会社 半导体装置以及半导体装置的制造方法
JP7488885B2 (ja) * 2020-03-27 2024-05-22 京セラ株式会社 電子部品搭載用基板および電子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863560B2 (ja) * 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2004134573A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体装置およびその製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2006041122A (ja) * 2004-07-26 2006-02-09 Shinko Electric Ind Co Ltd 電子部品内蔵要素、電子装置及びそれらの製造方法
JP4871344B2 (ja) 2008-11-25 2012-02-08 株式会社東芝 発光装置及びその製造方法
JP2012015438A (ja) * 2010-07-05 2012-01-19 Citizen Holdings Co Ltd 半導体発光装置
KR20130007127A (ko) * 2011-06-29 2013-01-18 삼성전자주식회사 반도체 발광 소자 패키지
CN103843467B (zh) * 2011-09-30 2016-11-23 京瓷株式会社 布线基板、部件内置基板以及安装结构体
JP5623364B2 (ja) * 2011-09-30 2014-11-12 京セラ株式会社 配線基板、実装構造体および電子装置
JP5766593B2 (ja) * 2011-12-09 2015-08-19 日本特殊陶業株式会社 発光素子搭載用配線基板
TWI586916B (zh) * 2012-01-02 2017-06-11 光寶電子（廣州）有限公司 Ｌｅｄ玻璃燈管
JP6096413B2 (ja) * 2012-01-25 2017-03-15 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法
JP2013153068A (ja) * 2012-01-25 2013-08-08 Shinko Electric Ind Co Ltd 配線基板、発光装置及び配線基板の製造方法
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6116949B2 (ja) * 2013-03-14 2017-04-19 新光電気工業株式会社 発光素子搭載用の配線基板、発光装置、発光素子搭載用の配線基板の製造方法及び発光装置の製造方法

Also Published As

Publication number Publication date
JP2015050342A (ja) 2015-03-16
US9590154B2 (en) 2017-03-07
US20150060920A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
JP6050975B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP5848976B2 (ja) 配線基板、発光装置及び配線基板の製造方法
KR102210072B1 (ko) 발광 소자 패키지 및 발광 소자 탑재용 패키지
US9084372B2 (en) Wiring substrate, light emitting device, and manufacturing method of wiring substrate
JP6293995B2 (ja) 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP6335619B2 (ja) 配線基板及び半導体パッケージ
US20130187182A1 (en) Wiring substrate, light emitting device, and manufacturing method of wiring substrate
JP6068175B2 (ja) 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
JP6027001B2 (ja) 放熱回路基板
JP5801685B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP6317989B2 (ja) 配線基板
JP6029873B2 (ja) 配線基板、配線基板の製造方法及び半導体装置の製造方法
JP2013045943A (ja) 半導体発光装置及びその製造方法
US9685391B2 (en) Wiring board and semiconductor package
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP2006100753A (ja) 半導体モジュールおよびその製造方法
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
JP5995579B2 (ja) 半導体発光装置及びその製造方法
JP2013254984A (ja) 半導体装置
JP2011044720A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6280710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150