TW201350860A - 定位探針與晶圓之方法 - Google Patents

定位探針與晶圓之方法 Download PDF

Info

Publication number
TW201350860A
TW201350860A TW102120857A TW102120857A TW201350860A TW 201350860 A TW201350860 A TW 201350860A TW 102120857 A TW102120857 A TW 102120857A TW 102120857 A TW102120857 A TW 102120857A TW 201350860 A TW201350860 A TW 201350860A
Authority
TW
Taiwan
Prior art keywords
wafer
probe
probe card
positioning
point
Prior art date
Application number
TW102120857A
Other languages
English (en)
Other versions
TWI491884B (zh
Inventor
Jui-Long Chen
Chien-Chih Liao
Tseng-Chin Lo
Hui-Yun Chao
Ta-Yung Lee
Jong-I Mou
Chin-Hsiang Lin
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201350860A publication Critical patent/TW201350860A/zh
Application granted granted Critical
Publication of TWI491884B publication Critical patent/TWI491884B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06705—Apparatus for holding or moving single probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

一種定位探針與晶圓之方法，包括：接收一晶圓，其具有複數個定位點；接收一探針卡，該探針卡在具有複數個探測點；接收一歷史偏移校正值；依據該歷史偏移校正值判斷該探針卡相對該晶圓之方向值；以及利用該方向值將該探針卡對準該晶圓，目的在使該複數個探測點中的一第一探測點與該複數個定位點中的一第一定位點相接觸。本發明之方法更包括評估該第一探測點與該第一定位點之連通性；以及當判斷該第一探測點與該第一定位點相連時：使用該已定位的探針卡對該晶圓進行一電氣測試；以及依據該方向值更新該歷史偏移校正值。

Description

定位探針與晶圓之方法
本發明大體係關於晶圓測試系統與程序，更係關於用以定位探針與晶圓之系統於方法。
近年來，半導體積體電路(integrated circuit，IC)工業經歷了極其快速的成長。隨著IC的進化，IC的功能密度(單位晶片面積上的互連裝置數量)不斷增加，而其幾何尺寸(一製程所能製造的最小元件)則不斷縮減。縮減尺寸的製造方式能夠帶來各種好處，除了增加產品的生產效率外來，亦減低其生產成本。然而，縮減尺寸的製造方式同樣會提升製造IC的複雜度。為了配合此較為先進的製程，IC在製造技術上同樣也需要有相應的發展。
舉例而言，用以判斷電路元件效能以及製造缺陷的晶圓測試(wafer testing)程序即具有很大的進步空間。在晶圓切割(dicing)之前(將電路元件自晶圓中移出)，測試結構連同功能裝置之電性效能皆會被適當評估。一般來說，晶圓測試系統會使用一種探針卡(probe card)，藉以確保其能與晶圓上的測試點(測試點)電性連接。探針與晶圓測試點之間的定位錯誤會造成探針卡、晶圓以及IC的損壞，並且因而降低總產量。現有的製程必需透過測試人員以肉眼進行檢查，始得以了解探針與接 觸點的排列是否正確。若發現探針未正確正確晶圓時，探針必須自晶圓上移除，經過重新調整後才能再次進行檢測。
姑且不論測試人員的資格如何，這種測試方式效率不彰，並且容易發生測試錯誤。此外，隨著晶圓尺寸增加以及元件尺寸縮減，欲準確對準探針將的耗費更多的時間，並且使得測試人員無法在不使用高價顯微工具的情況下進行檢測。因此，儘管目前的晶圓測試方法已取得一些積極的成果，但它並非在各個方面上都能完全讓人滿意。由於好的定位機制能夠提升製造效率並且減低晶圓損壞率，有鑑於此，進一步發展定位機制是必要的。
本發明提供一種系統及方法，用以將探針與晶圓測試點對齊。本發明之方法包括：接收一晶圓，該晶圓在一晶圓測試系統上具有複數個定位點；接收一探針卡，該探針卡在該晶圓測試系統上具有複數個探測點；接收一歷史偏移校正值；依據該歷史偏移校正值判斷該探針卡相對該晶圓之方向值；以及利用該方向值將該探針卡對準該晶圓，目的在使該複數個探測點中的一第一探測點與該複數個定位點中的一第一定位點相接觸。本發明之方法更包括評估該第一探測點與該第一定位點之連通性；以及當判斷該第一探測點與該第一定位點相連時：使用該已定位的探針卡對該晶圓進行一電氣測試；以及依據該方向值更新該歷史偏移校正值。
本發明之方法包括：判斷影響一半導體晶圓上一定位點之定位的一半導體晶圓特性；判斷影響一探針卡上一探 針點之定位的一探測卡特性；接收用以定位該定位點與該探測點的一長期基線因子；依據該半導體晶圓特性、該探針卡特性以及該長期基線因子判斷用以定向該探測點與該定位點的一校準因子；使該探針卡與該半導體晶圓互相接觸於該校準因子所判斷的一方向上；而後利用該接觸的探針卡對該半導體晶圓進行一電氣測試；以及依據該校準因子更新該長期基線因子。
本發明之晶圓包括：一基質；一個或一個以上的裸片(die)，配置於該基質之上；一保留區，配置於該基質之上，位於該一個或一個以上的裸片之外；以及一定位結構，配置於該基質之上，包括一個或一個以上定位點，用以將該晶圓定位至一探針。
100‧‧‧半導體晶圓
102‧‧‧基質
104‧‧‧裸片
106‧‧‧電子元件
108‧‧‧保留區
202‧‧‧測試點
204‧‧‧測試結構
300‧‧‧定位結構
302‧‧‧定位點
304‧‧‧導電跡線
400‧‧‧晶圓測試系統
402‧‧‧探針卡
404‧‧‧晶圓夾頭
406‧‧‧鉸接式底座
408‧‧‧探測點
410‧‧‧訊號產生器
412‧‧‧資料記錄器
414‧‧‧控制系統
第1圖係依據本發明一實施例之一半導體晶圓100的簡化上視圖。
第2圖係依據本發明一實施例之半導體晶圓100之一區的簡化上視圖。
第3圖係依據本發明一實施例半導體晶圓100之一區域中一定位結構300之簡化上視圖。
第4圖係依據本發明一實施例之晶圓級測試系統400示意圖。
第5a圖及第5b圖係依據本發明一實施例執行晶圓級裝置測式方法500之流程圖。
第6圖為依據本發明評估探針卡402與晶圓100之間定位的 方法600之流程圖。
下文為介紹本發明之最佳實施例。各實施例用以說明本發明之原理，但非用以限制本發明。本發明之範圍當以後附之權利要求項為準。
第1圖係依據本發明一實施例之一半導體晶圓100的簡化上視圖。半導體晶圓100包括一基質102，該基質可為各種半導體，包括矽、鍺或其化合物之半導體，例如矽鍺、碳化矽、砷化鎵、砷化銦、氮化鎵和磷化銦。其他的基質102包括合金半導體，例如矽鍺碳化物、磷化鎵砷、和磷化銦鎵。基質102具有一個或一個以上的層級。在某些實施例中，基質層包括一外延層。在一實施例中，基質之外延層係覆蓋於一半導體主體之外。其他基質包括絕緣底半導體(semiconductor-on-insulator，SOI)。在此SOI基質上，基質102包括一埋氧層(buried oxide，BOX)，可由植入氧離子製程等(separation by implanted oxygen，SIMOX)製成。
基質102可包括各種p型摻雜區及/或n型摻雜區，其可由離子佈植製程及/或擴散製程所建構。基質102中的這些摻雜區可具有各種功能及特徵，例如，可形成金氧半(MOS)電晶體、影像感測器以及其組合。基質102可具有橫向隔離功能，例如具有淺構槽隔離特徵(shallow trench isolation，STI)，可透過光刻圖案化(lithography patterning)、蝕刻(etching)、和介電材料沉積(dielectric material deposition)等程序將基質102上的各個裝置予以分離。在一實施例中，基質102包括複數個圖 案化介電層以及圖案化導電層，其組成內部網路以連接各個p型摻雜區、n型摻雜區以及其他各種功能元件。在一實施例中，基質102包括多層互連(multi-layer interconnect，MLI)結構以及MLI結構上的層間介電(inter-level dielectric，ILD)結構。
半導體晶圓100包括一個或一個以上裸片104。各個裸片104具有一積體電路(IC)，而IC又具有多個電子元件106，其可互相連結而形成電路或裝置。在許多實施例中，積體電路包括一場效電晶體(field-effect transistor，FET)、一雙載子接面電晶體(bipolar-junction transistor，BJT)、一發光二極體(light-emitting diode，LED)、一影像感測器、一記憶裝置、一高功率電晶體，及/或一高頻率裝置，例如藍牙裝置或3G通訊裝置。其他的實施例亦可結合其他的積體電路裝置。晶圓100亦包括一保留區108(圖中特別放大以方便觀看)，位於裸片104之間並圍繞著裸片104。在一實施例中，保留區108可使裸片104與晶圓100有所區分。
第2圖係依據本發明一實施例之半導體晶圓100之一區的簡化上視圖。第2圖繪出一裸區10與一保留區108的邊界。晶圓100具有裸片104，而該保留區108包括複數個測試點202。在某些實施例中，測試點202係位於裸面104的區域之內。在某些實施例中，測試點202係位於保留區108之內。在一實施例中，測試點202係位於保留區108之劃線之內。在另一實施例中，晶圓中之測試點202同時位於裸片區104以及保留區108之內。
測試點202可連接至其他功能性電路，例如裸片 104中的積體電路。在此實施例中，當裸片104仍為晶圓100之一部分時，晶圓測試系統可評估功能電路的功能以及效能。晶圓可具有一測試結構204，或電性連接至該測試點202的測試鑰匙(testkey)。在各個實施例中，測試結構204位於裸片104及/或保留區108之中。測試結構204包括諸如電晶體、電阻、電容、記憶單元、佈線圖案、環形振盪器等元件，及/或各種與產品效能相關的其他裝置。由於製程變動之故，晶圓與晶圓之間、甚至單一晶圓之上的電路效能即可能存在明顯的不同。欲分別分析各個設備的功能電路是相當困難的，有鑑於此，本發明之測試結構204提供了一種機制，其能夠簡單、直接地測試電阻、電容、參考電壓要工作頻率、延遲等屬性。
第3圖係依據本發明一實施例半導體晶圓100之一區域中一定位結構300之簡化上視圖。第3圖繪示裸片104與保留區108間之邊界。在某些實施例中，晶圓100包括一定位結構300，其有利於對準測試探針。定位結構300包括一個或一個以上定位點302，分別具有不同的電氣特性，晶圓測試系統可藉此判斷出與接觸點302連接的時間。舉例而言，定位點302可以透過導電跡線304而與焊盤302之間建立一個短的、低電阻路徑。在其他實例中，定位點302可由其電容值、電阻值、連通性(例如與其他可識別裝置或結構的電性連通性)及/或其他可量測的電性參數而被識別。在圖中的實施例中，定位點302係沿著兩彼此垂直的軸線分佈，其有利於多維度定位校準。在其他實施例中，定位點亦可沿單一軸線分佈。
定位點302可被當作測試點202用。然而，在某些 實施例中(本發明不以此為限)，為了避免識別特徵干擾到其他測試作業，晶圓100另外具有與定位點302有別的測試點202。在此實施例中，定位點302的排列有利於與測試點202之間定位測試元件。舉例而言，在一實施例中，將一測試探針適當地對準一定位點302可使另一測試探針對準同一裝置的另一測試點202。更進一步地，在某些實施例中，定位點302係與測試點202平行或正交，其形成一參考位置，可供判斷測試點202之位置之用。
第4圖係依據本發明一實施例之晶圓級測試系統400示意圖。晶圓測試系統400包括一探針卡402以及用以夾持或釋放一晶圓100的一晶圓夾頭404。在各個實施例中，不論是夾頭404或探針卡402皆可連接至一鉸接式底座406(測試頭)，藉以使得探針卡402能夠對準晶圓100。在某些實施例中，晶圓測試系統400包括一探針介面板(probe interface board，PIB，圖未示)，其位於鉸接式底座406對探針卡402之間。該PIB可將測試系統400電性耦接至探針卡402上。
探針卡402具有一個以上的探測點408，用以對晶圓100之測試點202接合。探測點408之材質包括鎢、鎢錸合金、鈹、銅、鈀，和/或以上材質之組合。在一實施例中，探測點408具有錐形的接觸端，方便與測試點202連接。在某些實施例中，探針卡402是個一次性(one-shot)探針卡。一次性探針卡402可充份接觸晶圓上的測試點202，晶圓測試系統可藉此評估晶圓100與其上裝置的狀況，而不需要重新定位探針卡402。在替代的實施例中，探針卡402係一階梯式探針卡402。在此組態 下，探針卡402接觸晶圓上測試點202的一部分(一子集)。在各個實施例中，該子集是單一裸片104、多裸片集合(如2、4、8、或16個裸片的組合)，及/或一個或一個以上測試結構204。一旦探針卡402已測試晶圓100的第一區，其即可移開並重新定位於第二區以進行其他測試。
測試系統400亦包括一訊號產生器410以及一資料記錄器412，該訊號產生器410可提供測試訊號，而該資料記錄器412可收集晶圓100的測試結果。在某些實施例中，測試系統亦包括一控制系統414，其可控制整個測試程序、協調測試系統400與探針卡402之間的測試事件、分析測試結果，並評估晶圓100。
第5a圖及第5b圖係依據本發明一實施例執行晶圓級裝置測式方法500之流程圖。方法500可透過第4圖的系統執行。可以了解的是，方法500的某些步驟可被取代或刪除，而各個步驟前後亦可再加入其他步驟。在步驟502中，具有一個或一個以上定位點302的晶圓100會被接收，並被載入至晶圓測試系統中。在步驟504中，探針卡402亦被接收，並被載入至晶圓測試系統之中。在步驟506中，歷史偏移校正值會被接收。歷史偏移校正值是一組先前記錄的偏移值，其值係由先前晶片級測試而來，其中，先前晶圓級測試必須與當下的測試採用相同或相似晶圓、卡、和系統。在步驟508中，判斷探針卡402與晶圓100兩者組合的校準因子。校準因子可以座標表示為(X，Y，θ)，其對應至晶圓100與探針卡402間一個或一個以上的相對方向。在使用一次性探針卡402的實施例中，校準因子包括 用以使探針卡402與定位點302互相接觸的一單一座標集合。在使用一階梯式探針卡402的實施例中，校準因子包括多個座標集合，分別對應至定位點302群組，可用使探針卡402與特定的定位點302群組互相接觸。
在各個實施例中，校準因子反映了晶圓100、探針卡402及/或測試系統400其諸如歷史偏移校正值、電路設計等多個特性。電路設計是為了製造晶圓，並在其上配置具有理想位置的定位點302。在一設計實施例中，校準因子係取決於定位點302之位置。就晶圓的特性而言，校準因子可能具有廣泛的屬性，包括表面不平整。舉例而言，晶圓100的背端和圓周表面的輪廓不規則可能造成晶圓100與夾頭404無法配合。在一實施例中，校準因子必須處理定位點的位置所造成影響。此外，校準因子亦必須考慮到晶圓100的頂部及有效表面上的輪廓不平整而對定位點的位置所造成的影響。這些不平整係來自各種變動，例如晶圓塑形及規劃時的變動、層間排列於成形時的變動等等。在一實施例中，校準因子亦須考慮到晶圓翹曲現象。晶圓翹曲現象是一種特殊型態的型變，會對定位點302之定位造成強烈的影響。晶圓翹曲現象係因晶圓所承受的內力及外力所導致。在某些應用中，晶圓翹曲現象會隨著晶圓100尺寸的增加而變得越發顯著。此現象部分原因來自於：晶圓上的內力及外力會隨尺寸增加而增加；而部分原因是自於：應變(受力所致形態)會與物件所承受的力量成正比。再者，校準因子亦須考慮到其他的晶圓特性。如前述關於晶圓特性的實施例，熟悉本技藝人士可了解到，在各個實施例中，此調整因子可用 來處理一個或一個以上的特性，而任一實施例中不必特別處理特定的特性。
校準因子同樣能形塑探針卡402的特性。校準因子可包括探測點408在探針卡402上的位置。與晶圓100相似的是，探測點408會因為探針卡402與測試系統400間之不當配合、製程變動、及/或各種造成形變的內力或外力而發生偏移。此外，不平整的晶圓表面會扭曲探針卡402，進而影響探測點408之定位及校準。在某些實施例中，校準因子必須考慮到探針卡402的各個面向，但，就任何單一實施例而言，則無須針對特定的面向。
就測試環境而言，校準因子亦可模擬那些與晶圓100或探針卡402之設計或特性無關的校準因子。在一實施例中，測試系統或測試環境的校準因子具有一可調整的變異係數ε。
在某些實施例中，校準因子之判斷包括依據歷史或現有的校準資料執行一回歸分析。在一實施例中，此回歸分析即為多元回歸模型(multiple regression modeling)分析。在一實施例中，晶圓100具有n個測試方向，分別對應至探針卡402與晶圓100的n個不同的階梯測試排列方式，則，由下式可得到校準因子為： 其中AF即為校準因子，E為接觸點302與探針408間之偏置量，而Q為探針對該偏置量的靈敏度。探針靈敏度Q為晶圓測試系統400之一屬性，在在各個實施例中，其值落在0.9至1.2之間。 偏置量E係如下式所示：E=η(Y-Y LT )其中η係一學習比(在某些實施例中，其值若在0.5到1.5之間的範圍，當使用較成熟的技術時，其值可接近1.0)；Y為計算的偏置量；而YLT為依據長期對偏置量之分析而訂定的偏置量校正因子。在此實施例中，Y與YLT之值可透過使用下式所示之多元回歸模型計算而得：
如上所示，Y(Y1至Yn)的回歸模型為探針卡402與晶圓100的n個測試編排下的偏置量。因子x1(1)至x1(n)四探針卡402與圓100在各項測試編排下的理想偏置量。因子x2(1)至x2(n)為晶圓100與理想值之間的誤差。因子x3(1)至x3(n)代表探針卡402與理想值之間的誤差。因子a1至a3為回歸係數。因子ε1至εn為不確定及可變因子。YLT具有相似的回歸模型。Y1LT至YnLT為探針卡402與晶圓100在n個測試編排下的偏置量校正因子之歷史值。因子x1(1)LT至x1(n)LT為各個測試編排下的長期系統性偏移校正因子。因子x2(1)LT至x2(n)LT為晶圓100的長期偏移校正因子。因子x3(1)LT至x3(n)LT為探針卡的長期偏移校正因子。因子a1至a3為回歸係數。因子ε1至εn為不確定及可變因子。
其他實施例亦可採用其他的回歸分析法取得校準 因子。在一實施例中，校準因子可透過應用多因素方差分析(multivariate analysis of variance，MANOVA)程序而得。在另一實施例中，校準因子可透過偏最小二乘回歸(partial least squares regression，PLS)程序而得。
請參照第5a圖及第5b圖的步驟510，校準因子目的在用以使探針卡402對準至晶圓100之上。在步驟512中，探針卡402會與晶圓100相接觸。在步驟514中，由探針卡402對晶圓100之間連接的電氣特性可驗證是否完成對準作業。若其連通性令人滿意，則在步驟516中，探針卡402會移離晶圓100。在步驟518中，校準因子會被更新，而方法回到步驟510。若在步驟514中探針卡402與晶圓100適當的對準，則方法進入步驟520，在步驟520中會判斷是否當下正連接的定位點302亦為測試點202。在一實施例中，定位點302並非測試點202，因此不適用於驗證及性能測試。在另一實施例中，定位點302亦是測試點202。若定位點302無法用來進行測試作業，則方法進入步驟522，在步驟522中會利用校準因子將探針卡402在測試方向上對準晶圓100。在步驟524中，探針卡402會與晶圓100相接觸。在步驟526中，會執行晶圓級測試(例如電性參數測試)。若定位點302無法被測試，則方法進行步驟520至步驟526以執行晶圓級測試。在步驟528中，歷史偏移校正值會依據該校準因子更新。
在步驟530中，具有複數個定位點302第二晶圓會被接收並載入晶圓測試系統400之中。在步驟532中，依據長期校準因子判斷出第二晶圓與探針卡402之組合的校準因子。在 一實施例中，在步驟532中的長期校準因子會依據探針卡402與先前晶圓的對準程序而被更新。此步驟能達成更準確的初始對準，並減少重新調整的次目。此外，此程序可提升精確度、降低損毀晶圓或探針卡402的風險，並縮減測試時間。第二晶圓中所執行的對準、評估及電氣測試程序等皆與先前晶圓中所執行的程序相似。舉例而言，在步驟534中，校準因子係用以使探針卡402與第二晶圓100對齊。在步驟536中，探針卡402會與第二晶圓100相接觸。在步驟538中，會第二晶圓100執行晶圓級測試。
第6圖為依據本發明評估探針卡402與晶圓100之間定位的方法600之流程圖。舉例而言，方法600可用以執行方法500中的步驟508-518。可以了解的是，方法600的某些步驟可被取代或刪除，而各個步驟前後亦可再加入其他步驟。
在步驟602中，具有探測點408探針卡402會被定向至晶圓100之上。探針卡402對晶圓100之方向可由一校準因子所決定。在一實施例中，校準因子可由前述的回歸分析方法得到。在某些實施例中，晶圓100包括定位點302，而定位點302具有可供辨識的電氣特性。在一實施例中，定位點302係透過導體跡線304而相連。因此，前述的可辨識電氣特性即為定位點302之低電阻值。在其他實例中，定位點302可由其電容值、電阻值、連通性(與一可識別裝置或結構的電氣連通性)、或其他可量測之電氣參數辨別出來。
在步驟604中，探針卡402會與晶圓100相接觸。在步驟606中，電性連接至探針卡402晶圓測試系統400會測試該 可辨識的電氣特性，藉以判斷該探測點408對定位點302是否相連。在一實施例中，晶圓測試系統400會去量測一點探測點408之間的電阻值。若所量測的電阻值超出一臨界值，例如20Ω，則晶圓測試系統400會報告至少有一探測點408並未與定位點302相接觸。
若步驟606的對準測試指出對準不當時，方法600進入步驟608以調整校準因子。之後，方法600進入步驟602，藉以利用已調整的校準因子將探針卡與晶圓重新定向。另一方面，若步驟606的對準測試指出探針卡402與晶圓100已正確對準時，方法600進入步驟610，此時即可使用校準因子執行進一步的電氣測試。
有鑑於此，本發明提供一種系統及方法，用以將探針與晶圓測試點對齊。在一實施例中，本發明之方法包括：接收一晶圓，該晶圓在一晶圓測試系統上具有複數個定位點；接收一探針卡，該探針卡在該晶圓測試系統上具有複數個探測點；接收一歷史偏移校正值；依據該歷史偏移校正值判斷該探針卡相對該晶圓之方向值；以及利用該方向值將該探針卡對準該晶圓，目的在使該複數個探測點中的一第一探測點與該複數個定位點中的一第一定位點相接觸。本發明之方法更包括評估該第一探測點與該第一定位點之連通性；以及當判斷該第一探測點與該第一定位點相連時：使用該已定位的探針卡對該晶圓進行一電氣測試；以及依據該方向值更新該歷史偏移校正值。
在另一實施例中，本發明之方法包括：判斷影響一半導體晶圓上一定位點之定位的一半導體晶圓特性；判斷影 響一探針卡上一探針點之定位的一探測卡特性；接收用以定位該定位點與該探測點的一長期基線因子；依據該半導體晶圓特性、該探針卡特性以及該長期基線因子判斷用以定向該探測點與該定位點的一校準因子；使該探針卡與該半導體晶圓互相接觸於該校準因子所判斷的一方向上；而後利用該接觸的探針卡對該半導體晶圓進行一電氣測試；以及依據該校準因子更新該長期基線因子。
另一實施例中，本發明之晶圓包括：一基質；一個或一個以上的裸片(die)，配置於該基質之上；一保留區，配置於該基質之上，位於該一個或一個以上的裸片之外；以及一定位結構，配置於該基質之上，包括一個或一個以上定位點，用以將該晶圓定位至一探針。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500‧‧‧方法
502~538‧‧‧步驟

Claims (10)

  1. 一種定位探針與晶圓之方法，包括：接收一晶圓，該晶圓在一晶圓測試系統上具有複數個定位點；接收一探針卡，該探針卡在該晶圓測試系統上具有複數個探測點；接收一歷史偏移校正值；依據該歷史偏移校正值判斷該探針卡相對該晶圓之方向值；以及利用該方向值將該探針卡對準該晶圓，目的在使該複數個探測點中的一第一探測點與該複數個定位點中的一第一定位點相接觸。
  2. 如申請專利範圍第1項所述之定位探針與晶圓之方法，其中，該方向值之判斷包括至少執行下列事項之其中一者：一多元回歸模型分析(multiple regression model analysis)、一多因素方差分析(multivariate analysis of variance)以及一偏最小二乘法回歸分析(partial least squares regression analysis)。
  3. 如申請專利範圍第1項所述之定位探針與晶圓之方法，更包括：評估該第一探測點與該第一定位點之連通性；以及當判斷該第一探測點與該第一定位點相連時：使用該已定位的探針卡對該晶圓進行一電氣測試；以及依據該方向值更新該歷史偏移校正值。
  4. 如申請專利範圍第3項所述之定位探針與晶圓之方法，其中該晶圓係一第一晶圓，而該複數個定位點係複數個第一定位點，該方法更包括：接收一第二晶圓，該第二晶圓在該晶圓測試系統上具有複數個第二定位點；依據該已更新的歷史偏移校正值判斷該探針卡相對於該第二晶圓之一第二方向值；使用該第二方向值將該探針卡對準該第二晶圓，目的在使該第一探測點與該複數個第二定位點中的一第二定位點相接觸；以及該已定位的探針卡對該第二晶圓使用進行一電氣測試。
  5. 一種定位探針與晶圓之方法，包括：判斷影響一半導體晶圓上一定位點之定位的一半導體晶圓特性；判斷影響一探針卡上一探針點之定位的一探測卡特性；接收用以定位該定位點與該探測點的一長期基線因子；依據該半導體晶圓特性、該探針卡特性以及該長期基線因子判斷用以定向該探測點與該定位點的一校準因子；使該探針卡與該半導體晶圓互相接觸於該校準因子所判斷的一方向上；而後利用該接觸的探針卡對該半導體晶圓進行一電氣測試；以及依據該校準因子更新該長期基線因子。
  6. 如申請專利範圍第5項所述之定位探針與晶圓之方法，更包 括：在該探針卡對該半導體晶圓互相接觸之後，評估該探測點與該定位點之連通性；以及當評估該該探測點並未連接至該定位點時：修改該校準因子；將該探針卡與該半導體晶圓分開；以及以該修改後的校準因子將該探針卡與該半導體晶圓互相接觸。
  7. 如申請專利範圍第6項所述之定位探針與晶圓之方法，其中該連通性之評估包括偵測該定位點之一識別用電氣特性。
  8. 如申請專利範圍第5項所述之定位探針與晶圓之方法，其中該半導體晶圓係一第一半導體晶圓，而該定位點係一第一定位點，該方法更包括：判斷影響一第二半導體晶圓上一第二定位點之定位的一第二半導體晶圓特性；依據該第二半導體晶圓特性、該探針卡特性以及該更新的長期基線值判斷用以定向該探測點與該第二定位點的一第二校準因子；使該探針卡對該第二半導體晶圓互相接觸於該第二校準因子所判斷的一方向上；而後利用該接觸的探針卡對該第二半導體晶圓進行一電氣測試；以及依據該第二校準因子更新該長期基線值。
  9. 如申請專利範圍第5項所述之定位探針與晶圓之方法，其中該校準因子之判斷包括至少執行下列事項之其中一者：一多元回歸模型分析、一多因素方差分析以及一偏最小二乘法回歸分析。
  10. 如申請專利範圍第5項所述之定位探針與晶圓之方法，其中該探針卡與該半導體晶圓互相接觸所在的方向係一第一方向，其係用以將該定位點定位至該探測點上，該方法更包括：在於該第一方向上接觸之後，將該探針卡自該半導體晶圓上移除；以及而後將該探針卡與該半導體晶圓互相接觸於由該校準因子所判斷的一第二方向上，其中該第二方向係用以將該探測點定位至該半導體晶圓上之一測試點上；其中該電氣測試係透過接觸於該第二方向上的該探針卡所執行。
TW102120857A 2012-06-13 2013-06-13 定位探針與晶圓之方法 TWI491884B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/495,421 US9000798B2 (en) 2012-06-13 2012-06-13 Method of test probe alignment control

Publications (2)

Publication Number Publication Date
TW201350860A true TW201350860A (zh) 2013-12-16
TWI491884B TWI491884B (zh) 2015-07-11

Family

ID=49755311

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120857A TWI491884B (zh) 2012-06-13 2013-06-13 定位探針與晶圓之方法

Country Status (4)

Country Link
US (2) US9000798B2 (zh)
KR (1) KR101352746B1 (zh)
CN (1) CN103489807B (zh)
TW (1) TWI491884B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579396B (zh) * 2016-03-18 2017-04-21 萬國半導體股份有限公司 監控外延層幾何形狀發生漂移的方法
CN116500426A (zh) * 2023-06-28 2023-07-28 东莞市兆恒机械有限公司 一种半导体检测设备高温测试标定的方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5825569B2 (ja) * 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置のアライメント支援装置及びアライメント支援方法
US10643911B2 (en) * 2014-01-27 2020-05-05 United Microelectric Corp. Scribe line structure
KR102179035B1 (ko) * 2014-03-07 2020-11-16 삼성전자주식회사 반도체 장치
US10825352B2 (en) 2014-06-04 2020-11-03 Square Panda Inc. Letter manipulative identification board
US10607502B2 (en) 2014-06-04 2020-03-31 Square Panda Inc. Phonics exploration toy
KR102317023B1 (ko) 2014-08-14 2021-10-26 삼성전자주식회사 반도체 장치, 그의 제조 방법, 및 그의 제조 설비
CN105527596B (zh) * 2015-10-14 2018-10-16 上海华力微电子有限公司 一种晶圆验收测试机台加压校准方法
US9679822B1 (en) 2016-02-22 2017-06-13 Alpha And Omega Semiconductor Incorporated Method for monitoring epitaxial growth geometry shift
JP6877025B2 (ja) * 2016-03-23 2021-05-26 ヤマハファインテック株式会社 回路基板の検査方法、検査装置、及びプログラム
US10324112B2 (en) * 2016-08-11 2019-06-18 Intel Corporation Package testing system and method with contact alignment
CN106783804B (zh) * 2016-12-21 2019-07-26 武汉新芯集成电路制造有限公司 测试结构及利用该测试结构监测探针针痕偏移的方法
CN108663380A (zh) * 2017-03-29 2018-10-16 吉而特科技有限公司 探针卡检测方法及***
US10345136B2 (en) * 2017-07-14 2019-07-09 International Business Machines Corporation Adjustable load transmitter
US10527649B2 (en) 2017-07-14 2020-01-07 International Business Machines Corporation Probe card alignment
CN108828425A (zh) * 2018-07-16 2018-11-16 苏州肯美特设备集成有限公司 一种半导体测试装置
JP7398930B2 (ja) * 2018-11-27 2023-12-15 東京エレクトロン株式会社 検査装置システム
US11499992B2 (en) 2018-11-27 2022-11-15 Tokyo Electron Limited Inspection system
EP3800477A1 (en) * 2019-10-04 2021-04-07 Afore Oy Testing device and method for electrically testing an integrated circuit
CN110907799B (zh) * 2019-11-05 2022-02-01 长江存储科技有限责任公司 探针卡及晶圆测试装置和晶圆测试方法
KR20210087723A (ko) * 2020-01-03 2021-07-13 에스케이하이닉스 주식회사 프로브 카드 및 프로브 카드를 구비한 테스트 장치
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
CN112927948A (zh) * 2021-01-22 2021-06-08 上海华虹宏力半导体制造有限公司 电阻仪探针位置的校正方法及方块电阻的测量方法
JP2022186039A (ja) 2021-06-04 2022-12-15 株式会社東京精密 プローバ制御装置、プローバ制御方法、及びプローバ
CN114034895B (zh) * 2021-11-22 2023-02-28 普铄电子(上海)有限公司 一种用于晶圆测试的高频探针卡
CN115902327B (zh) * 2023-02-23 2023-05-26 长春光华微电子设备工程中心有限公司 一种探针台定位补偿的标定方法和探针台

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937618A (en) * 1984-10-18 1990-06-26 Canon Kabushiki Kaisha Alignment and exposure apparatus and method for manufacture of integrated circuits
US5212497A (en) * 1991-06-17 1993-05-18 Tektronix, Inc. Array jet velocity normalization
US6313649B2 (en) * 1992-06-11 2001-11-06 Cascade Microtech, Inc. Wafer probe station having environment control enclosure
US5644245A (en) * 1993-11-24 1997-07-01 Tokyo Electron Limited Probe apparatus for inspecting electrical characteristics of a microelectronic element
GB2292637B (en) * 1994-08-24 1998-07-22 Nec Corp Semiconductor device
JP3149400B2 (ja) * 1998-10-07 2001-03-26 国際電気アルファ株式会社 半導体ウェーハ抵抗率測定器
WO2001044824A1 (en) * 1999-12-15 2001-06-21 Introbotics Corporation Automated domain reflectometry testing system
KR20010057335A (ko) * 1999-12-22 2001-07-04 박종섭 테스트 패턴
US20030102878A1 (en) * 2001-10-24 2003-06-05 Montoya Thomas T. Bore probe card and method of testing
US7253436B2 (en) * 2003-07-25 2007-08-07 Matsushita Electric Industrial Co., Ltd. Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device
JP2006038599A (ja) * 2004-07-26 2006-02-09 Nec Electronics Corp 接触抵抗測定方法，接触抵抗測定装置，及び半導体ウェハー
US20060129955A1 (en) * 2004-12-10 2006-06-15 Jacobsen Chris R Printed circuit board development cycle using probe location automation and bead probe technology
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
JP2006237378A (ja) * 2005-02-25 2006-09-07 Elpida Memory Inc ウェハプローバおよびウェハ検査方法
CN101346635A (zh) * 2005-12-27 2009-01-14 株式会社爱德万测试 Tcp处理装置以及tcp处理装置中的连接端子的对位方法
JP2007214392A (ja) * 2006-02-10 2007-08-23 Matsushita Electric Ind Co Ltd 半導体ウエハおよびウエハプローブ方法
JP2008071199A (ja) 2006-09-14 2008-03-27 Oki Electric Ind Co Ltd 取引システム、管理情報処理装置、操作情報処理装置、および処理方法
JP2008071999A (ja) * 2006-09-15 2008-03-27 Ricoh Co Ltd 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
JP2008164292A (ja) * 2006-12-26 2008-07-17 Tokyo Electron Ltd プローブ検査装置、位置ずれ補正方法、情報処理装置、情報処理方法及びプログラム
TWI334067B (en) * 2007-03-14 2010-12-01 Hon Tech Inc Device and method for electronically automatic alignment relative to origin
US20110037492A1 (en) * 2007-05-15 2011-02-17 Rudolph Technologies, Inc. Wafer probe test and inspection system
US8159243B2 (en) * 2008-11-13 2012-04-17 Dcg Systems, Inc. Probe tip to device pad alignment in obscured view probing applications
JP5370370B2 (ja) * 2008-12-26 2013-12-18 富士通セミコンダクター株式会社 プローバ、試験装置、及び半導体チップの検査方法
JP2010245508A (ja) * 2009-03-16 2010-10-28 Micronics Japan Co Ltd ウェハアライメント装置及びウェハアライメント方法
JP5236556B2 (ja) * 2009-03-31 2013-07-17 株式会社日本マイクロニクス アライメント機能を有する半導体検査装置とアライメント方法
TWI416141B (zh) * 2009-06-01 2013-11-21 Hon Hai Prec Ind Co Ltd 電路板測試系統及方法
KR101742506B1 (ko) * 2010-08-05 2017-06-02 주식회사 탑 엔지니어링 어레이 테스트장치 및 어레이 테스트방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579396B (zh) * 2016-03-18 2017-04-21 萬國半導體股份有限公司 監控外延層幾何形狀發生漂移的方法
CN116500426A (zh) * 2023-06-28 2023-07-28 东莞市兆恒机械有限公司 一种半导体检测设备高温测试标定的方法
CN116500426B (zh) * 2023-06-28 2023-09-05 东莞市兆恒机械有限公司 一种半导体检测设备高温测试标定的方法

Also Published As

Publication number Publication date
CN103489807A (zh) 2014-01-01
TWI491884B (zh) 2015-07-11
KR20130139726A (ko) 2013-12-23
US20130335109A1 (en) 2013-12-19
US9000798B2 (en) 2015-04-07
CN103489807B (zh) 2017-10-27
KR101352746B1 (ko) 2014-01-16
US10161965B2 (en) 2018-12-25
US20150192616A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
TWI491884B (zh) 定位探針與晶圓之方法
JP4359576B2 (ja) 第２の基板上に第１の基板のチップを配置する方法
US7880493B2 (en) Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device
CN104425302B (zh) 半导体器件的缺陷检测方法和装置
TWI754151B (zh) 晶圓級測試方法及其測試結構
US7629805B2 (en) Method and system to dynamically compensate for probe tip misalignement when testing integrated circuits
CN103809100B (zh) 晶圆自动测试***
US20160033569A1 (en) Wafer prober integrated with full-wafer contacter
CN110335861B (zh) 一种半导体器件及其制作方法
TWI612315B (zh) 貫孔漏電與擊穿測試
US10768206B2 (en) Loop-back probe test and verification method
US8179153B2 (en) Probe apparatus, a process of forming a probe head, and a process of forming an electronic device
CN103887204B (zh) 一种与激光退火工艺问题相关的排除硅片质量因素的方法
US9257352B2 (en) Semiconductor test wafer and methods for use thereof
TWM547673U (zh) 晶圓測試針座結構改良
KR100607766B1 (ko) 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법
US7440869B1 (en) Mapping yield information of semiconductor dice
TWI735915B (zh) 與面向受測裝置側之光源整合的晶圓探針卡及製造方法
KR102302588B1 (ko) 보정용 프로브 카드, 프로브 테스트 장치, 보정용 프로브 카드의 설정 방법 및 보정용 프로브 카드를 이용한 프로브 테스트 장치의 얼라인 방법
CN103809099A (zh) 晶圆探针测试次数的检测方法
JP2001110866A (ja) プラズマダメージ評価用ｔｅｇパターン
US20100200853A1 (en) Semiconductor device and manufacturing method thereof
KR20100067861A (ko) 프로브 카드 및 그 제조방법
JP2009111060A (ja) 半導体装置の製造方法
JPH1050777A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees