KR20010057335A

KR20010057335A - 테스트 패턴

Info

Publication number: KR20010057335A
Application number: KR1019990060096A
Authority: KR
Inventors: 신희철
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-22
Filing date: 1999-12-22
Publication date: 2001-07-04

Abstract

본 발명은 스크라이브라인(scribe line)영역에 칩패드(chip pad) 형성과 동시에 형성되는 모니터링(monitoring)할 수 있는 패턴을 제조함으로써, 상기 모니터링이 가능한 패턴을 이용하여 웨이퍼의 칩영역 내에 칩패드 형성 시에 발생할 수 있는 불량 및 원인 분석을 실시할 수 있는 테스트 패턴(test pattern)에 관한 것이다.

칩영역 상에 칩패드 형성과 동시에 스크라이브라인영역 상에 형성되는 테스트패턴에 있어서, 본 발명의 테스트패턴은 칩패드를 정렬하기 위한 정렬패턴과, 칩패드와 동일 형상으로 각각 크기가 다른 다 수개의 모니터패턴이 구비된 것이 특징이다.

따라서, 본 발명에서는 본 발명에서는 웨이퍼의 칩영역에 칩패드 형성과 동시에 칩패드와 동일한 형상으로 스크라이브라인영역에 모니터링이 가능한 테스트 패턴을 형성함으로써, 칩패드 내 일어날 수 있는 특성 및 불량 분석을 스크라이브라인영역의 테스트 패턴을 통해 간접적으로 테스트가 가능하다.

또한, 본 발명에서는 칩패드와 동일 형상으로 각기 크기를 달리하여 테스트 패턴을 제조함으로써, 이 후 공정 시 칩패드에 발생할 수 있는 이물 및 패드 차지업에 의한 패드 변색의 정도를 모니터링이 가능하다.

Description

테스트 패턴{Test pattern}

본 발명은 테스트 패턴(test pattern)에 관한 것으로, 특히, 반도체 칩(chip) 내 칩패드(chip pad) 형성 시 발생할 수 있는 불량 및 원인 분석을 위해, 스크라이브라인(scribe line)영역에 별도로 모니터링(monitoring)할 수 있는 패턴을 형성함으로써, 불량 발생 정도를 용이하게 파악할 수 있는 테스트 패턴에 관한 것이다.

트랜지스터, 집적회로 등의 제조 공정 중 포토 에칭의 공정에서 웨이퍼의 패턴이 제대로 형성되었는 지의 여부를 검사하기 위해 상기 웨이퍼 패턴에 마스크를 겹치어 웨이퍼의 패턴과 마스크의 패턴을 정렬시키는 마스크 정렬 공정이 필요하다.

이러한 마스크 정렬을 진행시키기 위해, 웨이퍼와 마스크에는 동일 형상의 마크인 테스트 패턴이 형성되며, 테스트패턴은 소자가 형성되는 칩영역과 칩영역 사이에 여분의 공간인 스크라이브라인영역에 형성된다.

스크라이브라인영역은 이 후의 쏘잉 공정 시 절단되는 부분으로 상기에서 언급한 테스트 패턴 등의 더미패턴이 주로 형성된다.

도 1은 종래기술에 따른 테스트 패턴이 형성된 웨이퍼의 부분 평면도이다.

그리고 도 2는 종래기술에 따른 테스트 패턴이 형성된 웨이퍼에 대응되는 마스크의 부분 평면도이다.

웨이퍼는 도 1과 같이, 칩영역(100)과 스크라이브라인영역(110)으로 구분되며, 칩영역(100)과 칩영역 사이의 스크라이브라인영역(110)에는 테스트패턴(120)이 형성된다.

테스트패턴(120)은 도 1과 같이, 칩영역(100) 상에 칩패드(130) 형성을 위한 포토 공정 시 정렬키(align key)로 사용된다.

종래에는 테스트패턴(120) 형성을 위해, 먼저, 칩영역(100) 및 스크라이브라인영역(110)을 포함한 웨이퍼 전면에 칩패드(130) 형성을 위한 금속층(미도시)을 덮고, 포토 식각한다.

이로써, 도 1과 같이, 칩영역(100)에는 각각의 칩패드(130)가 형성되며, 동시에 스크라이브라인영역(110)에는 테스트 패턴(120)이 형성된다.

여기에서, 금속층은 주로 알루미늄 금속층으로 6,000∼8,000Å 정도의 두께범위로 형성되며, 알루미늄 금속층 상부에는 500∼1,000Å 정도의 두께범위로 TiW가 적층되며, 그 하부에는 1,500∼2,500Å 두께범위로 TiW가 적층된다.

도 2는 테스트 패턴이 형성된 웨이퍼를 어라인할 경우에 사용되는 마스크이다.

종래의 마스크에는 도 2와 같이, 웨이퍼의 테스트 패턴(120)과 대응된 위치에 'V'형의 정렬용 테스트 패턴(220)이 형성되어져 있다.

도면번호 200은 마스크에 있어서 웨이퍼의 칩영역에 대응되는 부분이고, 도면번호 210은 웨이퍼의 스크라이브라인영역에 대응되는 부분을 도시한 것이다.

마스크의 'V' 자형 정렬용 테스트패턴(220)은 칩패드 마스크의 어라인 보정 후 필요하지 않은 더미패턴이다.

따라서, 웨이퍼의 테스트패턴(120)과 마스크의 'V'자형 정렬용 테스트패턴(220)을 어라인시킴으로써 웨이퍼의 칩패드(130)를 어라인시킨다.

그러나, 종래의 기술에서는 칩패드의 위치 어라인은 가능하나, 칩패드 형성을 위한 금속층 식각 시에 발생될 수 있는 이물 및 변색 여부 등은 직접 칩패드를 육안으로 확인하는 방법 외에 별도의 테스트가 불가능하였다.

따라서, 종래의 기술에서는 칩 패드 형성 시 발생할 수 있는 불량 및 원인 분석이 불가능한 문제점이 있었다.

상기의 문제점을 해결하고자, 본 발명의 목적은 칩영역에 칩패드 형성과 동시에 스크라이브라인영역에 칩패드와 동일 형상의 패턴을 크기별로 제작함으로써, 칩패드의 이물 발생 및 변색 정도를 용이하게 검출할 수 있는 테스트패턴을 제공하려는 것이다.

상기 목적을 달성하고자, 칩영역 상에 칩패드 형성과 동시에 스크라이브라인영역 상에 형성되는 테스트패턴에 있어서, 본 발명의 테스트패턴은 칩패드를 정렬하기 위한 정렬패턴과, 칩패드와 동일 형상으로 각각 크기가 다른 다 수개의 모니터패턴이 구비된 것이 특징이다.

본 발명의 테스트패턴에서는 각각의 모니터패턴에 적어도 칩패드와 동일 크기의 패턴이 포함된 것이 특징이다.

도 1은 종래기술에 따른 테스트 패턴이 형성된 웨이퍼의 부분 평면도.

도 2는 종래기술에 따른 테스트 패턴이 형성된 웨이퍼에 대응되는 마스크의 부분 평면도.

도 3은 본 발명에 따른 테스트 패턴이 형성된 웨이퍼의 부분 평면도.

도 4는 본 발명에 따른 테스트 패턴이 형성된 웨이퍼와 대응되는 마스크의 부분 평면도.

*도면의 주요 부분에 대한 부호의 설명 *

100, 300. 칩영역 110, 310. 스크라이브라인영역

130, 230, 330, 430. 칩패드 120, 220, 320, 420. 테스트패턴

a, a`. 정렬패턴 b, b`. 모니터 패턴

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.

도 3은 본 발명에 따른 테스트 패턴이 형성된 웨이퍼의 부분 평면도로, 스크라이브라인영역에 본 발명의 테스트패턴인 정렬패턴 및 모니터패턴이 형성되어져 있는 것을 보인 것이다.

웨이퍼는 도 3과 같이, 칩영역(300)과 스크라이브라인영역(310)으로 구분되어진다.

웨이퍼의 칩영역(300)에는 다 수개의 칩패드(330)가 형성되어져 있고, 칩영역(300)과 칩영역 사이인 스크라이브라인영역(310)에는 본 발명의 테스트 패턴(320)이 형성되어져 있다.

본 발명의 테스트 패턴(320)은 칩패드 포토 공정 진행 시 정렬하기 위한 한쌍의 정렬패턴(a)과, 칩패드(330)와 동일 형상으로 각기 다른 크기를 갖는 모니터패턴(b)으로 구성된다.

즉, 본 발명의 정렬패턴(a)은 'V' 자형 형상을 가지며, 칩패드(330) 정렬 후에 제거되어 필요하지 않은 더미패턴이다.

한쌍의 정렬패턴(a) 사이에는 각기 크기가 다른 모니터패턴(b)이 개재된다.

본 발명의 모니터패턴(b)은 정방형인 칩패드(330)와 동일 형상인 정방형으로 제작되며, 예를 들면, 100㎛×100㎛, 75㎛×75㎛, 50㎛×50㎛, 25㎛×25㎛ 등의 총 4종류의 크기로 제작된다.

상기 크기를 갖는 각각의 모니터패턴(b)은 크기 순 즉, 가로길이×세로길이가 100㎛×100㎛, 75㎛×75㎛, 50㎛×50㎛, 25㎛×25㎛ 으로 나열되며, 이 중에는 적어도 칩패드(330)와 동일 크기의 패턴이 포함되어 있다.

그리고 도 4는 본 발명에 따른 테스트 패턴이 형성된 웨이퍼와 대응되는 마스크의 부분 평면도이다.

즉, 도 4는 도 3의 웨이퍼의 테스트패턴(정렬패턴 및 모니터패턴)과 대응된 위치에 테스트패턴(정렬패턴 및 모니터패턴)이 형성되어져 있는 것을 보인 것이다.

마스크에는 도 4와 같이, 칩패드(430) 포토 공정 시 정렬하기 위한 'V'형의 정렬패턴(a`)과, 간접적으로 모니터링함으로써 칩패드의 특성 및 불량분석을 하기위한 테스트 패턴(420)이 형성된다.

즉, 본 발명의 테스트 패턴(420)은 웨이퍼의 테스트 패턴(320)과 대응된 위치에 형성되며, 'V'형의 정렬패턴(a`)과 각기 크기가 다른 정방형의 모니터패턴(b`)이 형성되어져 있다.

따라서, 웨이퍼의 'V'자형 정렬패턴(a)과 마스크의 'V'자형 정렬패턴(a`)을 겹쳐서 웨이퍼의 칩패드(330)가 올바른 위치에 형성되었는 지의 여부를 검사한다.

도면번호 400은 마스크에 있어서 웨이퍼의 칩영역에 대응되는 부분이고, 도면번호 410은 웨이퍼의 스크라이브라인영역에 대응되는 부분을 도시한 것이다.

본 발명에서는 마스크와 웨이퍼에 각각 'V'자형 정렬패턴(a)(a`)을 형성함으로써, 칩패드(330) 포토 공정 시 웨이퍼와 마스크의 위치를 정렬할 수 있다.

또한, 본 발명에서는 스크라이브라인영역에 웨이퍼의 칩영역에 칩패드 형성과 동시에 칩패드와 동일한 형상으로 모니터링이 가능한 테스트 패턴(320)(420)이 형성된다.

따라서, 본 발명에서는 테스트 패턴을 모니터링함으로써 칩패드 내 일어날 수 있는 특성 및 불량 분석을 테스트할 수 있다.

상술한 바와 같이, 본 발명에서는 웨이퍼의 칩영역에 칩패드 형성과 동시에 정렬을 위한 정렬패턴과, 칩패드와 동일한 형상으로 모니터링이 가능한 모니터 패턴을 구비한 테스트 패턴이 제조된다.

따라서, 칩패드 내에 일어날 수 있는 특성 및 불량분석을 직접 칩패드에 테스트할 수 없으므로, 본 발명에서는 테스트 패턴을 모니터링함으로써, 상기 칩패드 내 일어날 수 있는 특성 및 불량 분석을 간접적으로 검사할 수 있다.

또한, 본 발명에서는 칩패드와 동일 형상으로 각기 크기를 달리하여 테스트 패턴을제조함으로써, 이 후 공정 시 칩패드에 발생할 수 있는 이물 및 패드 차지업에 의한 패드 변색의 정도를 모니터링이 가능하다.

Claims

칩영역 상에 칩패드 형성과 동시에 스크라이브라인영역 상에 형성되는 테스트패턴에 있어서,

상기 칩패드를 정렬하기 위한 정렬패턴과,

상기 칩패드와 동일 형상으로 각각 크기가 다른 다 수개의 모니터패턴이 구비된 테스트패턴.
청구항 1에 있어서,

상기 모니터패턴은 크기순으로 나열된 것이 특징인 테스트패턴.
청구항 1에 있어서,

상기 모니터패턴에는 적어도 상기 칩패드와 동일 크기의 패턴이 포함된 것이 특징인 테스트패턴.
청구항 1에 있어서,

상기 모니터패턴의 형상은 정방형인 것이 특징인 테스트패턴.
청구항 4에 있어서,

상기 모니터패턴은 가로×세로길이가 각각 100㎛×100㎛, 75㎛×75㎛, 50㎛×50㎛및 25㎛×25㎛ 크기를 갖는 패턴이 포함된 것이 특징인 테스트패턴.