CN103489807B - 测试探针对准控制的方法 - Google Patents

测试探针对准控制的方法 Download PDF

Info

Publication number
CN103489807B
CN103489807B CN201210359849.9A CN201210359849A CN103489807B CN 103489807 B CN103489807 B CN 103489807B CN 201210359849 A CN201210359849 A CN 201210359849A CN 103489807 B CN103489807 B CN 103489807B
Authority
CN
China
Prior art keywords
wafer
probe card
alignment
pad
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210359849.9A
Other languages
English (en)
Other versions
CN103489807A (zh
Inventor
陈瑞龙
廖建智
罗增锦
赵蕙韵
李大勇
牟忠
牟忠一
林进祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103489807A publication Critical patent/CN103489807A/zh
Application granted granted Critical
Publication of CN103489807B publication Critical patent/CN103489807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06705—Apparatus for holding or moving single probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

公开了对准诸如晶圆级测试探针的探针和晶圆接触件的***和方法。一种示例性方法包括在晶圆测试***接收包括多个对准接触件的晶圆和包括多个探测点的探针卡。接收历史偏差校正。基于该历史偏差校正，确定探针卡相对于晶圆的方位值。使用方位值对准探针卡和晶圆以试图使得第一探测点接触第一对准接触件。评价第一探测点和第一对准接触件的连接性。利用对准的探针卡实施晶圆的电测试，以及基于方位值更新历史偏差校正。

Description

测试探针对准控制的方法
技术领域
本发明涉及对准探针和晶圆接触件的***和方法。
背景技术
半导体集成电路(IC)产业经历快速增长。在IC发展的过程中，当几何尺寸(即，使用制造工艺可制造的最小的部件(或线))减小时，功能密度(即，每芯片面积的互连器件的数目)通常会增大。这种按比例缩小的工艺通常会提供提高生产效率和降低相关成本的利益。这种按比例缩小同样也增加了加工和制造IC的复杂性，而且，对将要实现的这些改进来说，还需要IC制造方面的相似发展。
例如，晶圆测试是其中一个具有改进空间的制造领域，晶圆测试是用于确定器件性能和制造缺陷的机制。在切割(从半导体晶圆去除诸如芯片的电路元件)之前，对测试结构和位于晶圆上的功能器件进行电性能方面的评价。晶圆测试***通常利用探针卡建立与晶圆上的测试焊盘的稳定电连接。探针和晶圆测试焊盘的不对准影响测试结果并可对探针卡、晶圆、IC产生损坏，并且造成产量损失。目前的探针对准方法需要操作者目测检查探针和焊盘之间的接触。如果探针和晶圆没有适当地对准，则从晶圆去除探针卡，对其校正并再次应用。
尽管限定测试操作者的任职资格，但是仍存在效率低和潜在的失误。此外，朝着更小器件和更大晶圆的发展可能增加对准时间并导致人类操作者在没有高昂费用的显微检查工具下不能目测对准部件的境况。因此虽然目前的晶圆测试方法已经提供积极的结果，但是他们并不能在各方面都尽如人意。需要对准机制方面的改进，因为它们具有提高效率、减小晶圆损坏并实现先进技术的测试的可能性。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种方法，包括：在晶圆测试***接收包括多个对准焊盘的晶圆；在所述晶圆测试***接收包括多个探测点的探针卡；接收历史偏差校正；基于所述历史偏差校正确定所述探针卡相对于所述晶圆的方位值；以及使用所述方位值将所述探针卡对准至所述晶圆，其中所述对准是试图使所述多个探测点中的第一探测点与所述多个对准焊盘中的第一对准焊盘接触。
在上述方法中，其中，基于所述晶圆、与所述晶圆相关的设计、所述探针卡和所述晶圆测试***中的至少一个的特征进一步确定所述方位值。
在上述方法中，其中，所述方位值的确定包括多元回归模型分析、多元方差分析和偏最小二乘回归分析中的至少一种。
在上述方法中，还包括：评价所述第一探测点和所述第一对准焊盘的连接性；以及当确定所述第一探测点和所述第一对准焊盘连接时：利用对准的所述探针卡实施所述晶圆的电测试；以及基于所述方位值更新所述历史偏差校正。
在上述方法中，还包括：评价所述第一探测点和所述第一对准焊盘的连接性；以及当确定所述第一探测点和所述第一对准焊盘连接时：利用对准的所述探针卡实施所述晶圆的电测试；以及基于所述方位值更新所述历史偏差校正，其中，所述晶圆是第一晶圆并且所述多个对准焊盘是多个第一对准焊盘，所述方法还包括：在所述晶圆测试***接收包括多个第二对准焊盘的第二晶圆；基于更新的历史偏差校正确定所述探针卡相对于所述第二晶圆的第二方位值；使用所述第二方位值对准所述探针卡至所述第二晶圆，其中所述对准是试图使所述第一探测点与所述多个第二对准焊盘的第二对准焊盘接触；以及利用对准的探针卡实施所述第二晶圆的电测试。
在上述方法中，还包括：评价所述第一探测点和所述第一对准焊盘的连接性；以及当确定所述第一探测点和所述第一对准焊盘连接时：利用对准的所述探针卡实施所述晶圆的电测试；以及基于所述方位值更新所述历史偏差校正，其中，所述连接性的评价包括检测所述第一对准焊盘的可识别的电特征。
在上述方法中，还包括：评价所述第一探测点和所述第一对准焊盘的连接性；以及当确定所述第一探测点和所述第一对准焊盘连接时：利用对准的所述探针卡实施所述晶圆的电测试；以及基于所述方位值更新所述历史偏差校正，其中，所述连接性的评价包括检测所述第一对准焊盘的可识别的电特征，其中，所述电特征是所述第一对准焊盘和所述多个对准焊盘的第二对准焊盘之间的低电阻连接。
在上述方法中，还包括：评价所述第一探测点和所述第一对准焊盘的连接性；以及当确定所述第一探测点和所述第一对准焊盘连接时：利用对准的所述探针卡实施所述晶圆的电测试；以及基于所述方位值更新所述历史偏差校正，其中，所述连接性的评价包括检测所述第一对准焊盘的可识别的电特征，其中，所述电特征是所述第一对准焊盘和所述多个对准焊盘的第二对准焊盘之间的低电阻连接，其中，所述低电阻连接具有小于20Ω的电阻。
根据本发明的另一方面，还提供了一种方法，包括：确定影响在半导体晶圆上设置的对准焊盘的位置的半导体晶圆特征；确定影响在探针卡上设置的探测点的位置的探针卡特征；接收用于对准所述对准焊盘和所述探测点的长期基准因子；基于所述半导体晶圆特征、所述探针卡特征和所述长期基准因子确定用于定位所述探测点和所述对准焊盘的对准因子；使所述探针卡和所述半导体晶圆在由所述对准因子确定的方向上接触；然后使用接触的所述探针卡实施所述半导体晶圆的电测试；以及基于所述对准因子更新所述长期基准因子。
在上述方法中，还包括：在使所述探针卡和所述半导体晶圆接触后，评价所述探测点和所述对准焊盘的连接性；以及当从所述连接性的评价中确定所述探测点没有与所述对准焊盘连接时：修改所述对准因子；从所述半导体晶圆分离所述探针卡；以及然后使用经过修改的对准因子使所述探针卡和所述半导体晶圆接触。
在上述方法中，还包括：在使所述探针卡和所述半导体晶圆接触后，评价所述探测点和所述对准焊盘的连接性；以及当从所述连接性的评价中确定所述探测点没有与所述对准焊盘连接时：修改所述对准因子；从所述半导体晶圆分离所述探针卡；以及然后使用经过修改的对准因子使所述探针卡和所述半导体晶圆接触，其中，所述连接性的评价包括检测所述对准焊盘的可识别的电特征。
在上述方法中，还包括：在使所述探针卡和所述半导体晶圆接触后，评价所述探测点和所述对准焊盘的连接性；以及当从所述连接性的评价中确定所述探测点没有与所述对准焊盘连接时：修改所述对准因子；从所述半导体晶圆分离所述探针卡；以及然后使用经过修改的对准因子使所述探针卡和所述半导体晶圆接触，其中，所述连接性的评价包括检测所述对准焊盘的可识别的电特征，其中，所述电特征是所述对准焊盘和设置在所述半导体晶圆上的另一对准焊盘之间的低电阻连接。
在上述方法中，还包括：在使所述探针卡和所述半导体晶圆接触后，评价所述探测点和所述对准焊盘的连接性；以及当从所述连接性的评价中确定所述探测点没有与所述对准焊盘连接时：修改所述对准因子；从所述半导体晶圆分离所述探针卡；以及然后使用经过修改的对准因子使所述探针卡和所述半导体晶圆接触，其中，所述连接性的评价包括检测所述对准焊盘的可识别的电特征，其中，所述电特征是所述对准焊盘和设置在所述半导体晶圆上的另一对准焊盘之间的低电阻连接，其中，所述低电阻连接具有小于20Ω的电阻。
在上述方法中，其中，所述半导体晶圆是第一半导体晶圆并且所述对准焊盘是第一对准焊盘，所述方法还包括：确定影响在第二半导体晶圆上设置的第二对准焊盘的位置的第二半导体晶圆特征；基于所述第二半导体晶圆特征、所述探针卡特征和更新的长期基准因子确定用于定位所述探测点和所述第二对准焊盘的第二对准因子；使所述探针卡和所述第二半导体晶圆在由所述第二对准因子确定的方向上接触；然后使用接触的探针卡实施所述第二半导体晶圆的电测试；以及基于所述第二对准因子更新所述长期基准因子。
在上述方法中，其中，所述对准因子的确定包括多元回归模型分析、多元方差分析和偏最小二乘回归分析中的至少一种。
在上述方法中，其中，在使所述探针卡和所述半导体晶圆接触中使用的方向是第一方向，所述第一方向被确定以对准所述对准焊盘和所述探测点，所述方法还包括：在所述第一方向上接触后，从所述半导体晶圆去除所述探针卡；以及然后使所述探针卡和所述半导体晶圆在由所述对准因子确定的第二方向上接触，所述第二方向被确定以对准所述探测点和设置在所述半导体晶圆上的测试焊盘；其中使用在所述第二方向上接触的探针卡实施电测试。
根据本发明的又一方面，还提供了一种晶圆，包括：衬底；一个或多个管芯，设置在所述衬底上；保留区，设置在所述衬底上并位于所述一个或多个管芯的外面；以及对准结构，设置在所述衬底上并且包括一个或多个对准焊盘，所述对准结构被配置以将所述晶圆对准至探针。
在上述晶圆中，其中，所述一个或多个对准焊盘中的每一个都具有可识别的电特征。
在上述晶圆中，其中，所述一个或多个对准焊盘中的每一个都具有可识别的电特征，其中，所述可识别的电特征是与所述一个或多个对准焊盘中的另一个的低电阻电连接。
在上述晶圆中，其中，所述对准焊盘布置在所述衬底上以形成多轴对准结构。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。
图1是根据本发明的各方面的半导体晶圆的简化俯视图；
图2是根据本发明的各方面的半导体晶圆的区域的简化俯视图；
图3是根据本发明的各方面的位于半导体晶圆的区域内的对准结构的简化俯视图；
图4是根据本发明的各方面的晶圆级测试***的示意图；
图5a和图5b是根据本发明的各方面实施晶圆级器件测试的方法的流程图；
图6是根据本发明的各方面评价探针卡和晶圆的对准的方法的流程图。
具体实施方式
本发明大体上涉及晶圆测试***和工序，更具体而言，涉及对准探针接触件和晶圆接触件的***和方法。
为了实施本发明的不同部件，以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。例如，在下面的描述中第一部件形成在第二部件上方或者上可以包括其中第一和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一和第二部件之间形成额外的部件使得第一和第二部件不直接接触的实施例。此外，在各种实例中本发明可能重复参考编号和/或字母。这种重复是为了简明和清楚的目的，且他本身并不表示所讨论的各种实施例和/或配置之间的关系。
图1是根据本发明的各方面的半导体晶圆100的简化俯视图。半导体晶圆100包括衬底102，该衬底可以包括诸如硅或锗的元素半导体和/或诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓和磷化铟的化合物半导体。其他示例性的衬底102包括合金半导体，诸如碳化硅锗、磷化砷镓和磷化镓铟。衬底102可以具有在其内限定的一层或多层。在一些实施例中，衬底层包括外延层。在一个这种实施例中，衬底包括覆盖在块状半导体上面的外延层。其他层状的衬底包括绝缘体上半导体(SOI)衬底。在一个这种SOI衬底中，衬底102包括通过诸如氧注入分离(SIMOX)的工艺形成的埋氧(BOX)层。
衬底102可以包括通过诸如离子注入和/或扩散的工艺注入的各种p型掺杂区和/或n型掺杂区。位于衬底102内的这些掺杂区可以提供各种功能器件或部件，如金属氧化物半导体(MOS)晶体管、图像传感器和它们的组合。衬底102可以包括诸如浅沟槽隔离(STI)部件的横向隔离部件，被设置以分隔通过包括如光刻图案化、蚀刻和介电材料沉积的工艺在衬底102上形成的各种器件。在实施例中，衬底102的区域包括组合在一起以形成互连件多个图案化的介电层和图案化的导电层，互连件被配置连接各种p型和n型掺杂区和其他的功能器件。在实施例中，衬底102包括多层互连(MLI)结构，其中层间电介质(ILD)设置在MLI结构中。
半导体晶圆100包括一个或多个管芯104。每一个管芯104包括集成电路(IC)，该集成电路(IC)具有各种被配置和互连以形成电路或器件的电子部件106。在各种实施例中，集成电路包括场效应晶体管(FET)、双极结型晶体管(BJT)、发光二极管(LED)、图像传感器、存储器件、大功率晶体管和/或高频器件，如蓝牙器件或3G通讯器件。其他的实施例包括其他的集成电路器件。晶圆100还包括位于管芯104之间和周围的保留区108(为清楚起见在此放大)。在实施例中，保留区108包括划线和从晶圆100分离管芯104时使用的区域。
图2是根据本发明的各个方面的半导体晶圆100的区域的简化俯视图。图2示出管芯104和保留区108的边界。包括管芯104和保留区108的晶圆100包括若干测试焊盘202。在一些实施例中，测试焊盘202位于管芯104区域内。在一些实施例中，测试焊盘202位于保留区108内。在一个这种实施例中，测试焊盘202位于保留区108内的划线110内。在另外的实施例中，晶圆包括位于管芯104区域内和保留区108内的测试焊盘202。
可以将测试焊盘202连接至功能电路，如位于管芯104内的集成电路。在这种实施例中，晶圆测试***可以评价功能电路的功能和性能而管芯104仍是晶圆100的一部分。晶圆还可包括电连接至测试焊盘202的测试结构204或测试键。在各种实施例中，测试结构204位于管芯104内和/或保留区108内。测试结构204包括若干个诸如晶体管、电阻器、电容器、存储单元、布线图案、环形振荡器和/或与生产性能相关的其他器件的器件。由于制造中的变化，电路元件的性能属性可能在晶圆间显著变化而且甚至可能在整个单个晶圆中变化。然而，隔离和分析位于功能电路内的单个器件可能是困难的，测试结构204提供一种机制以用简单直接的方式测试诸如电阻、电容、参考电压、工作频率和延迟的这些属性。
图3是根据本发明的各方面位于半导体晶圆100的区域内的对准结构300的简化俯视图。图3示出管芯104和保留区108的边界。在一些实施例中，晶圆100包括帮助测试探针对准的对准结构300。对准结构300包括具有明显电特征的一个或多个对准焊盘302，该电特征允许诸如晶圆测试***的***确定何时与焊盘302接触。例如，可以通过导电迹线304连接对准焊盘302以在焊盘302之间形成短路(低电阻路径)。在其他的实例中，可通过电容、电阻、连接性(如与可识别的器件或结构的电连接性)和/或其他可测量的电参数识别对准焊盘302。在示例性实施例中，沿着两个垂直轴布置对准焊盘302从而促进多维对准。其他的实施例可以包括单轴配置。
对准焊盘302可以充当测试焊盘202。然而，在一些实施例中，尤其在但不限于其中识别特征可能干扰其他测试的实施例中，晶圆100还包括与对准焊盘302不同的测试焊盘202。在一些这种实施例中，布置对准焊盘302从而帮助测试设备与测试焊盘202对准。例如，在实施例中，适当地对准测试探针与对准焊盘302将使位于相同探测器件上的另一测试探针与测试焊盘202对准。作为更多的实例，在一些实施例中，对准焊盘302平行或正交于测试焊盘202，和/或提供用于确定测试焊盘202的位置的参考位置。
图4是根据本发明的各方面的晶圆级测试***400的示意图。晶圆测试***400包括探针卡402和被设计用于可释放地固定晶圆100的晶圆卡盘404。在各种实施例中，卡盘404或探针卡402或两者都连接至铰接式底座406(测试头)从而使得探针卡402可与晶圆100对准。在一些实施例中，晶圆测试***400包括位于铰接式底座406和探针卡402之间的探针接口板(PIB，未示出)。该PIB电连接测试***400和探针卡402。
探针卡402包括被设计用于接触晶圆100的测试焊盘202的一个或多个探测点408。探测点408的示例性材料包括钨、钨/铼合金、铍、铜、钯和/或它们的组合。在实施例中，探测点408具有方便接触测试焊盘202的锥形接头。在一些实施例中，探针卡402是一次性的探针卡。一次性探针卡402接触位于晶圆100上的足够的测试焊盘202以允许晶圆测试***在不重新安置探针卡402的情况下评价晶圆100和其内的器件。在可选的实施例中，探针卡402是步阶式探针卡402。在这种配置中，探针卡402接触位于晶圆上的测试焊盘202的子集。在各种实施例中，该子集连接单个管芯104，多管芯组(如2、4、6、8或16管芯组)和/或一个或多个测试结构204。一旦探针卡402被用于测试晶圆100的第一区域，去除探针卡402并重新安置到第二区域以实施其他测试。
测试***400也可以包括用于提供测试信号的信号发生器410和用于从晶圆100收集测试结果的数据记录器412。在一些实施例中，测试***还包括控制***414以控制测试过程、协调测试***400和探针卡402中的测试事件、分析测试结果以及评价晶圆100。
图5a和图5b是根据本发明的各方面实施晶圆级器件测试的方法500的流程图。方法500适合于晶圆级测试如可以通过图4的***实施。应该理解，可在方法500的步骤之前、之中和之后提供额外的步骤，可在该方法的其他实施例中替换或删除所描述的一些步骤。框502中，接收包括一个或多个对准焊盘302的晶圆100并将其装入晶圆测试***中。框504中，另外接收探针卡402并将其装入晶圆测试***中。框506中，接收历史偏差校正。历史偏差校正可能是基于使用目前的晶圆、卡和***以及其他相似的晶圆、卡和***的现有晶圆级测试的一组现有偏差值。框508中，为组合探针卡402和晶圆100确定对准因子。对准因子可被表示为对应于晶圆100和探针卡402的一个或多个相对方位的坐标(X，Y，θ)。在为一次性探针卡402配置的实施例中，对准因子包括被确定以使得探针卡402与对准焊盘302接触的单坐标集。在利用步阶式探针卡402的实施例中，对准因子包括多个坐标集，每一个坐标集对应于一组对准焊盘302并被确定以使得探针卡402与对准焊盘302的特定组接触。
在各种实施例中，对准因子反映包括历史偏差校正的若干测试环境特征，以及设计特征、晶圆100的特征、探针卡402的特征和/或测试***400的特征。就设计来说，设计是用于生产晶圆的模型并且包括部件的理想位置，该部件包括位于晶圆100上的对准焊盘302。在实施例中，对准因子取决于设计内对准焊盘302的位置。就晶圆的特征来说，对准因子可以模拟多种属性。这些包括表面不规则。例如，晶圆100的背部和/或圆周表面的轮廓可能影响晶圆100在卡盘404内的适配。在实施例中，对准因子解释对对准焊盘位置带来的影响。作为另一实例，对准因子可以解释晶圆100的顶面或有源面的轮廓不规则，其影响对准焊盘位置。这些不规则可能归因于工艺偏差，包括晶圆成形和设计中的偏差、层对准和层形成中的偏差，以及其他工艺偏差。在实施例中，对准因子还解释晶圆翘曲。翘曲是可以显著影响对准焊盘302的位置的特定类型的变形。通过内力和外力共同作用于晶圆可以引起晶圆翘曲。在一些应用中，随着晶圆100的尺寸增大，晶圆翘曲变得更加显著。这可能部分是因为内力和外力的相关增加，以及部分是因为应变(由力产生的变形)正比于受力物体的大小。在更多的实施例中，对准因子将解释其他的晶圆特征。正如所提到的晶圆特征的多个实例，本领域技术人员将认识到，在各种实施例中，调节因子将模拟任何一个或多个特征，并且没有特定的特征是任何一个实施例所必需的。
对准因子还可以模拟探针卡402的特征。正如所设计的，对准因子可以包括所设计的位于探针卡402上的探测点408的位置。与晶圆100相似，由于测试***400内探针卡402的适配，由于工艺变化，和/或由于内部和外部的变形力，探测点408可能偏差。此外，非平面的晶圆表面可能扭曲探针卡402从而影响探测点408的位置进而影响对准。在一些实施例中，对准因子解释探针卡402的这些和其他方面。没有特定的方面是任何单独实施例所必需的。
就测试环境来说，对准因子还可以模拟不被晶圆的100或探针卡402的设计或特征解释的对准因子。在实施例中，测试***或测试环境的这些属性包括在对准因子中被模拟的变化因子ε。
在一些实施例中，确定对准因子包括基于历史的和当前的对准数据进行回归分析。在一个这种实施例中，回归分析是多元回归模型的形式。在一个示例性实施例中，其中晶圆100具有对应于探针卡402和晶圆100的n个不同的步阶式测试安排的n个测试方向，对准因子可被确定为以下：
其中AF是对准因子，E是对准焊盘302和探测点408之间的偏差，以及Q是对偏差的探针灵敏度。Q，即探针灵敏度，是晶圆测试***400的属性而且在各种实施例中在0.9至1.2的范围内。偏差E，可以被模拟为：
E＝η(Y-YLT)
其中η是学习比(在一些实施例中，在0.5至1.5的范围内并且在成熟的技术中可以接近1.0)，Y是估算的偏差，以及YLT是基于对偏差长期分析的偏差校正因子。在本实施例中，通过利用多元回归模型确定Y和YLT，如下：
参考Y的回归模型：Y1至Yn是探针卡402和晶圆100的n个测试安排的每一个的偏差。因子x1(1)至x1(n)是每一个测试安排中探针卡402和晶圆100的理想偏差。因子x2(1)至x2(n)是晶圆100与理想之间的偏差。因子x3(1)至x3(n)表示探针卡402与理想之间的偏差。因子a1至a3是回归系数。因子ε1至εn是不确定和变化因子。对YLT的回归模型是相似的。因子Y1LT至YnLT是探针卡402和晶圆100的n个测试安排中每一个的偏差校正因子的历史值。因子x1(1)LT至x1(n)LT是每一个测试安排的长期***偏差校正因子。因子x2(1)LT至x2(n)LT是基于晶圆100的长期偏差校正因子。因子x3(1)LT至x3(n)LT是用于探针卡的长期偏差校正因子。因子a1至a3是回归系数。因子ε1至εn是不确定和变化因子。
其他的实施例利用其他形式的回归分析以确定对准因子。在实施例中，通过运用多元方差分析(MANOVA)程序确定对准因子。在实施例中，通过偏最小二乘回归(PLS)确定对准因子。
参考图5a和图5b的框510，对准因子用于对准探针卡402和晶圆100。框512中，使探针卡402接触晶圆100。框514中，通过评价探针卡402和晶圆100之间的连接的电性能核实对准。如果连接性是不符合要求的，框516中，则从晶圆100中提起探针卡402。框518中，更新对准因子并将方法返回框510。如果框514中探针卡402和晶圆100适当地对准，则方法继续进行到框520，其中确定目前连接的对准焊盘302是否是测试焊盘202。在实施例中，对准焊盘302不是测试焊盘202，因此对准焊盘302不适于核实和性能测试。在另一实施例中，对准焊盘302也是测试焊盘202。如果对准焊盘302不能用于测试，方法继续进行到框522，其中利用对准因子在测试方向上对准探针卡402和晶圆100。框524中，使探针卡402接触晶圆100。框526中，实施诸如电参数测试的晶圆级测试。如果能利用对准焊盘302测试，方法从框520继续进行到框526，其中实施晶圆级测试。框528中，基于对准因子更新历史偏差校正。
框530中，接收包括多个对准焊盘302的第二晶圆并将其装入晶圆测试***400中。框532中，基于长期对准因子为探针卡402和第二晶圆的组合确定用于第二晶圆的对准因子。在实施例中，基于探针卡402与以前的晶圆的在先对准更新框532中使用的长期对准因子。这可以导致更加准确的初始对准并且可以减少所需的重新对准步骤的数目。而且，该工艺可以提高准确性，减少对晶圆或探针卡402的损坏风险，并减少测试时间。第二晶圆的对准、评价和电测试工艺以与先前的晶圆的这些工艺基本上相似的方式进行。例如，框534中，对准因子用于对准探针卡402和第二晶圆100。框536中，使探针卡402接触第二晶圆100。框538中，在第二晶圆100上实施晶圆级测试。
图6是根据本发明的各方面评价探针卡402和晶圆100的对准的方法600的流程图。例如，方法600适合于实施方法500的框508至框518中所描述的步骤。应该理解，可在方法600的步骤之前、之中和之后提供额外的步骤，可在该方法的其他实施例中替代或删除所描述的一些步骤。
框602中，具有探测点408的探针卡402相对于晶圆100定向。通过对准因子确定探针卡402和晶圆100的方向。在实施例中，通过回归分析(如以上公开的回归分析)确定对准因子。在一些实施例中，晶圆100包括具有可识别的电特征的对准焊盘302。在一个这种实施例中，通过导电迹线304连接对准焊盘302。因此，可识别的电特征是对准焊盘302之间的低电阻。在其他的实例中，可通过电容、电阻、连接性(如与可识别的器件或结构的电连接性)和/或其他可测量的电参数识别对准焊盘302。
框604中，使探针卡402接触晶圆100。框606中，与探针卡402电连接的晶圆测试***测试可识别的电特征以确定探测点408是否接触对准焊盘302。在实施例中，晶圆测试***400测量一对探测点408之间的电阻。如果测量的电阻超过阀值，例如20Ω，晶圆测试***400报告该对探测点408中的至少一个不接触对准焊盘302。
如果框606中的对准测试不指示适当的对准，则方法600继续进行到其中调节对准因子的框608。然后该方法600继续进行到框602，其中探针卡和晶圆重新定向，这次使用调节过的对准因子。相反，如果框606的对准测试指示探针卡402和晶圆100恰当地对准，方法600继续进行到框610，其中使用对准因子实施另外的电测试。
因此，本发明提供一种用于对准探测器件和晶圆测试焊盘的***和方法。在一个实施例中，该方法包括：在晶圆测试***接收包括多个对准焊盘的晶圆；在晶圆测试***接收包括多个探测点的探针卡；接收历史偏差校正；基于历史偏差校正确定探针卡相对于晶圆的方位值；使用方位值对准探针卡至晶圆，其中对准是试图使多个探测点中的第一探测点与多个对准焊盘的第一对准焊盘接触。该方法还可以包括评价第一探测点和第一对准焊盘的连接性；以及当确定第一探测点和第一对准焊盘连接时，利用对准的探针卡实施晶圆的电测试，以及基于方位值更新历史偏差校正。
在另外的实施例中，该方法包括：确定影响设置在半导体晶圆上的对准焊盘的位置的半导体晶圆特征；确定影响设置在探针卡上的探测点的位置的探针卡特征；接收用于对准对准焊盘和探测点的长期基准因子；基于半导体晶圆的特征、探针卡的特征和长期基准因子确定用于定位探测点和对准焊盘的对准因子；使探针卡和半导体晶圆在通过对准因子确定的方向上接触；然后使用接触的探针卡实施半导体晶圆的电测试；以及基于对准因子更新长期基准因子。
在另一实施例中，该晶圆包括：衬底；设置在衬底上的一个或多个管芯；设置在衬底上并位于一个或多个管芯外面的保留区；设置在衬底上并包括一个或多个对准焊盘的对准结构，该对准结构被配置以在晶圆测试***内对准晶圆至探针。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的构思和范围，并且在不背离本发明的构思和范围的情况下，可以进行多种变化、替换以及更改。

Claims (15)

1.一种测试探针对准控制的方法，包括：
在晶圆测试***接收包括多个对准焊盘的晶圆；
在所述晶圆测试***接收包括多个探测点的探针卡；
接收历史偏差校正；
基于所述历史偏差校正确定所述探针卡相对于所述晶圆的方位值；以及
其特征在于，使用所述方位值将所述探针卡对准至所述晶圆，其中所述对准是试图使所述多个探测点中的第一探测点与所述多个对准焊盘中的第一对准焊盘接触，
其中，基于所述晶圆、与所述晶圆相关的设计、所述探针卡和所述晶圆测试***中的至少一个的特征进一步确定所述方位值，
其中，所述晶圆的特征至少包括表面不规则、顶面或有源面的轮廓不规则和晶圆翘曲中的一种，所述探针卡的特征至少包括所述探测点的偏差。
2.根据权利要求1所述的方法，其中，所述方位值的确定包括多元回归模型分析、多元方差分析和偏最小二乘回归分析中的至少一种。
3.根据权利要求1所述的方法，还包括：
评价所述第一探测点和所述第一对准焊盘的连接性；以及
当确定所述第一探测点和所述第一对准焊盘连接时：
利用对准的所述探针卡实施所述晶圆的电测试；以及
基于所述方位值更新所述历史偏差校正。
4.根据权利要求3所述的方法，其中，所述晶圆是第一晶圆并且所述多个对准焊盘是多个第一对准焊盘，所述方法还包括：
在所述晶圆测试***接收包括多个第二对准焊盘的第二晶圆；
基于更新的历史偏差校正确定所述探针卡相对于所述第二晶圆的第二方位值；
使用所述第二方位值对准所述探针卡至所述第二晶圆，其中所述对准是试图使所述第一探测点与所述多个第二对准焊盘的第二对准焊盘接触；以及
利用对准的探针卡实施所述第二晶圆的电测试。
5.根据权利要求3所述的方法，其中，所述连接性的评价包括检测所述第一对准焊盘的可识别的电特征。
6.根据权利要求5所述的方法，其中，所述电特征是所述第一对准焊盘和所述多个对准焊盘的第二对准焊盘之间的低电阻连接。
7.根据权利要求6所述的方法，其中，所述低电阻连接具有小于20Ω的电阻。
8.一种测试探针对准控制的方法，其特征在于包括：
确定影响在半导体晶圆上设置的对准焊盘的位置的半导体晶圆特征；
确定影响在探针卡上设置的探测点的位置的探针卡特征；
接收用于对准所述对准焊盘和所述探测点的长期基准因子；
基于所述半导体晶圆特征、所述探针卡特征和所述长期基准因子确定用于定位所述探测点和所述对准焊盘的对准因子；
使所述探针卡和所述半导体晶圆在由所述对准因子确定的方向上接触；
然后使用接触的所述探针卡实施所述半导体晶圆的电测试；以及
基于所述对准因子更新所述长期基准因子。
9.根据权利要求8所述的方法，还包括：
在使所述探针卡和所述半导体晶圆接触后，评价所述探测点和所述对准焊盘的连接性；以及
当从所述连接性的评价中确定所述探测点没有与所述对准焊盘连接时：
修改所述对准因子；
从所述半导体晶圆分离所述探针卡；以及
然后使用经过修改的对准因子使所述探针卡和所述半导体晶圆接触。
10.根据权利要求9所述的方法，其中，所述连接性的评价包括检测所述对准焊盘的可识别的电特征。
11.根据权利要求10所述的方法，其中，所述电特征是所述对准焊盘和设置在所述半导体晶圆上的另一对准焊盘之间的低电阻连接。
12.根据权利要求11所述的方法，其中，所述低电阻连接具有小于20Ω的电阻。
13.根据权利要求8所述的方法，其中，所述半导体晶圆是第一半导体晶圆并且所述对准焊盘是第一对准焊盘，所述方法还包括：
确定影响在第二半导体晶圆上设置的第二对准焊盘的位置的第二半导体晶圆特征；
基于所述第二半导体晶圆特征、所述探针卡特征和更新的长期基准因子确定用于定位所述探测点和所述第二对准焊盘的第二对准因子；
使所述探针卡和所述第二半导体晶圆在由所述第二对准因子确定的方向上接触；
然后使用接触的探针卡实施所述第二半导体晶圆的电测试；以及
基于所述第二对准因子更新所述长期基准因子。
14.根据权利要求8所述的方法，其中，所述对准因子的确定包括多元回归模型分析、多元方差分析和偏最小二乘回归分析中的至少一种。
15.根据权利要求8所述的方法，其中，在使所述探针卡和所述半导体晶圆接触中使用的方向是第一方向，所述第一方向被确定以对准所述对准焊盘和所述探测点，
所述方法还包括：
在所述第一方向上接触后，从所述半导体晶圆去除所述探针卡；以及
然后使所述探针卡和所述半导体晶圆在由所述对准因子确定的第二方向上接触，所述第二方向被确定以对准所述探测点和设置在所述半导体晶圆上的测试焊盘；
其中使用在所述第二方向上接触的探针卡实施电测试。
CN201210359849.9A 2012-06-13 2012-09-24 测试探针对准控制的方法 Active CN103489807B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/495,421 2012-06-13
US13/495,421 US9000798B2 (en) 2012-06-13 2012-06-13 Method of test probe alignment control

Publications (2)

Publication Number Publication Date
CN103489807A CN103489807A (zh) 2014-01-01
CN103489807B true CN103489807B (zh) 2017-10-27

Family

ID=49755311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210359849.9A Active CN103489807B (zh) 2012-06-13 2012-09-24 测试探针对准控制的方法

Country Status (4)

Country Link
US (2) US9000798B2 (zh)
KR (1) KR101352746B1 (zh)
CN (1) CN103489807B (zh)
TW (1) TWI491884B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132856A1 (ja) * 2013-02-27 2014-09-04 株式会社東京精密 プローブ装置のアライメント支援装置及びアライメント支援方法
US10643911B2 (en) * 2014-01-27 2020-05-05 United Microelectric Corp. Scribe line structure
KR102179035B1 (ko) * 2014-03-07 2020-11-16 삼성전자주식회사 반도체 장치
US10825352B2 (en) 2014-06-04 2020-11-03 Square Panda Inc. Letter manipulative identification board
US10607502B2 (en) 2014-06-04 2020-03-31 Square Panda Inc. Phonics exploration toy
KR102317023B1 (ko) 2014-08-14 2021-10-26 삼성전자주식회사 반도체 장치, 그의 제조 방법, 및 그의 제조 설비
CN105527596B (zh) * 2015-10-14 2018-10-16 上海华力微电子有限公司 一种晶圆验收测试机台加压校准方法
US9679822B1 (en) 2016-02-22 2017-06-13 Alpha And Omega Semiconductor Incorporated Method for monitoring epitaxial growth geometry shift
TWI579396B (zh) * 2016-03-18 2017-04-21 萬國半導體股份有限公司 監控外延層幾何形狀發生漂移的方法
JP6877025B2 (ja) * 2016-03-23 2021-05-26 ヤマハファインテック株式会社 回路基板の検査方法、検査装置、及びプログラム
US10324112B2 (en) * 2016-08-11 2019-06-18 Intel Corporation Package testing system and method with contact alignment
CN106783804B (zh) * 2016-12-21 2019-07-26 武汉新芯集成电路制造有限公司 测试结构及利用该测试结构监测探针针痕偏移的方法
CN108663380A (zh) * 2017-03-29 2018-10-16 吉而特科技有限公司 探针卡检测方法及***
US10527649B2 (en) 2017-07-14 2020-01-07 International Business Machines Corporation Probe card alignment
US10345136B2 (en) * 2017-07-14 2019-07-09 International Business Machines Corporation Adjustable load transmitter
CN108828425A (zh) * 2018-07-16 2018-11-16 苏州肯美特设备集成有限公司 一种半导体测试装置
CN111223786B (zh) * 2018-11-27 2023-10-27 东京毅力科创株式会社 检查装置***
JP7398930B2 (ja) * 2018-11-27 2023-12-15 東京エレクトロン株式会社 検査装置システム
EP3800477A1 (en) * 2019-10-04 2021-04-07 Afore Oy Testing device and method for electrically testing an integrated circuit
CN110907799B (zh) * 2019-11-05 2022-02-01 长江存储科技有限责任公司 探针卡及晶圆测试装置和晶圆测试方法
KR20210087723A (ko) * 2020-01-03 2021-07-13 에스케이하이닉스 주식회사 프로브 카드 및 프로브 카드를 구비한 테스트 장치
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
CN112927948A (zh) * 2021-01-22 2021-06-08 上海华虹宏力半导体制造有限公司 电阻仪探针位置的校正方法及方块电阻的测量方法
JP2022186039A (ja) * 2021-06-04 2022-12-15 株式会社東京精密 プローバ制御装置、プローバ制御方法、及びプローバ
CN114034895B (zh) * 2021-11-22 2023-02-28 普铄电子(上海)有限公司 一种用于晶圆测试的高频探针卡
CN115902327B (zh) * 2023-02-23 2023-05-26 长春光华微电子设备工程中心有限公司 一种探针台定位补偿的标定方法和探针台
CN116500426B (zh) * 2023-06-28 2023-09-05 东莞市兆恒机械有限公司 一种半导体检测设备高温测试标定的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101568844A (zh) * 2006-12-26 2009-10-28 东京毅力科创株式会社 探测检查装置、位置偏移修正方法、信息处理装置、信息处理方法及程序
TW201043980A (en) * 2009-06-01 2010-12-16 Hon Hai Prec Ind Co Ltd System and method for testing a printed circuit board

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937618A (en) * 1984-10-18 1990-06-26 Canon Kabushiki Kaisha Alignment and exposure apparatus and method for manufacture of integrated circuits
US5212497A (en) * 1991-06-17 1993-05-18 Tektronix, Inc. Array jet velocity normalization
US6313649B2 (en) * 1992-06-11 2001-11-06 Cascade Microtech, Inc. Wafer probe station having environment control enclosure
US5644245A (en) * 1993-11-24 1997-07-01 Tokyo Electron Limited Probe apparatus for inspecting electrical characteristics of a microelectronic element
GB2292637B (en) * 1994-08-24 1998-07-22 Nec Corp Semiconductor device
JP3149400B2 (ja) * 1998-10-07 2001-03-26 国際電気アルファ株式会社 半導体ウェーハ抵抗率測定器
US6759853B2 (en) * 1999-12-15 2004-07-06 Brian D. Butler Automated domain reflectometry testing system
KR20010057335A (ko) * 1999-12-22 2001-07-04 박종섭 테스트 패턴
US20030102878A1 (en) * 2001-10-24 2003-06-05 Montoya Thomas T. Bore probe card and method of testing
US7253436B2 (en) * 2003-07-25 2007-08-07 Matsushita Electric Industrial Co., Ltd. Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device
JP2006038599A (ja) * 2004-07-26 2006-02-09 Nec Electronics Corp 接触抵抗測定方法，接触抵抗測定装置，及び半導体ウェハー
US20060129955A1 (en) * 2004-12-10 2006-06-15 Jacobsen Chris R Printed circuit board development cycle using probe location automation and bead probe technology
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
JP2006237378A (ja) * 2005-02-25 2006-09-07 Elpida Memory Inc ウェハプローバおよびウェハ検査方法
CN101346635A (zh) * 2005-12-27 2009-01-14 株式会社爱德万测试 Tcp处理装置以及tcp处理装置中的连接端子的对位方法
JP2007214392A (ja) * 2006-02-10 2007-08-23 Matsushita Electric Ind Co Ltd 半導体ウエハおよびウエハプローブ方法
JP2008071199A (ja) 2006-09-14 2008-03-27 Oki Electric Ind Co Ltd 取引システム、管理情報処理装置、操作情報処理装置、および処理方法
JP2008071999A (ja) * 2006-09-15 2008-03-27 Ricoh Co Ltd 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
TWI334067B (en) * 2007-03-14 2010-12-01 Hon Tech Inc Device and method for electronically automatic alignment relative to origin
WO2008144437A1 (en) * 2007-05-15 2008-11-27 Seubert Ronald C Wafer probe test and inspection system
US8159243B2 (en) * 2008-11-13 2012-04-17 Dcg Systems, Inc. Probe tip to device pad alignment in obscured view probing applications
JP5370370B2 (ja) * 2008-12-26 2013-12-18 富士通セミコンダクター株式会社 プローバ、試験装置、及び半導体チップの検査方法
JP2010245508A (ja) * 2009-03-16 2010-10-28 Micronics Japan Co Ltd ウェハアライメント装置及びウェハアライメント方法
JP5236556B2 (ja) * 2009-03-31 2013-07-17 株式会社日本マイクロニクス アライメント機能を有する半導体検査装置とアライメント方法
KR101742506B1 (ko) * 2010-08-05 2017-06-02 주식회사 탑 엔지니어링 어레이 테스트장치 및 어레이 테스트방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101568844A (zh) * 2006-12-26 2009-10-28 东京毅力科创株式会社 探测检查装置、位置偏移修正方法、信息处理装置、信息处理方法及程序
TW201043980A (en) * 2009-06-01 2010-12-16 Hon Hai Prec Ind Co Ltd System and method for testing a printed circuit board

Also Published As

Publication number Publication date
TWI491884B (zh) 2015-07-11
US20150192616A1 (en) 2015-07-09
TW201350860A (zh) 2013-12-16
US9000798B2 (en) 2015-04-07
KR20130139726A (ko) 2013-12-23
KR101352746B1 (ko) 2014-01-16
US20130335109A1 (en) 2013-12-19
US10161965B2 (en) 2018-12-25
CN103489807A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
CN103489807B (zh) 测试探针对准控制的方法
US7934429B2 (en) Stress-distribution detecting semiconductor package group and detection method of stress distribution in semiconductor package using the same
CN207925459U (zh) 电子装置
US7355201B2 (en) Test structure for measuring electrical and dimensional characteristics
CN104425302B (zh) 半导体器件的缺陷检测方法和装置
ITTO20100109A1 (it) Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias)
CN103852702B (zh) 确定半导体鳍中的载流子浓度的方法
US20060220012A1 (en) Test key having a chain circuit and a kelvin structure
JP2004006857A (ja) 集積回路チップ及びそれの製造方法
CN110783214B (zh) 晶片级测试方法及其测试结构
CN104237577B (zh) 晶圆测试的方法和装置
JP2005268611A (ja) 半導体装置の製造方法
US20140002121A1 (en) System and method for electronic testing of partially processed devices
CN104035015B (zh) 用于测试器件的方法和测量装置
CN1914514B (zh) 用于测试集成电路设计对闭锁的敏感度的方法和模块
JP2016151573A (ja) 半導体装置の製造方法およびプローブカード
CN106960802B (zh) 一种半导体静态电流的测试器件及测试方法
US10161997B2 (en) Arrangement for testing integrated circuits
CN103887194A (zh) 并行测试器件
CN105097599B (zh) 一种漏电流的测试版图、检测结构及其检测方法
JPH0531307B2 (zh)
KR100607766B1 (ko) 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법
TWI735915B (zh) 與面向受測裝置側之光源整合的晶圓探針卡及製造方法
KR100698075B1 (ko) 반도체 소자의 테스트 패턴 및 패턴 쉬프트 측정방법
Kasbari et al. Embedded Mechanical Stress Sensors for Advanced Process Control

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant