JP6092752B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP6092752B2 JP6092752B2 JP2013225186A JP2013225186A JP6092752B2 JP 6092752 B2 JP6092752 B2 JP 6092752B2 JP 2013225186 A JP2013225186 A JP 2013225186A JP 2013225186 A JP2013225186 A JP 2013225186A JP 6092752 B2 JP6092752 B2 JP 6092752B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- conductor
- solder resist
- resist layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 84
- 239000004020 conductor Substances 0.000 claims description 70
- 229910000679 solder Inorganic materials 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 31
- 238000007747 plating Methods 0.000 description 36
- 229920005989 resin Polymers 0.000 description 33
- 239000011347 resin Substances 0.000 description 33
- 239000002184 metal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 238000000034 method Methods 0.000 description 13
- 239000010953 base metal Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000009941 weaving Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
本発明は配線基板に関し、より詳細には、例えば半導体素子をフリップチップ接続により搭載するのに好適な配線基板に関する。
従来から、半導体集積回路素子等の半導体素子として、いわゆるエリアアレイ型の半導体素子がある。エリアアレイ型の半導体素子は、その下面の略全面に亘って多数の電極端子を格子状の並びに配設したものである。
エリアアレイ型の半導体素子を配線基板に搭載する方法として、フリップチップ接続が採用されている。フリップチップ接続に用いられる配線基板は、その上面に多数の半導体素子接続パッドを有している。半導体素子接続パッドは、半導体素子の電極端子に接続される端子であり、半導体素子の電極端子の配置に対応した並びに配設されている。フリップチップ接続では、配線基板上面の半導体素子接続パッドと半導体素子下面の電極端子とを互いに対向させ、これらの間を半田により電気的および機械的に接続する。さらに、搭載された半導体素子と配線基板との間には、アンダーフィルと呼ばれる封止樹脂が充填されて半導体素子が封止される。なお、近時は、配線基板の半導体素子接続パッド上に円柱状の導体柱を設け、この導体柱と半導体素子の電極端子とを半接続する方法も採用されている。
ここで、このような導体柱を備えた従来の配線基板について、図５を基に説明する。図５に示すように、従来の配線基板１００は、絶縁基板１０１上面に半導体素子Ｓが搭載される搭載部１０１Ａを有している。搭載部１０１Ａには、複数の半導体素子接続パッド１１０および導体柱１１２が配設されている。
絶縁基板１０１は、コア用の絶縁板１０２の上下面にビルドアップ用の複数の絶縁樹脂層１０３が積層されている。絶縁板１０２の上面から下面にかけては、複数のスルーホール１０７が形成されている。絶縁板１０２の上下面およびスルーホール１０７の内壁には、コア用の配線導体１０４が被着形成されている。各絶縁樹脂層１０３には、複数のビアホール１０９が形成されている。各絶縁樹脂層１０３の表面およびビアホール１０９内にはビルドアップ用の配線導体１０５が被着形成されている。配線導体１０５の一部は、絶縁基板１０１の上面において半導体素子接続パッド１１０を形成している。また、配線導体１０５の別の一部は、絶縁基板１０１の下面において外部接続パッド１１１を形成している。半導体素子接続パッド１１０上には導体柱１１２が形成されている。導体柱１１２は、円柱状の基部の上端に小径の突起部１１２ａを有している。さらに絶縁基板１０１の上下面には、ソルダーレジスト層１０６が被着されている。上面側のソルダーレジスト層１０６は半導体素子接続パッド１１０および導体柱１１２の基部を埋設するとともに突起部１１２ａを５〜２０μｍ突出させるように被着されている。下面側のソルダーレジスト層１０６は、外部接続パッド１１１を露出させる開口部１０６ａを有するように被着されている。
そして、図６（ａ）に示すように、半導体素子Ｓの電極端子Ｔと導体柱１１２の上端とを互いに対向させて接続した後、図６（ｂ）に示すように、半導体素子Ｓと上面側のソルダーレジスト層１０６との間にアンダーフィルＦを充填することにより半導体素子Ｓが配線基板１００上に実装される。
ここで、このような従来の配線基板１００における導体柱１１２の形成方法について図７を基にして説明する。
まず、図７（ａ）に示すように、半導体素子接続パッド１１０が形成された最上層の絶縁樹脂層１０３の上面にソルダーレジスト層１０６を被着する。ソルダーレジスト層１０６は、半導体素子接続パッド１１０の外周部を覆っているとともに、半導体素子接続パッド１１０の上面中央部を露出させる開口部１０６ａを有する。
次に、図７（ｂ）に示すように、ソルダーレジスト層１０６の表面および開口部１０６ａ内に露出する半導体素子接続パッド１１０の上面に下地金属層１２１を被着させる。
次に、図７（ｃ）に示すように、下地金属層１２１上にめっきマスク１２２を形成する。めっきマスク１２２は、ソルダーレジスト層１０６の開口部１０６ａ上に、開口部１０６ａよりも小さな径の開口部１２２ａを有する。
次に、図７（ｄ）に示すように、ソルダーレジスト１０６の開口部１０６ａ内に被着された下地金属層１２１上に、ソルダーレジスト層１０６の開口部１０６ａ内を充填するとともにソルダーレジスト層１０６の上面からめっきマスク１２２の開口部１２２ａ内に５〜２０μｍの高さで突出するめっき金属層１２３を被着させる。
次に、図７（ｅ）に示すように、めっきマスク１２２を剥離して除去する。
最後に、図７（ｆ）に示すように、ソルダーレジスト層１０６上の下地金属層１２１をエッチング除去する。これにより、基部がソルダーレジスト層１０６で覆われているとともに、上面の中央部にソルダーレジスト層１０６から５〜２０μｍ上方に突出する小径の突起部１１２ａを有する導体柱１１２が形成される。
しかしながら、この従来の配線基板１００によると、ソルダーレジスト層１０６から突出する小径の突起部１１２ａの高さは、僅かに５〜２０μｍであり、この突起部１１２ａ上に半導体素子Ｓの電極端子Ｔを接続した場合、半導体素子Ｓと上面側のソルダーレジスト層１０６との間に例えば３５μｍ以上の大きな隙間を形成することが困難であった。その結果、半導体素子Ｓとソルダーレジスト層１０６との間にアンダーフィルＦを充填する際にその充填が困難であった。また、アンダーフィルＦの充填性を向上させるために、アンダーフィルＦの充填時の粘度を低いものとしたり、充填圧力を高いものにしたりすると、アンダーフィルＦが半導体素子Ｓの周囲のソルダーレジスト層１０６上に過剰にはみ出してしまいやすいという問題があった。
なお、従来の配線基板１００の製造方法において、突起部１１２ａの高さを例えば３５μｍ以上の高いものとするためには、めっきマスク１２２の厚みをその分だけ厚くする必要がある。めっきマスク１２２に厚みを厚くした場合、ソルダーレジスト層１０６の開口部１０６ａ内にめっき金属層１２３を被着させる際に、めっきマスク１２２の開口部１２２ａを通して開口部１０６ａ内に入り込むめっき液の環流が悪くなり、導体柱１１２を良好に形成できなくなってしまう。
本発明の課題は、ソルダーレジスト層から突出する導体柱の高さを高いものとして、半導体素子とソルダーレジスト層との間へのアンダーフィルの充填が容易であるとともに、半導体素子の周囲のソルダーレジスト層上にアンダーフィルが過剰にはみ出すことのない配線基板を提供することにある。
本発明の配線基板は、上面に半導体素子が搭載される搭載部を有する絶縁基板と、前記搭載部に形成された半導体素子接続パッドと、該半導体素子接続パッド上に形成された高さが３５μｍを超える円柱状の導体柱と、前記絶縁基板上に被着されており、前記搭載部およびその近傍において、前記半導体素子接続パッドおよび前記導体柱の下端部を埋設し且つ前記導体柱の上端部を３５μｍ以上の高さ突出させる第１の厚みの第１の領域を有し、前記搭載部の周囲において、前記第１の厚みよりも厚い第２の厚みで前記第１の領域を取り囲むとともに上面の高さが前記導体柱の上端の高さよりも５〜３０μｍ低い第２の領域を有するソルダーレジスト層と、を備えることを特徴とするものである。
本発明の配線基板によれば、絶縁基板上面のソルダーレジスト層は、搭載部およびその近傍において、円柱状の導体柱の上端部を３５μｍ以上の高さ突出させる第１の厚みの第１の領域を有し、搭載部の周囲において、第１の厚みよりも厚い第２の厚みで第１の領域を取り囲むとともに上面の高さが前記導体柱の上端の高さよりも５〜３０μｍ低い第２の領域を有することから、導体柱上に半導体素子の電極端子を接続した場合に、半導体素子とソルダーレジスト層との間に３５μｍ以上の隙間が確実に形成される。したがって、半導体素子とソルダーレジスト層との間にアンダーフィルを充填することが容易となるとともに、アンダーフィルの充填時の粘度を低いものとしたり、充填圧力を高いものとしたりした場合であっても、アンダーフィルが半導体素子集積回路素子の周囲のソルダーレジスト層上に過剰にはみ出すことを第２の領域の内周により有効に防止することができる。
以下、本発明にかかる配線基板およびその製造方法について、添付の図面を参照して詳細に説明する。
図１に示す配線基板５０は、本発明の配線基板の実施形態の一例である。配線基板５０は、エリアアレイ型の半導体素子Ｓをフリップチップ接続により搭載する。
図１に示す配線基板５０は、本発明の配線基板の実施形態の一例である。配線基板５０は、エリアアレイ型の半導体素子Ｓをフリップチップ接続により搭載する。
図１に示すように、配線基板５０は、絶縁基板１の上面に半導体素子Ｓが搭載される搭載部１Ａを有している。搭載部１Ａには、多数の半導体素子接続パッド１０が形成されている。半導体素子接続パッド１０の上面中央部には円柱状の導体柱１１が形成されている。導体柱１１は、半導体素子Ｓの電極端子Ｔの並びに対応した並びで配列されている。また、絶縁基板１の下面は、外部の電気回路基板に接続するための外部接続面となっている。さらに、絶縁基板１の上下面にはソルダーレジスト層６が被着されている。
絶縁基板１は、コア用の絶縁板２の上下面に複数のビルドアップ用の絶縁樹脂層３が積層されて成る。絶縁板２は、厚みが２００〜８００μｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁板２の上面から下面にかけては、複数のスルーホール７が形成されている。スルーホール７は、直径が５０〜２００μｍ程度である。スルーホール７は、絶縁板２にドリル加工やレーザ加工を施すことにより形成される。絶縁板２の上下面およびスルーホール７の内壁には、コア用の配線導体４が被着形成されている。絶縁板２上下面の配線導体４は、銅箔等の金属箔およびその上の銅めっき等のめっき金属から成る。スルーホール７内の配線導体４は、銅めっき等のめっき金属から成る。配線導体４の厚みは、１０〜３０μｍ程度である。配線導体４は、周知のサブトラクティブ法により形成されている。配線導体４が被着されたスルーホール７の内部には埋め込み樹脂８が充填されている。埋め込み樹脂８は、例えばエポキシ樹脂等の熱硬化性樹脂から成る。
ビルドアップ用の絶縁樹脂層３は、厚みが２０〜５０μｍ程度であり、例えばエポキシ樹脂等の熱硬化性樹脂から成る。絶縁樹脂層３には、複数のビアホール９がそれぞれ形成されている。ビアホール９は、直径が３５〜１００μｍ程度である。ビアホール９は、レーザ加工により形成される。絶縁樹脂層３の表面およびビアホール９内にはビルドアップ用の配線導体５が被着形成されている。配線導体５は、銅めっき等のめっき金属からなる。配線導体５の厚みは、１０〜３０μｍ程度である。配線導体５は、周知のセミアディティブ法により形成されている。
ビルドアップ用の配線導体５のうち、配線基板５０の上面側における最外層の絶縁樹脂層３上に被着された一部は、円形の半導体素子接続パッド１０を形成している。半導体素子接続パッド１０の直径は、５０〜２００μｍ程度ある。さらに、各半導体素子接続パッド１０の上には導体柱１１が形成されている。導体柱１１は、銅めっき等のめっき金属からなる。導体柱１１は、半導体素子接続パッド１０の直径よりも小さい直径の円柱状である。導体柱１１の直径は３０〜１５０μｍ程度であり、高さは４０〜５５μｍ程度である。そして、導体柱１１の上端には半導体素子Ｓの電極端子Ｔが接続される。他方、配線基板５０の下面側における最外層の絶縁樹脂層３上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１２を形成している。外部接続パッド１２の直径は、３００〜１０００μｍ程度である。外部接続パッド１２は、図示しない外部電気回路基板の配線導体に電気的に接続される。
絶縁基板１の上下面に被着されたソルダーレジスト層６は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂から成る。上面側のソルダーレジスト層６は、搭載部１Ａおよびその近傍において半導体素子接続パッド１０および導体柱１１の下端部を埋設するとともに導体柱１１の上端部を３５μｍ以上の高さ突出させる第１の厚みの第１の領域６Ａと、その周囲において第１の厚みより厚い第２の厚みで第１の領域６Ａを取り囲む第２の領域６Ｂを有している。第１の領域６Ａにおける第１の厚みは、最上層の配線導体５上で５〜２０μｍ程度である。第２の領域６Ｂにおける第２の厚みは、最上層の配線導体５の上で２５〜５０μｍ程度である。他方、下面側のソルダーレジスト層６は、外部接続パッド１２の中央部を露出させる開口部６ａを有している。下面側のソルダーレジスト層６の厚みは、最下層の配線導体５上で１０〜５０μｍ程度である。
そして、本発明の配線基板５０によれば、図２（ａ）に示すように、導体柱１１の上端に半導体素子Ｓの電極端子Ｔを接続した後、図２（ｂ）に示すように、半導体素子Ｓと上面側のソルダーレジスト層６との間にアンダーフィルＦを充填することで半導体素子Ｓが配線基板５０上に実装される。このとき、上面のソルダーレジスト層６は、搭載部１Ａおよびその近傍において、円柱状の導体柱１１の上端部を３５μｍ以上の高さ突出させる第１の厚みの第１の領域６Ａを有し、搭載部１Ａの周囲において、第１の厚みよりも厚い第２の厚みで第１の領域６Ａを取り囲む第２の領域６Ｂを有することから、導体柱１１上に半導体素子Ｓの電極端子Ｔを接続した場合に、半導体素子Ｓと上面側のソルダーレジスト層６との間に３５μｍ以上の隙間が形成される。したがって、半導体素子Ｓと上面側のソルダーレジスト層６との間にアンダーフィルＦを充填することが容易となるとともに、アンダーフィルＦの充填時の粘度を低いものとしたり、充填圧力を高いものとしたりした場合であっても、アンダーフィルＦが半導体素子Ｓの周囲のソルダーレジスト層６上に過剰にはみ出すことを第２の領域６Ｂの内周により有効に防止することができる。
なお、ソルダーレジスト層６における第２の領域６Ｂの上面の高さを導体柱１１の上端の高さよりも５〜３０μｍ低いものとしておくことで、半導体素子Ｓと上面側のソルダーレジスト層６との間にアンダーフィルＦを充填する際に、アンダーフィルＦの充填をより容易なものとすることができる。したがって、ソルダーレジスト層６における第２の領域６Ｂの上面の高さを導体柱１１の上端の高さよりも５〜３０μｍ低いものとしておくことが好ましい。
次に、上述した配線基板５０の製造方法の一例を説明する。まず、図３（ａ）に示すように、絶縁基板１の搭載部１Ａに配線導体５から成る半導体素子接続パッド１０を形成するとともに、半導体素子接続パッド１０の上面中央部に導体柱１１を形成する。
半導体素子接続パッド１０および導体柱１１を形成するには、例えば、図４（ａ）〜（ｆ）に示す方法を採用すればよい。すなわち、まず図４（ａ）に示すように、最上層の絶縁樹脂層３上の全面に下地金属層２１を被着するとともに、この下地金属層２１上に第１のめっきマスク２２を形成する。下地金属層２１は例えば厚みが０．１〜１μｍ程度の無電解銅めっきを用いればよい。第１のめっきマスク２２には、半導体素子接続パッド１０に対応する第１の開口部２２ａを形成しておく。このような第１のめっきマスク２２は、厚みが２０〜５０μｍ程度の感光性のドライフィルムレジストを下地金属層２１上に貼着した後、第１の開口部２２ａを有するように露光および現像することにより形成される。次に、図４（ｂ）に示すように、第１の開口部２２ａ内に露出する下地金属層２１上に半導体素子接続パッド１０を形成するための第１のめっき金属層２３を被着させる。第１のめっき金属層２３の厚みは、１０〜３０μｍ程度である。このような第１のめっき金属層２３としては、電解銅めっきが好適に用いられる。次に、図４（ｃ）に示すように、第１のめっきマスク２２上および第１のめっき金属層２３上に第２のめっきマスク２４を形成する。めっきマスク２４には、第１の開口部２２ａ内の第１のめっき金属層２３の中央部を導体柱１１に対応する大きさで露出させる第２の開口部２４ａを形成する。このようなめっきマスク２４は、厚みが５０〜７５μｍ程度の感光性のドライフィルムレジストを第１のめっきマスク２２上および第１のめっき金属層２３上に貼着した後、第２の開口部２４ａを有するように露光および現像すればよい。次に、図４（ｄ）に示すように、第２の開口部２４ａ内に露出する第１のめっき金属層２３上に導体柱１１を形成するための第２のめっき金属層２５を被着させる。第２のめっき金属層２５の厚みは、４０〜５５μｍ程度である。このような第２のめっき金属層２５としては、電解銅めっきが好適に用いられる。次に、図４（ｅ）に示すように、第１のめっきマスク２２および第２のめっきマスク２４を剥離して除去する。次に、図４（ｆ）に示すように、第１のめっき金属層２３から露出する下地金属層２１をエッチング除去して絶縁基板１の上面に第１のめっき金属層２３から成る半導体素子接続パッド１０および半導体素子接続パッド１０の上に第２のめっき金属層２５から成る導体柱１１を形成する。以上の工程を行うことにより、半導体素子接続パッド１０および導体柱１１を形成することができる。
次に、図３（ｂ）に示すように、半導体素子接続パッド１０および導体柱１１が形成された絶縁基板１の上面にソルダーレジスト６用の感光性樹脂層２６を被着する。感光性樹脂層２６は、絶縁基板１の上面に半導体素子接続パッド１０および導体柱１１を覆うようにして感光性の樹脂ペーストを塗布した後、これを乾燥させることで形成される。感光性樹脂層２６の厚みは、最上層の配線導体５の上で２５〜５０μｍ程度とする。感光性の樹脂ペーストとしては、例えばアクリル変性エポキシ樹脂から成る樹脂ペーストを用いる。塗布の方法としては例えばスクリーン印刷法を用いる。
次に、図３（ｃ）に示すように、上述した配線基板５０における第１の領域に対応する部分を遮光する露光マスク２７を絶縁基板１の上方に配置し、その上方から紫外線を照射することにより、搭載部１Ａおよびその近傍の感光性樹脂層２６が未露光部２６Ａとして残り、残部の感光性樹脂層２６が感光されるように選択的に露光する。
次に、図３（ｄ）に示すように、未露光部２６Ａを、半導体素子接続パッド１０および導体柱１１の下端部を埋設し且つ導体柱１１の上端部を３５μｍ以上の高さ突出させる第１の厚みとなるまで上面側から下面側に向けて途中まで現像して部分的に除去する。このとき、上述した配線基板５０における第２の領域６Ｂに対応する部分の感光性樹脂層２６は元の厚みのままで残る。
次に、図３（ｅ）に示すように、絶縁基板１の上面側から紫外線を全面照射することにより未露光部２６Ａが感光するように露光する。その後、必要に応じて加熱処理を行うことにより、感光性樹脂層２６を完全に硬化させて上面側のソルダーレジスト層６とする。最後に常法により下面側のソルダーレジスト層６を形成することで図１に示した配線基板５０が完成する。なお、下面側のソルダーレジスト層６は、上面側のソルダーレジスト層６を形成する前に絶縁基板１の下面に形成しておいてもよい。
このように、上述の配線基板５０の製造方法によれば、絶縁基板１上の半導体素子接続パッド１０上に高さが３５μｍを超える円柱状の導体柱１１を形成した後、絶縁基板１上に半導体素子接続パッド１０および導体柱１１を覆うソルダーレジスト６用の感光性樹脂層２６を被着し、次に搭載部１Ａおよびその近傍の感光性樹脂層２６が未露光部２６Ａとして残り、残部が感光されるように露光し、次に未露光部２６Ａを半導体素子接続パッド１０および導体柱１１の下端部を埋設し且つ導体柱１１の上端部を３５μｍ以上の高さ突出させる第１の厚みとなるまで上面側から下面側に向けて途中まで現像して部分的に除去し、最後に現像された感光性樹脂層２６を硬化させてソルダーレジスト層６となすことから、導体柱１１の上端部を３５μｍ以上の高さ突出させる第１の厚みの第１の領域６Ａを有し、搭載部１Ａの周囲において、第１の厚みよりも厚い第２の厚みで第１の領域６Ａを取り囲む第２の領域６Ｂを有するソルダーレジスト層６を形成することができる。したがって、半導体素子Ｓとソルダーレジスト層６との間にアンダーフィルＦを充填することが容易となるとともに、アンダーフィルＦの充填時の粘度を低いものとしたり、充填圧力を高いものとしたりした場合であっても、アンダーフィルＦが半導体素子Ｓの周囲のソルダーレジスト層６上に過剰にはみ出すことを有効に防止することが可能な配線基板５０を提供することができる。
１ ：絶縁基板
１Ａ ：搭載部
６ ：ソルダーレジスト層
６Ａ ：第１の領域
６Ｂ ：第２の領域
１０ ：半導体素子接続パッド
１１ ：導体柱
２６ ：感光性樹脂層
２６Ａ：未露光部
Ｓ ：半導体素子
Ｔ ：電極端子
１Ａ ：搭載部
６ ：ソルダーレジスト層
６Ａ ：第１の領域
６Ｂ ：第２の領域
１０ ：半導体素子接続パッド
１１ ：導体柱
２６ ：感光性樹脂層
２６Ａ：未露光部
Ｓ ：半導体素子
Ｔ ：電極端子
Claims (1)
- 上面に半導体素子が搭載される搭載部を有する絶縁基板と、前記搭載部に形成された半導体素子接続パッドと、該半導体素子接続パッド上に形成された高さが３５μｍを超える円柱状の導体柱と、前記絶縁基板上に被着されており、前記搭載部およびその近傍において、前記半導体素子接続パッドおよび前記導体柱の下端部を埋設し且つ前記導体柱の上端部を３５μｍ以上の高さ突出させる第１の厚みの第１の領域を有し、前記搭載部の周囲において、前記第１の厚みよりも厚い第２の厚みで前記第１の領域を取り囲むとともに上面の高さが前記導体柱の上端の高さよりも５〜３０μｍ低い第２の領域を有するソルダーレジスト層と、を備えることを特徴とする配線基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013225186A JP6092752B2 (ja) | 2013-10-30 | 2013-10-30 | 配線基板 |
| US14/518,082 US9326389B2 (en) | 2013-10-30 | 2014-10-20 | Wiring board and method of manufacturing the same |
| CN201410571887.XA CN104602459A (zh) | 2013-10-30 | 2014-10-23 | 布线基板及其制造方法 |
| TW103137151A TWI628982B (zh) | 2013-10-30 | 2014-10-28 | 配線基板及其製造方法 |
| KR1020140148244A KR101878242B1 (ko) | 2013-10-30 | 2014-10-29 | 배선 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013225186A JP6092752B2 (ja) | 2013-10-30 | 2013-10-30 | 配線基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016218788A Division JP6235682B2 (ja) | 2016-11-09 | 2016-11-09 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015088583A JP2015088583A (ja) | 2015-05-07 |
| JP6092752B2 true JP6092752B2 (ja) | 2017-03-08 |
Family
ID=52995200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013225186A Expired - Fee Related JP6092752B2 (ja) | 2013-10-30 | 2013-10-30 | 配線基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9326389B2 (ja) |
| JP (1) | JP6092752B2 (ja) |
| KR (1) | KR101878242B1 (ja) |
| CN (1) | CN104602459A (ja) |
| TW (1) | TWI628982B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9899239B2 (en) * | 2015-11-06 | 2018-02-20 | Apple Inc. | Carrier ultra thin substrate |
| JP6715618B2 (ja) * | 2016-02-23 | 2020-07-01 | イビデン株式会社 | プリント配線板 |
| KR102559345B1 (ko) * | 2016-07-28 | 2023-07-25 | 삼성전기주식회사 | 인쇄회로기판 |
| TWI643532B (zh) * | 2017-05-04 | 2018-12-01 | 南亞電路板股份有限公司 | 電路板結構及其製造方法 |
| TWI687142B (zh) * | 2018-12-28 | 2020-03-01 | 南亞電路板股份有限公司 | 電路板結構及其製造方法 |
| US11056453B2 (en) * | 2019-06-18 | 2021-07-06 | Deca Technologies Usa, Inc. | Stackable fully molded semiconductor structure with vertical interconnects |
| KR20210131149A (ko) * | 2020-04-23 | 2021-11-02 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3274619B2 (ja) * | 1996-03-13 | 2002-04-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2003068928A (ja) * | 2001-08-28 | 2003-03-07 | Kyocera Corp | 高周波用配線基板の実装構造 |
| JP3785083B2 (ja) * | 2001-11-07 | 2006-06-14 | 株式会社東芝 | 半導体装置、電子カード及びパッド再配置基板 |
| US7176044B2 (en) * | 2002-11-25 | 2007-02-13 | Henkel Corporation | B-stageable die attach adhesives |
| TWI255535B (en) * | 2004-03-31 | 2006-05-21 | Sanyo Electric Co | Device mounting board and semiconductor apparatus using the same |
| JP2009224616A (ja) * | 2008-03-17 | 2009-10-01 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法、及び半導体装置 |
| JP2012009586A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
| JP2012054295A (ja) | 2010-08-31 | 2012-03-15 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| KR101296996B1 (ko) * | 2011-07-25 | 2013-08-14 | 니혼도꾸슈도교 가부시키가이샤 | 배선기판 |
| JP2013030712A (ja) * | 2011-07-29 | 2013-02-07 | Toshiba Corp | 半導体モジュールおよび半導体モジュールの製造方法 |
| JP2013105908A (ja) * | 2011-11-14 | 2013-05-30 | Ngk Spark Plug Co Ltd | 配線基板 |
-
2013
- 2013-10-30 JP JP2013225186A patent/JP6092752B2/ja not_active Expired - Fee Related
-
2014
- 2014-10-20 US US14/518,082 patent/US9326389B2/en active Active
- 2014-10-23 CN CN201410571887.XA patent/CN104602459A/zh active Pending
- 2014-10-28 TW TW103137151A patent/TWI628982B/zh not_active IP Right Cessation
- 2014-10-29 KR KR1020140148244A patent/KR101878242B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150050454A (ko) | 2015-05-08 |
| JP2015088583A (ja) | 2015-05-07 |
| US20150116967A1 (en) | 2015-04-30 |
| TW201531177A (zh) | 2015-08-01 |
| US9326389B2 (en) | 2016-04-26 |
| KR101878242B1 (ko) | 2018-07-13 |
| CN104602459A (zh) | 2015-05-06 |
| TWI628982B (zh) | 2018-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6092752B2 (ja) | 配線基板 | |
| US8835773B2 (en) | Wiring board and method of manufacturing the same | |
| JP2012054297A (ja) | 配線基板およびその製造方法 | |
| JP2012054295A (ja) | 配線基板およびその製造方法 | |
| KR20170009128A (ko) | 회로 기판 및 그 제조 방법 | |
| JP6139457B2 (ja) | 配線基板の製造方法 | |
| KR20130078107A (ko) | 부품 내장형 인쇄회로기판 및 이의 제조방법 | |
| JP5571817B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
| JP2014063932A (ja) | 配線基板及びその製造方法 | |
| JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
| JP6235682B2 (ja) | 配線基板の製造方法 | |
| JP2010087018A (ja) | 配線基板およびその製造方法 | |
| KR20150002506A (ko) | 배선 기판 및 그 제조 방법 | |
| KR101158213B1 (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 | |
| KR20190101819A (ko) | 리드 프레임 및 리드 프레임의 제조방법 | |
| JP2011119655A (ja) | 配線基板およびその製造方法 | |
| JP6259045B2 (ja) | 配線基板の製造方法 | |
| JP6711695B2 (ja) | 配線基板の製造方法 | |
| JP2016225398A (ja) | 半導体装置 | |
| JP6121831B2 (ja) | 配線基板 | |
| JP2014192363A (ja) | 配線基板およびその製造方法 | |
| KR101197783B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
| JP2016039251A (ja) | Ｐｏｐ構造体およびその製造方法 | |
| KR101197782B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
| JP2016127133A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151125 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6092752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |