TW201225529A - Test mode controller and electronic apparatus with self-testing thereof - Google Patents

Description

201225529 ▽、發明說明： 【發明所屬之技術領域】 本發明有關於一種具有自我測試之電子裝置， 是有關於自我測試之電子裝置的戦模式控制器。且特別 【先前技術】 目前市面上的所廣泛應用的電子電路都以積 方於單-晶片上。在生產晶片時，除了考慮功效夕的卜 ，還g考慮晶片的使用面積與依據接腳數目所需要的 η二多數的製造商在生產晶片時，也會致力於減 V曰曰片的使用面積和接腳數目。 +以下以傳統單節鋰電池保護電路為例，說明傳統晶片 ，要額外的測試接腳，以縮短傳統晶片的職時間^參 二圖1圖1疋傳統單節鐘電池保護電路的電 保護電W包括單節㈣池1G、單節鐘電 曰曰 功率電晶體電路12、電阻R1、R2及電容C1。另

外爪單節鐘電池保護晶片11具有功率電晶體控制接腳OC 盥虎接腳VCC、接地接腳GND、測試接腳TD - “ S不電壓接腳CS，且功率電晶體電路12且 ^^曰曰難卜奶與二極_ .傳統單節鐘電池 f護電路1之各树的連接方式如圖1所示，故不在此多 賢述。 單節鋰電池保護晶片u透過功率電晶體控制接腳oc :擁A所輪出的控制信號控制功率電晶體電路12之功率電 ^ M2的操作，以藉此達到過充電、過放電及過電 呙要注意的是，單節鋰電池保護晶片11的測試接 I用於測試模式。當單節經電池保護晶片11需要 4/21 201225529 =於測試模式時’測試接腳^會 短刪試時間。，然而，當單節鋰電池保護 ^’以縮 权式時，測試接腳TD會被*接。' a #作於-般 =問r片亦·要_=^^ 【發明内容】 本發明實施例提供一種測試模式 制器包括致能信號產生器、控制仲產^ °測试模式控 致能信號產生器接收來自於鎖器。 :產生!第-致能信號與第二致能信號二 〆、控制^號產生器。控制信號產生器一、’态 ，並將第—控制信號傳送至_器。信號 制信號產生器的第一控制信號，並傳送=:= 二控制信號，並產生第一致能信號與第弟 信號產生器接收電源指示電壓與參考電;;，致= 錯依據該電源指權與參考嶋生第-二： 仏虎。f-1鎖器受控於第二致能信號，並於第 控= 致=二依據第一控制信號輸出第二控制信號，：Γί -控2號用以控制晶片操作於測試模式或—般模式。 明實施例還提供一種具有自我測試之電子裝置 〇括晶片與上述的測試模式控制器。 具有自我測試之電子裝置不需要保留傳統晶片所使用s 5/21 201225529 的一個測試接腳，而仍具有傳統晶片的測試接腳所能達 到的縮短測試時_效果。據此，相較於傳統晶片，本 發明實施例之具有自我測試之電子裝置的晶片面積較 】，且其封裝成本也較低。 為使能更進一步瞭解本發明之特徵及技術内容，請參 閱以下有關本發明之詳細說明與附圖，但是此等說明與所 附圖式僅係用來說明本發明，而非對本發明的權利範圍作 任何的限制。 · 【實施方式】 〔測試模式控制器的實施例〕 2’圖2是本發明實施例提供的—種測試模式 電路圖。測試模式控制器2包括致能信號產生器 22、控制信號產生器2]以及_ _ 23。控制信號 ^ i 於致能ί號產生器22與㈣器23，\_ α 電性輕接於致能信號產生器22。 ~致/„器22接收來自於_器23的第二控制 E>P與第二致能信號__，其 j $ 與控制信送至，3 的時間將於圖3或圖6說明，同樣地，第二致與禁能 致能與禁能的時間也將於圖3或圖6_。b。纽」扯h 控制錢產生器21接收電源指 vref，並於第一致能作铗p 电堅CSI與參考電壓 3.9V)時，依#雷紗:二n~CmP致能(例如為高電塵準位 令依據電源4日不電壓CSI與來 控制信號Lateh—In。㈣信號產生 时產生第一 °。2】於第-致能信號 6/21 201225529 η—卿禁能(例如為低電壓準位 如為低電鮮位0V)的第一控制信=出第一準位(例 致能信號En_cmp致能，參為兄，當弟一 電源指示電壓CSI被外接至 对為任—正電壓，且 時，控制信號產生器21會產、電壓準位(例如為-1.5V) En—cmp。控制信號產生^ 2苐二準位的第一控制信號 Latchjn會被傳送至閂鎖器幻。丨所產生的第一控制信號

信號生-的第—㈣ 器22。閂鎖器23受控於第二D 至致能信號產生 二致能信號Enjateh致料〜致能錄En-Iateh，並於第 輸出第二控制錢Ds c。严蚀依據第一控制信號Latch Jn 鎖器（D latch)，但閃鎖号2态23可以是一個〇型閂 。當第二致能信號定本發明 ，第-準位時，第二控制信號 能k號En_latch致能，且黛一 ~ 準位。备第一致 位時，第二控制信號Ds c 2制信虹_)為第二準 Enjatch禁能時，則第二控制弟—準位。當第二致能信號 位。 彳s^Ds-c維持先前的電壓準 測試模式控制器2透過第— .接之晶片操作於測試模式或號=„連 具有自我測試的晶片。在另 、^八中日日片可能為 模式控制器2可能會被—起：：實中，晶片與測試 括測試模式控制器2。 、裝，換$之，晶片可以包 請同時參照圖2與圖3,圖 所產生之多個信號的波形圖。=== 7/2] 201225529 源信號VDD由第-準位變至第二準位)時，因為晶片中的 大部分功能都處於暖機的狀態，因此致能信號產生器22會 先持績地致能第一致能信號En_cmp與第二致能信號 En—丨atch —段起始時間丁 §丁八尺丁 up。 在起始時間丁一START_UP中，電源指示電壓csi會被 接至負電壓準位，因此，控制信號產生器21會產生第二準 位的第一控制信號Latch—In。當起始時間t—star丁結 束後，致能信號產生器22會將第-致能信號En_cmp致能 的時，再延遲-段延遲時間T—DELAY。換言之，致能信號 產生士器22於電源信號VDD㈣—準位變至第二準位時， 持續地致能第一致能信號En—cmp 一段起始時間 T-START-UP與一段延遲時間T DELAY。 透過將第一致能信號En一cmp致能的時間再延遲一我 延遲時間T—DELAY，可以確保第二致能信號En—致 能時’能夠讓關器23可以取得穩定的第—控靜號 Latch)。在起始時間τ—職乙仰與延遲時間丁心 t ’控制信號產生器21可以據此產生第二準位的第-控制 信號Latch_In。 工 在起始_ T_START—UP中’第二致能信號如^ 為致纽第一控制信號LatchJn為第二準位，因 ;:輸出第二準位的第二控制信號¥。接著，在起始丨 =t_start—UP結錢，且在輯_ t—test到達前 第-致能#號En—Latch維持禁能，因此，閂鎖器23合 持輸出第二準位的第二控制信號Ds、c。 。 ^ ' 在起始時間T_START_UP巾’致能信號產生器η 。日、功成會被禁能。然而’在起始時間T—START』p結 8/21 201225529 後，第二致能信號En一Latch會被禁能。此時，第二控制信 唬Ds_c為第二準位，亦即晶片已經完成暖機且開始操作於 測試，式，因此致能信號產生器22的計時功能會被致能。' 當致能信號產生器22計時至測試時間丁_TEST到達後 ，致能信號產生器22會致能第二致能信號EnJ[atch 一段 短暫的脈衝時間T-PULSE。換言之，致能信號產生器22 於電源=號VDD由第-準位變至第二準位時，持續地致能 第一致能信號En_Latch —段起始時間T_START_UP，並且 • 在測试時間Τ-TEST結束後，短暫地第三致能信號En—Latch 一段脈衝時間T_PULSE。 移f延遲時間T—DELAY結束後，第一致能信號£11—cmp 為禁能，因此控制信號產生器21僅會輸出第一準位的第一 控制信號Latch—In。在測試時間T—TEST結束後，且在脈衝 夺間Τ—PULSE中，第二致能信號En_Latch短暫地被致能 第控制號Latch—In為第一準位，如此，閂鎖器23將 ，f第一準位的第二控制信號D s_c^第一準位的第二控制 • 仏谠Ds—C將使得晶片的操作自測試模式回到一般模式。 、當有雜訊等因素使晶片誤進入測試模式後，測試模 《控制11 2會在測試時間T_TEST到達後，使得晶片回 到一般模式的操作。據此，測試模式控制器2不但不需 要額外的測試接腳，更可以防此晶片因雜訊因素而長期 地操作於測試模式。 另外’需要說明的是，雖然此實施例以第一準位為〇V 且第一準位為3 9v來進行說明，但第一準位與第二準位的 電壓準位並非用以限定本發明。同樣地，雖然此實施例以 杨號致能的電壓準位為3 9v且各信號禁能的電壓準位為g 9/21 201225529 ον來進行έ兒明，但各信號致能與禁能的電壓準位並非用以 限定本發明。 〔測試模式控制器的另一實施例〕 ^接著，請參照圖4,圖4為本發明實施例提供的一種測 «式模式控制器4之電路圖。測試模式產生器4同樣包括控 制k唬產生器41、致能信號產生器42與閂鎖器43。控制 1。號產生益41包括比較器411 ’而致能信號產生器42包括 起始信號產生器42卜緩衝器422、反向器423、延遲單元 427、邏輯及閘(AND gate)424、時間控制電路425及邏輯或 閘(OR gate)426。起始信號產生器421電性耦接於緩衝器422 ，緩衝器422電性耦接於邏輯及閘424與反向器423，反向 器423電性麵接於邏輯或閘426與延遲單元427，延遲單元 電性427耦接於比較器411，邏輯及閘424電性耦接於閂鎖 器43與時間控制電路425，且邏輯或閘426電性耦接於時 間控制電路425與閂鎖器43。 比較态411受控於第一致能信號En—Cmp，且比較器 的負輸入*1¾與正輸入端分別接收電源指示電壓eg〗與參考 電壓Vref。當第一致能信號En_cmp致能且參考電壓Vref 大於電源指示電壓CSI時，比較器411產生第二準位的第 一控制信號Latch一In，以及當第一致能信號En_cmp禁能時 ，比較器411輸出第一準位的第一控制信號Latch_In。 言月同時參照圖4與圖5 ’圖5為圖4之測試模式控制器 所產生的多個信號之波形圖。當整個晶片的電路剛上電（電 源说VDD由第一準位變至第二準位)時，因為晶片中的 大部分功能都處於暖機的狀態’因此起始信號產生器42於 電源信號VDD由第一準位變至第二準位時，會產生預先起 10/21 201225529 始信號Start_pre，其中預先起始信號start』re在起始時間 T_START-UP内由第-準位逐漸上升至第二準位。 緩衝器422用以緩衝預先起始信號細心，並輸出 起始信號Start，其中起始信號細在起始時間 T—START一UP内為第一準位，且在起始時間丁 start仙 ^束後為第二準位。反向器423接收起始信號_，並輸 t反向起始碰Start—b，射㈣喊錢SM_b為起始 "is说Start的反向信號。

延遲早％ 427接收反向起始信號StartJ)，當反向起始 WStait_b未由第二準位變至第—準㈣，輸出反向起始 WStart_b以作為該第一控制信號心❶，而當反向起 始信號Staft_b由第二準位縣該第—準⑽，延遲反向起 始信號Start—b -段延遲時間T_DELAY，並輸出為第一致 能信號En—cmp。換言之，第一致能信號⑸卿會在起始 時間T_START—UP與延遲時間T_DELAY中持續地被致能 。在起始時間T一START—UP與延遲時間T—DELAY中，比 較器川可以據此產生第二準位的第—控制信號[滅in 在起始時間T_START—UP與延遲時間T-DELAY中， 電源指示電壓CSI會被接至負電壓準位。此時因為第一致 能信號En一cmp致能，因此控制信號產生器21會產生第二 準位的第一控制信號Latch Jn。 邏輯或閘426對計時輪出信號TC—⑽與反向起始信號 Start—b進行邏輯或(1〇gie 〇R)運算，以產生第二致能信號 En—latch。因為反向起始信號start—b於起始時間中為第二 準位’因此第二致能信號Enjateh會於起始時間中持續地g U/21 201225529 ^致^ °如此’閃鎖器43將於起始時間丁―START UP中 輸出第二準位的第二控制信號Ds_c。 作、^輯及閘.424 _始信號Start與第二控制信號Ds_c 1和(l〇glc AND)運算，以產生時間控制致能信號 En TC。在起始時間T—START_up結束後，起始信號腕 為第一準位料二控制錢—亦為第二準位，邏輯及間 424會輸出致能的時間控制致能信號

En TC。 時間控制電路425於時間控制致能信號En—TC致能時 二計時一段測試時間T-TEST，並於測試時間τ TEST結束 後、，輸出計時輸出信號TC-emt，其中計時輸出信號TC—〇ut · ^則減時㈤T—TEST結束後短暫地被致能—段脈衝時間 —PULSE。據此’在起始時間T一START—UP結束後，時間 控制電路425被致能，並在計時測試時間t—test到達後 短暫地致此汁時輸出信號一〇泔一段脈衝時間T_puLsE 〇 一 在延遲時間T—DELAY結束後，第一致能信號En— 為禁能’因此比較器411僅會輸出第一準位的第一控制信 :Latch—In。在測試時間T_TEST結束後，且在脈衝時‘· —PULSE中，第二致能信號En_Latch短暫地被致能且第〜 控制k^LatchJn為第—準位，如此，閃鎖$ 23將輸出 準位的第二控制信號Ds一c。第一準位的第二控制信鞔 Ds—c將使得晶片的操作自測試模式回到 一般模式。 測试模式控制器4具有與圖2之測試模式控制器2 相同的功效，可以避免因雜訊因素使得晶片長期地操 於測試模式’更能夠省去額外的測試接腳。 〔測試模式控制器的另一實施例〕 12/21 201225529 復同時參照圖2與圖6，圖6為圖 ，多個信號的另-種波形圖。在圖；== 生态22為了確保控制信號產生器2 不亡電源信號VDD的變化速度’因此有艮 始時間T—STARTJJP。一妒而十杂、有奴所明的起 準位變至第二準位__二如圖原=VDD由第「 :是在上升時間T—RISE中由第—準位逐:上 波形=====異僅在_ f5破VDD的上升時間T-職來取代。此領域 時間丁 START 1 升時間之膽取代起始 各— —’便可以參照圖3的說明來了解圖6的 _ ’故在此便不多資述。然而，需要說明 圖6的實施例中’控制信號產生器Μ的操作速度 必須跟仵上電源信號VDD的變化速度。 〔測試模式控制器的另一實施例〕 請同時參照圖7與圖8，圖7為本發明實施例提供的一 果式控制益7之電路圖，而圖8是圖7的測試模式 I器所產生之多個信號的波形圖。圖7與圖4的差显在 =’圖7的致能錢產生器72缺少了圖4的起始信號產生 =421。另外’圖8與圖5的差異在於，圖8缺少一段起時 曰T一START—UP與預先起始信號Start』re。 圖5與圖6的實施例是為了確保比較器411的操作速 度不會跟不上電源信號VDD的變化速度，因此才會有一段 T—START—up無㈣產生航起始信號s 13/21 201225529

Sta^pre。在比較n 4】】的操作速度跟得上電源信號则^ 的變化速度之情況τ，可贿_ 7賴8的實施例來實 施測試模式控制器。 於圖7與® 8令，此領域具有ϋ常知識者僅要將電源 信號VDD的上升時間T_RISE取代起始時間

T_START_UP ，且將電源錢VDD取代預先起始信號start』re，便可以 參照圖5的#明來了解圖8的各波形之__，故在此 便不多贅述。 〔具有自我測試之電子裝置的實施例〕 請參照圖9，圖9為本發明實施例提供的一種具有 自我測試之電子褒置9之電路圖。電子裝置9包括晶片 91三、象式模式控制器9〇。晶片91接收來自測試模式控 制器90的第—控制#號Ds—c以產生輸出信號out—sIG ，且晶片91亦耦接至電源信號VDD、電源指示電壓⑶ 及接地GND。雖然圖9之晶片9 i的僅輸出一個輸出信 波0UT_SIG，但晶片91並不限定於此，亦即，晶片91 更可以輸出一個以上的輸出信號。 測試模式控制器90耗接至電源信號VDD、電源指示 電壓cs;[及參考電壓Vref，並輸出第二控制信號Ds c，盆 :第二控制信號Ds_e用以控制晶片％操作於測試模式 此外，測試模式控制器9〇可以是前述的 測试杈式控制器2、4、7的其中之一。 〔實施例的可能功效〕 根據本發明實施例’上述的測試模式控制器及呈 我測試之電子裝置其產生的第二控制信號可以控 片操作於測試模式或-般模式，而不需要保留一:傳： 14/21 201225529 晶片所使用的測試接腳，而仍具有傳統晶 所能達到的縮短測試時間的效果。如此可 積與封裝成本。 ’曰日片面 明之=『本發明之實施例’其並非用叫限本發 【圖式簡單說明】 圖1為傳統單節鐘電池保護電路的電路圖。 器之電 路圖 圖2為本發明實施例提供的-種測試模式控制 圖3為圖2之_模式控制器所產生之多個信 形圖。 ·一- /'叫#號的波 路圖圖4為本發明實施例提供的—種測試模式控制器之電 形圖圖5為圖4之峨模式控制器所產生之多個信號的波 -種⑼輯咖祖之多個信號的另 路圖圖7為本發料施顺供的—種戦料控制器之電 形圖圖8為圖7之物式控制器所產生之多個信號的波 子裝圖置1為電=明實施例提供的—種具有自我測試之電 【主要元件符號說明】 】··傳統單節鋰電池保護電路 】〇:單節鋰電池 s. 15/21 201225529 11 :單節鋰電池保護晶片 12 :功率電晶體電路 C1 :電容

Rl、R2 :電阻

Ml、M2 :功率電晶體

Dl、D2 :二極體 OC、OD :功率電晶體控制接腳 VCC :電源信號接腳 GND :接地接腳 CS :電源指不電廢接腳 TD :測試接腳 2、4、7 :測試模式控制器 21、 41 :控制信號產生器 22、 42、72 :致能信號產生器 23、 43 :閂鎖器 411 :比較器 421 :起始信號產生器 422 :緩衝器 423 :反向器 424 :邏輯及閘 425 :時間控制電路 426 :邏輯或閘 427 :延遲單元 9 :具有自我測試之電子裝置 90 :測試模式控制器 91 :晶片 16/21

Claims (1)

1. 201225529 七、申請專利範圍： 1. /種測试模式控制器，包括： -致能信號產生H ’接收—電雜號與1二控制 並產生一第一致能信號與—第二致能信號； ^， -控制L號產生器，接收一電源指示電壓與一參考 於該第-致能信號致鱗，依據該電源指㈣壓與齡二聲’ 產生一第〆控制信號；以及 髮 一閃鎖器’受控於該第二致能信號，並於該第二 仏號致能吋，依據该第一控制信號輸出該第二控制作皰 般模式。 其中該第二控制信號用以控制一晶片操作於一測試楔=， 、式•或 2. 如申請專利範圍第1項所述之測試模式控制器，其 该致能jg號產生器於該電源信號由一第一準位變至—第二中 位時，持續地致能該第二致能信號一起始時間，以及該於 時間結束後的一測試時間後，短暫地致能該第二致能信號〜始 衝時間；以及，該致能信號產生器於該電源信號由該第—準= 變至該第二準位時，持續地致能該第一致能信號該起始時= 一延遲時間。 一 3. 如申請專利範圍第1項所述之測試模式控制器，其中 該控制信號產生器於該第一致能信號禁能時，輸出該第一^ 的該第一控制信號。 立 4. 如申請專利範圍第3項所述之測試模式控制器，其中 該控制信號產生器包括一比較器，該比較器受控於該第处 “號，該比較器的一負輸入端與一正輸入端分別接收該電源护 示電壓與該參考電壓，其中當該第一致能信號致能且該參考^ 壓大於該電源指示電壓時，該比較器產生該第二準位的該第二 】7/21 . 201225529 該比較器輸出該第 控制信號，以及當該第一致能信號禁能時， 一準位的該第一控制信號。 5.如申請專利範圍第2項所述之測試模式控制器，其中 該致能信號產生器於該電源信號由一第一準位變至一第^準 位時’產生-縣起始㈣，其中該預先起始信號在該起:時 間内由第-準位逐漸上升至第二準位；該致能信號產生器依據 該預先起始信號產生一起始信號與一反向起始信號，其中該反 向起始信號_起始信號的—反向錢，該起始信號為於=起 始時間内為該[準位，錢起始信號在該起始咖結束後為 該第二準位；當該反向起始信號未由該第二準位變至該第一準 位時，該致能信號產生器將該反向起始信號直接輸出為 致能信號，當該反向起始信號由該第二準位變雜第二^位時 、’該致能信號產生H延遲該反向㈣錢觀遲時間，並輸出 為該第一致能信號；該致能信號產生器對該起始信號與該^二 ，制信號作-邏輯和運算，以產生—時間㈣致能信f該= 能信號產生H於該時間控觀能信號致糾，計時該測試時間 ’並於該測試時間結束後，產生一計時輸出信號，其中該計時 輸出#唬於測試時間結束後短暫地被致能該脈衝時間；該致能 信號產生器對該計時輸出信號與該反向起始信號進行一“邏= 或運算，以產生該第二致能信號。 6·如申請專利範圍第2項所述之測試模式控制器，盆中 該致能信號產生器包括： 一起始信號產生器，於該電源信號由一第—準位變至一第 準位寺產生一預先起始信號，其中該預先起始 始_内由第-準位逐漸上升至第二準位；^ 口说在起 一緩衝器，用以緩衝該預先起始信號，並輪出一起始信號 18/21 201225529 且在該起始 ，其中該起始信號在該起始時間内為該第一準位， 時間結束後為該第二準位； 其 一反向器，接收該起始信號，並輸出一反向起始信號 。玄反向起始^號為該起始信號的一反向信號·， 由二 =至當該反向起始信號未 好^ #彳’細就峡始信號以作為 以 二，彳§唬，當該反向起始信號由該第二準位變至誃笛二 I延遲該反向起始信號該延遲時間，並輸出為該二: 一=及閘’對軸始信號與該第二控制信號作—邏輯和 運^，以產生一時間控制致能信號； :時間控制電路，於該時間控制致能信號致能時， f式時間’並於該測試時間結束後，輸出-計時輸.號^ :該::輸出信號於測試時間結束後短暫地被致能“衝時 邏輯或:產與該反向起始信號進行- 兮致生專=圍第1項所述之測試模式控制器，其中 產h於該電源信號由-第-準位逐漸上升至一 -、’立日^·的上升軸内，制地致能 升時間’以及於該上升時間結束後的-測試時間後 能該第二麟錢-騎_;以及，該致能 = 電源信號由該第一準位逐漸 生°°於該 間内，持續地致能該第-致^該/升―===時 S 8.如申請專利範圍第7項所述之測試模式控== 該致能信號產生器依據該電源信號產生—起始信工號與一 2向 19/21 201225529 二準位準位；當該反向她號未由該第 f戶直接於山^第一+ %，該致能信號產生器將該反向起始作 位變第—致能信號，當該反向起始信號由該第二準 該延遲時該致能信號產生器延遲該反向起始信號 該起第—缝_;紐能錢產生器對 控制财ίϊ 制信號作一邏輯和運算，以產生一時間 時，計顧能信號產生器於該時間控制致能信號致能 出作號，rj _，並於該測試時間結束後，產生—計時輸 該脈“^ί計時輸出信號於測試時間結束後短暫地被致能 始信產Τ該計時輸出信號與該反向起 m 運异’以產生該第二致能信號。 該致峨之職咖器，其中 一緩衝器，用以緩衝該雷源户轴· . 中哕坌电原仏諕，並輸出一起始信號，其 ==:=:升時間内為該第-準位，且在該上升時 中兮反該起始化號’並輪出一反向起始信號，其 中。亥反向起始佗唬為該起始信號的—反向信號； 由該第二反向起始信號’當該反向起始信號未 誃：岳·=弟準位時’輸出該反向起始信號以作為 =-控制域’§該反向起始信號由該第二準位變至該第一 延遲該反向起始信號該延遲時間，並輸出為該第一致 邏輯和 邏輯及閘’信號與該第二控制信號作一 20/21 201225529 運算’以產♦ 一士座生—時間控制致能信號； 測試時^間控制電路，於該時間控制致能信號致能時，計時該 中該二寺並t該測試時間結束後’輸出-計時輸出信號’其 間.以及’出彳°號於測试時間結束後短暫地被致能該脈衝時 邏或閘’對該計時輸出信號與該反向起始信號進行-蜂輯或私，叹生該第項齡號。 丁 ΐ〇·曰種具有自我測試之電子裝置，包括： 植—SB>i接收—第二控制信號’以決定操作於 拉式或一一般模式中；以及 列忒 一測試模式控制器，包括： —致能信號產生器，接收一電源信號與-第1 成信號，域生1—致能信號與該第二致能信號第—致 考電壓，於二δ唬產生器’接收一電源指示電壓與-參 号電[於忒第一致能信號致能時，依據該二 與該參考電壓產生—笛 '、扎不電壓 一反王第一控制信號；以及 門鎖器，受控於該第二致能信號，並於 致能信號致能時’佑摅兮铱 亥弟二 號。 又據遠第—控制信號輸出一第二控制信 21/21