CN103853068B - 用于芯片的测试控制电路以及相应的方法 - Google Patents

Abstract

本发明涉及用于芯片的测试控制电路以及相应的方法。例如，本发明的实施例提供一种用于芯片的测试控制电路，测试控制电路被包含在芯片中，并且包括：第一端子，连接至芯片的电源端子；第二端子，连接至芯片中用于测试芯片的电特性的测试电路；以及控制模块，操作以基于经由第一端子接收的芯片的电源电压而产生至少一个测试控制信号，并且经由第二端子向测试电路输出测试控制信号以控制测试电路的操作。还公开了包含该测试控制电路的芯片和相应的方法。

Description

用于芯片的测试控制电路以及相应的方法

技术领域

本发明的实施例总体上涉及电路领域，更具体地，涉及用于芯片的测试控制电路以及相应的方法。

背景技术

在芯片进行封装和投入使用之前，通常需要对芯片的各种电特性进行测试，例如测试芯片中各个元件的电阻、电容、功率等情况。已知的是，在芯片中除了具有实现其常规功能所需的电路部分之外，通常还包括一块用于对芯片进行上述测试的测试电路。传统上，芯片具有专门的管脚用于将测试控制信号馈送至测试电路，以便控制该测试电路进入和退出测试模式以及执行各种测试操作。

然而，很多常用的芯片的管脚数目是有限的。这样的芯片只包含较少的管脚，甚至某些芯片只具有用于连接电源和地的两个管脚。在这种情况下，很难甚至无法向芯片输入测试控制信号，从而也就无法对测试电路进行有效的控制以执行测试功能。

发明内容

为了解决现有技术中的上述问题以及其他潜在的问题，本发明的实施例提供一种用于芯片的测试控制电路以及相应的方法。

在本发明的一个方面，提供一种用于芯片的测试控制电路。该测试控制电路被包含在芯片中并且包括：第一端子，连接至所述芯片的电源端子；第二端子，连接至所述芯片中的测试电路，所述测试电路操作以测试所述芯片的电特性；以及控制模块，操作以基于经由所述第一端子接收的所述芯片的电源电压而产生至少一个测试控制信号，并且经由所述第二端子向所述测试电路输出所述至少一个测试控制信号以控制所述测试电路的操作。

在本发明的第二方面，提供一种芯片。该芯片包括：电源端子，连接至用于为所述芯片供电的电源；用于测试所述芯片的电特性的测试电路；以及上文概述的测试控制电路。

在本发明的第三方面，提供一种用于芯片的测试控制方法，所述芯片包含用于测试所述芯片的电特性的测试电路以及用于控制所述测试电路的测试控制电路。该方法包括：经由所述测试控制电路的第一端子从所述芯片的电源端子接收电源电压；根据所述电源电压产生用于控制所述测试电路的至少一个测试控制信号；以及经由所述测试控制电路的第二端子向所述测试电路输出所述至少一个测试控制信号。

通过下文描述将会理解，利用本发明的实施例，允许根据芯片的电源电压中携带的信息生成控制信息，以控制测试电路进入或离开测试模式以及执行各种测试功能。以此方式，有效地解决了由于管脚数目有限给芯片测试带来的不便。

附图说明

通过参考附图阅读下文的详细描述，本发明实施例的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施例，其中：

图1示出了根据本发明一个示例性实施例的芯片的示意性框图；

图2示出了根据本发明一个示例性实施例的芯片测试控制电路的示意性框图；

图3示出了根据本发明一个示例性实施例的芯片测试控制电路的示意性框图；

图4示出了根据本发明一个示例性实施例的芯片测试控制电路的示意性框图；

图5示出了根据本发明一个示例性实施例的芯片的示意性框图；

图6示出了根据本发明一个示例性实施例的芯片的示意性框图；以及

图7示出了根据本发明一个示例性实施例的芯片测试控制方法的示意性流程图。

在附图中，相同的标号指代相同或相似的元件。

具体实施方式

下面将参考附图中示出的若干示例性实施例来描述本发明的原理和精神。应当理解，给出这些实施例仅仅是为了使本领域技术人员能够更好地理解进而实现本发明，而并非以任何方式限制本发明的范围。

本发明的总体思路是：可以将芯片的供电端子接收到的电源电压馈送到芯片中的测试控制电路，以允许测试控制电路根据电源电压所携带的信息(例如，信号图案、信号时间特性等等)来控制芯片中测试电路的操作。特别地，在确保不对芯片造成损坏的情况下，可以利用该芯片的非额定工作电压来驱动和控制测试电路。

注意，在下文描述中，术语“连接”是指以任何适当的方式将两个对象耦合在一起，包括直接连接也包括间接连接。

首先参见图1，其示出了根据本发明一个示例性实施例的芯片100的示意性框图。如图所示，芯片100包括测试控制电路101、测试电路102以及功能电路103。测试控制电路101与测试电路102连接，并且操作以控制测试电路102的操作和状态。

测试电路102操作以对芯片100及其元件的各种电性能进行测试。这些测试包括任何目前已知或者将来开发的测试，例如测量芯片中的各种元件的电阻、电容、功率、熔断，等等。本发明的范围在此方面不受限制。测试电路102所执行的测试功能通常在芯片100封装和使用之前的测试阶段完成。测试电路102的结构和功能在本领域中是已知的，在此不再赘述。而且，任何类型的测试电路102均可与本发明的实施例结合使用，本发明的范围在此方面不受限制。功能电路103是用于实现芯片100自身的功能的电路模块。

如图1所示，芯片100包括电源端子104和接地端子105。电源端子104连接至为芯片供电的电源(VDD)，并且接地端子连接至地(VSS)。电源端子104与测试控制电路101连接，使得测试控制电路101可以接收芯片100的电源电压，并用以控制测试电路102的操作。

特别地，根据本发明的实施例，测试控制电路101操作以响应于处于芯片的非额定电压水平的电源电压，而生成相应的至少一个测试控制信号以控制测试电路102的操作。例如，如果芯片100的额定电压为5V，但是其可以耐受超过不超过10V的电压，则测试控制电路101操作以基于5V-10V范围内的电源电压生成测试控制信号以控制测试电路102。同样，如果芯片100在3.3V以上能够保证基本正常的操作，则测试控制电路101操作以利用3.3V-5V范围内的电源电压来生成测试控制信号以控制测试电路102。换言之，根据本发明的实施例，允许测试控制电路101响应于处于过压或者低压状态的电源电压来控制测试电路102的操作。测试控制电路101的结构和功能将在下文详述。

利用图1所示的结构，不需要芯片100具有专门的管脚、端子或者引线便可以方便、有效地控制测试电路102的工作。这是有益的，对于管脚数目有限的芯片而言是尤其如此。

下面参考图2，其示出了根据本发明一个示例性实施例的测试控制电路101的高级别示意性框图。如上文所述，测试控制电路101被包含在芯片100中。如图2所示，测试控制电路101包括第一端子201和第二端子202。第一端子201连接至芯片100的电源端子104，第二端子202连接至芯片100中的测试电路102。

另外，测试控制电路101包括控制模块203，其操作以基于经由第一端子201从芯片电源端子104接收到的芯片100的电源电压而产生测试控制信号。控制模块203还操作以经由第二端子202向测试电路102输出该测试控制信号，以便控制测试电路102的操作。例如，响应于不同的电源电压，控制模块203可产生不同的测试控制信号，以便例如控制测试电路102进入测试模式、执行对芯片100的各种电特性的测试和/或退出测试模式。

根据本发明的某些实施例，控制模块203操作以基于芯片100的电源电压的信号图案(pattern)生成相应的测试控制信号，从而控制测试电路102的操作。图3示出了一个这方面的示例性实施例。

在图3所示的实施例中，测试控制电路101包括比较器301，其包括同相输入端302、反相输入端303和输出端304。如图3所示，同相输入端302连接至测试控制电路101的第一端子201(在此例中经由分压模块305连接，这还将在下文详述)，反相输入端303连接至一个参考电压，并且输出端304连接至控制模块203。

基准电压是预先确定的参考电压。当电源电压高于基准电压时，认为电源电压携带的信号逻辑为“高”(逻辑“1”)；反之，当电源电压低于基准电压时，认为电源电压携带的信号逻辑为“低”(逻辑“0”)。考虑一个具体示例，假设测试控制电路101利用3.3-5V这一范围的电源电压来控制测试电路102的操作。例如可以将基准电压选择为3.75V。此时，如果电源电压高于3.75V，则比较器301的输出端304输出的信号逻辑为“1”；如果电源电压低于3.75V，则比较器301的输出端304输出的信号逻辑为“0”。以此方式，产生了电源电压的信号波形，即，解析出了电源电压的图案。比较器304操作以经由输出端304将电源电压的信号图案馈送给控制模块203，以便控制模块操作以根据所述电源电压的图案而产生相应的测试控制信号。

注意，在图3中示出和上文描述的仅仅是一个示例，并非意在限制比较器301与其他部件的连接关系。例如，在其他实施例中，比较器301的正相输入端302可连接至基准电压，而反相输入端303连接至第一端子201。此时，如果电源电压高于基准电压，则比较器301的输出端304输出的信号逻辑为“0”；如果电源电压低于基准电压，则比较器301的输出端304输出的信号逻辑为“1”。换言之，根据本发明的实施例，比较器301的正相输入端302可连接至第一端子201和参考电压中的一个，而反相输入端303则连接至第一端子201和参考电压中的另一个。

特别地，在图3所示的实施例中，包括可选的分压模块305，其连接在测试控制电路101的第一端子201与比较器301的同相输入端和302或者反相输入端303(在此例中，是同相输入端302)之间。分压模块305的作用是将电源电压降低预定的比例，而后将降低后的电源电压馈送至比较器301。这样做是为了确保比较器301安全、有效的操作。相应地，基准电压应当按照相同的比例降低。

具体而言，如图3所示，分压模块305包括串联连接的电阻器306和电阻器307。电阻器306经由第一端子201而连接至芯片的电源端子104，从而接收电源电压；电阻器307连接至地VSS。通过适当地设置电阻器306和307的电阻值可以实现分压功能。例如，仍然考虑上文描述的示例，测试控制电路101利用3.3V-5V这一范围的电源电压来控制测试电路102的操作，并且基准电压被选择为3.75V。此时，如果将电阻器306和307的电阻值之比设置为1∶2，则在分压点308处向比较器301的正相输入端302馈送的电压将是基准电压的三分之一，即1.25V。相应地，馈送至比较器301的反相输入端303的基准电压也按比例下调至1.25V。由此，可以利用降压后的电源电压和基准电压解析电源电压携带的信号图案。

应当理解，分压模块305是可选的。换言之，比较器301的正相输入端301或者反相输入端301可以直接连接至第一端子201从而接收芯片100的电源电压。而且，分压模块305中的构造也仅仅是一种可行的示例。任何能够实现分压/降压功能的构造均可与本发明的实施例结合使用。本领域技术人员能够想到，借助于比较器解析电源电压携带的信号图案仅仅是一种示例，其他目前已知或者将来开发的任何适当技术手段均可与本发明的实施例结合使用。本发明的范围在这些方面不受限制。

响应于电源电压的信号图案，控制模块203操作以产生相应的测试控制信号以控制测试电路102的操作。根据本发明的实施例，可以预先定义电源电压图案所对应的测试功能。换言之，在电源电压图案与测试电路102的操作之间可以存在预定映射，使得控制模块203操作以根据此类映射产生测试控制信号。

作为一个示例，可以限定：电源电压携带的信号图案“10010001”可以对应于操作“进入测试模式”。相应地，当测试控制电路101的控制模块203检测到电源电压携带的信号图案为“10010001”时，产生测试控制信号以命令测试电路102进入测试模式。又如，电源电压携带的信号图案“10010000”可以对应于操作“离开测试模式”，等等。这些仅仅是示例性的，并非意在限制本发明的范围。

除了基于电源电压的信号图案来控制测试电路之外或者作为补充，还可以利用时钟信息确定芯片100的电源电压在时间方面的特性，以便测试控制电路101产生相应的测试控制信号。图4示出了这方面的一个示例。

在图4所示的实施例中，除了第一端子201和第二端子202之外，测试控制电路101还包括第三端子401，其连接至时钟源402。时钟源402操作以产生时钟信号，并且将时钟信号经由第三端子401馈送给测试控制电路101。在这样的实施例中，测试控制电路101的控制模块203操作以基于经由第一端子201接收到的芯片电源电压，以及经由第三端子401接收的时钟信号，而产生所述测试控制信号。

例如，在某些实施例中，控制模块203可以包括脉冲宽度确定模块(未示出)，其操作以利用经由第三端子401从时钟源402接收的时钟信号确定芯片电源电压的脉冲宽度信息。具体而言，利用时钟信号，脉冲宽度确定模块操作以确定每秒出现的电源电压脉冲的个数，即“脉冲频率”，其倒数即为脉冲宽度。用于计算脉冲宽度的电路结构和功能是本领域已知的，在此不再赘述。

备选地或附加地，控制模块203可以包括脉冲占空比确定模块(未示出)，操作以利用经由第三端子401从时钟源402接收的时钟信号确定芯片电源电压的占空比信息。例如，利用时钟信号，脉冲占空比确定模块操作以确定在一段连续工作时间内正脉冲占用的时间与总时间的比值，即占空比。用于计算脉冲占空比的电路结构和功能是本领域已知的，在此不再赘述。

控制模块203操作以利用电源电压的这种时间特性来产生相应的控制信号。例如，可以规定：如果电源电压的占空比超过一定的阈值，则指示测试电路102进入测试模式，等等。本领域技术人员可以根据实际需要灵活地设置电源电压的时间特性与相应测试操作之间的映射关系。可以理解，电源电压的时间特性为控制测试电路提供了更为丰富的手段和命令语义。

注意，上文描述的仅仅是几个示例。基于时钟信息和电源电压信息，控制模块203可以确定或计算电源电压的其他时间特性，并不仅限于脉冲的宽度和占空比。

另外，根据本发明的实施例，时钟源402可以位于芯片100内部，例如是芯片100中包含的晶体振荡器(OSC)。此时，测试控制电路101的第三端子401连接至该内部时钟源并接收由其产生的时钟信号。图5示出了一个这样的实施例。备选地，在图6所示的另一实施例中，芯片100具有附加端子601。此时，第三端子401可以连接至该附加端子601，并且经由该附加端子从芯片100外部的时钟源402接收时钟信号。本发明的范围在此方面不受限制。

注意，上文参考各个附图描述的实施例之间不是互斥的。相反，这些实施例中的某些或全部特征可以相互结合。换言之，本发明的实施例允许基于电源电压的信号图案、时间特性或者二者的结合，来产生用于控制测试电路的相应测试控制信号。

下面参考图7，其示出了根据本发明一个示例性实施例的芯片测试控制方法的示意性流程图。如上所述，芯片包含用于测试所述芯片的电特性的测试电路以及用于控制所述测试电路的测试控制电路。可以理解，图7所示的方法可由上文参照图1-图6描述的芯片测试电路101执行。

方法开始之后，在步骤S701，经由所述测试控制电路的第一端子接收所述芯片的电源电压。

接下来，在步骤S702，根据所述电源电压产生用于控制测试电路操作的至少一个测试控制信号。在某些可选实施例中，这可以包括：利用一个比较器对电源电压和参考电压进行比较，其中所述比较器的同相输入端连接至所述第一端子和参考电压中的一个，所述比较器的反相输入端连接至所述第一端子和所述参考电压中的另一个；基于所述比较产生所述电源电压的图案；以及经由所述比较器的输出端向所述控制模块输出所述电源电压的图案以用于产生相应的测试控制信号。

备选地或附加地，在某些可选实施例中，根据所述电源电压产生至少一个测试控制信号可以包括：经由所述测试控制电路的第三端子从时钟源接收时钟信号；以及基于所述电源电压和所述时钟信号产生所述测试控制信号。可选地，基于所述电源电压和所述时钟信号产生所述测试控制信号包括以下至少一个：利用所述时钟信号确定所述电源电压的脉冲宽度信息；以及利用所述时钟信号确定所述电源电压的脉冲占空比信息。

根据某些可选实施例，经由所述测试控制电路的第三端子从时钟源接收时钟信号包括从所述芯片内部或者外部的时钟源接收所述时钟信号。

根据某些可选实施例，用于控制测试电路操作的电源电压处于所述芯片的非额定电压水平。

接下来，方法进行到步骤S703，在此经由所述测试控制电路的第二端子向所述测试电路输出所述测试控制信号以控制所述测试电路的操作。例如，如上文所述，可以预先定义芯片电源电压的信号图案和/或时间特性的命令语义，以便驱动测试电路执行相应的操作。

方法在步骤S703之后结束。

可以理解，参考图7描述的方法由上文参考图1-图6描述的测试控制电路执行。由此，上文结合图1-图6描述的各个特征同样适用于该方法，在此不再赘述。

上文已经描述了本发明的某些具体实施例。注意，在此使用的术语仅为了描述具体实施例而并非旨在于限制公开内容。例如，除非上下文另有明示，在此使用的单数形式“一个/一种”和“该”旨在于也包括复数形式。还将理解措词“包括”在使用于本说明书中时指定存在声明的特征、整件、步骤、操作、单元和/或部件而未排除存在或者添加一个或者多个其他特征、整件、步骤、操作、单元、部件和/或其组合。

尽管已经在上文参考附图描述了本发明的若干实施例，但是应该理解，本发明并不限于所公开的具体实施例。本发明旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。

Claims (17)

1.一种用于芯片的测试控制电路，所述测试控制电路被包含在所述芯片中，并且包括：

第一端子，连接至所述芯片的电源端子；

第二端子，连接至所述芯片中的测试电路，所述测试电路操作以测试所述芯片的电特性；以及

控制模块，操作以基于对一个参考电压与经由所述第一端子接收的带图案电源电压的比较结果而产生至少一个测试控制信号，并且经由所述第二端子向所述测试电路输出所述至少一个测试控制信号以控制所述测试电路的操作。

2.根据权利要求1所述的测试控制电路，进一步包括：

比较器，包括同相输入端、反相输入端和输出端，所述同相输入端连接至所述第一端子和所述参考电压中的一个，所述反相输入端连接至所述第一端子和所述参考电压中的另一个，所述输出端子连接至所述控制模块，所述比较器操作以通过将所述带图案电源电压与所述参考电压进行比较而产生所述带图案电源电压的图案，并且经由所述输出端子向所述控制模块输出所述带图案电源电压的图案，

其中所述控制模块操作以根据所述带图案电源电压的图案而产生所述至少一个测试控制信号。

3.根据权利要求2所述的测试控制电路，进一步包括：

分压模块，连接在所述第一端子与所述比较器的所述同相输入端或所述反相输入端之间，操作以按照预定比例降低所述带图案电源电压，并且将降低后的所述带图案电源电压馈送至所述比较器以便与按照所述预定比例降低的所述参考电压进行比较。

4.根据权利要求1所述的测试控制电路，进一步包括：

第三端子，连接至时钟源，所述时钟源操作以产生时钟信号；

其中所述控制模块操作以基于所述带图案电源电压和经由所述第三端子从所述时钟源接收的所述时钟信号而产生所述至少一个测试控制信号。

5.根据权利要求4所述的测试控制电路，所述控制模块包括以下至少一个：

脉冲宽度确定模块，操作以利用经由所述第三端子接收的所述时钟信号确定所述带图案电源电压的脉冲宽度信息；以及

脉冲占空比确定模块，操作以利用经由所述第三端子接收的所述时钟信号确定所述带图案电源电压的脉冲占空比信息。

6.根据权利要求4所述的测试控制电路，其中所述第三端子连接至所述芯片内部的时钟源，或者经由所述芯片的附加端子而连接至所述芯片外部的时钟源。

7.根据权利要求1-6任一项所述的测试控制电路，其中所述控制模块操作以响应于所述带图案电源电压处于所述芯片的非额定电压水平而产生所述至少一个测试控制信号。

8.一种芯片，包括：

电源端子，连接至用于为所述芯片供电的电源；

用于测试所述芯片的电特性的测试电路；以及

根据权利要求1-7任一项所述的测试控制电路。

9.根据权利要求8所述的芯片，进一步包括：

时钟源，连接至所述测试控制电路，并且操作以产生时钟信号并且将所述时钟信号馈送给所述测试控制电路。

10.根据权利要求8所述的芯片，进一步包括：

附加端子，连接至外部时钟源和所述测试控制电路，并且操作以将所述外部时钟源产生的时钟信号馈送给所述测试控制电路。

11.一种用于芯片测试控制的方法，所述芯片包含用于测试所述芯片的电特性的测试电路以及用于控制所述测试电路的测试控制电路，所述方法包括：

经由所述测试控制电路的第一端子从所述芯片的电源端子接收带图案电源电压；

根据对一个参考电压与所述带图案电源电压的比较结果产生用于控制所述测试电路的至少一个测试控制信号；以及

经由所述测试控制电路的第二端子向所述测试电路输出所述至少一个测试控制信号。

12.根据权利要求11所述的方法，其中根据对一个参考电压与所述带图案电源电压的比较结果产生用于控制所述测试电路的至少一个测试控制信号包括：

利用比较器对所述带图案电源电压和所述参考电压进行比较，所述比较器的同相输入端连接至所述第一端子和所述参考电压中的一个，并且所述比较器的反相输入端连接至所述第一端子和所述参考电压中的另一个；

基于所述比较产生所述带图案电源电压的图案；以及

经由所述比较器的输出端向所述控制模块输出所述带图案电源电压的图案以用于产生相应的测试控制信号。

13.根据权利要求12所述的方法，其中利用比较器对所述带图案电源电压和所述参考电压进行比较包括：

利用一个分压模块按照预定比例降低所述带图案电源电压，所述分压模块连接在所述第一端子与所述比较器的所述同相输入端和所述反相输入端中的一个之间；以及

将降低后的所述带图案电源电压馈送至所述比较器以便与按照所述预定比例降低的所述参考电压进行比较。

14.根据权利要求11所述的方法，其中根据对一个参考电压与所述带图案电源电压的比较结果产生用于控制所述测试电路的至少一个测试控制信号包括：

经由所述测试控制电路的第三端子从时钟源接收时钟信号；以及

基于所述电源电压和所述时钟信号产生所述至少一个测试控制信号。

15.根据权利要求14所述的方法，其中基于所述电源电压和所述时钟信号产生所述至少一个测试控制信号包括以下至少一个：

利用所述时钟信号确定所述电源电压的脉冲宽度信息；以及

利用所述时钟信号确定所述电源电压的脉冲占空比信息。

16.根据权利要求14所述的方法，其中经由所述测试控制电路的第三端子从时钟源接收时钟信号包括：

从所述芯片内部或者外部的时钟源接收所述时钟信号。

17.根据权利要求11-16任一项所述的方法，其中所述带图案电源电压处于所述芯片的非额定电压水平。