CN101675349A - Ic测试方法和设备 - Google Patents
Ic测试方法和设备 Download PDFInfo
- Publication number
- CN101675349A CN101675349A CN200880014544A CN200880014544A CN101675349A CN 101675349 A CN101675349 A CN 101675349A CN 200880014544 A CN200880014544 A CN 200880014544A CN 200880014544 A CN200880014544 A CN 200880014544A CN 101675349 A CN101675349 A CN 101675349A
- Authority
- CN
- China
- Prior art keywords
- circuit
- test
- sensor
- measured device
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 155
- 238000000034 method Methods 0.000 claims abstract description 59
- 230000008569 process Effects 0.000 claims abstract description 32
- 238000012544 monitoring process Methods 0.000 claims abstract description 15
- 238000012545 processing Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 description 19
- 230000008859 change Effects 0.000 description 18
- 238000005259 measurement Methods 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 14
- 230000004044 response Effects 0.000 description 8
- 238000010998 test method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000013598 vector Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000002085 persistent effect Effects 0.000 description 3
- 238000011002 quantification Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 102100025570 Cancer/testis antigen 1 Human genes 0.000 description 1
- 101000856237 Homo sapiens Cancer/testis antigen 1 Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012854 evaluation process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种集成电路包括被测器件和嵌入式测试电路。嵌入式测试电路包括多个工艺监测传感器(14);门限电路(22),用于将传感器信号与具有上限和下限的门限窗口比较;以及数字接口(17),用于输出门限电路信号。工艺监测传感器(14)包括基于被测器件的电路元件的电路。这种布置能使用与被测器件嵌在一起的工艺监测传感器来监测电路元件性能,如晶体管特性,从而向传感器施加与向被测器件所施加的相同的工艺参数变化。传感器优选地与被测器件的物理布局匹配。
Description
技术领域
本发明一般涉及半导体集成电路的测试,尤其涉及包括集成测试电路(如BIST(内建自测)电路)的集成电路。
背景技术
测量半导体集成电路(IC)的一种常见测试技术是扫描测试技术。这主要涉及把测试模式(称为“矢量”)发送到器件封装的引脚,并且根据器件的时钟速度来监测特定时间的输出响应。使用一组测试矢量能确定被测器件的性能。这些矢量被设计成能检测器件的生产瑕疵。
使用自动测试模式发生器(ATPG)来生成矢量,并且为固定故障、转换故障和路径延迟故障提供测试模式。通常,通过把测试模式加载到***中的可扫描存储器元件中、把测试数据发送到***、在***时钟的一个或多个时钟周期内以正常方式运行该***、并且捕获***对测试激励的响应来执行对数字***(诸如集成电路的内核逻辑)的测试。从***得到测试响应并且将该测试响应和如果该***根据设计运行则应当得到的响应进行比较。在所谓的“移位周期”中执行测试模式的扫描,而在所谓的“正常方式周期”中执行用来测量***响应的***操作。
为了改善各个电路的测试覆盖范围,已研发出DFT(测试设计)工具来把测试电路嵌入到片上***(SoC)上。例如,内建自测(BIST)电路可以被嵌入到IC设计中来测试各个电路模块。嵌入到片上***上的每个内核或子内核包括其自身测试输入和输出端口并且需要单独测试,而不受相邻内核的干扰。所谓的包裹单元附接到内核的功能元件为测试数据提供路径来流动。测试端口构成包裹单元的一部分,该包裹单元可以在透明功能方式或测试方式下运行。
随着VLSI电路复杂度增大以及对内部节点访问的减少,正确测试这些器件的任务正成为主要瓶颈。完全规定混合信号电路性能以及在这些电路中模拟和数字信号的存在所需要的大量参数使得测试变成昂贵而费时的任务。针对可测性设计(DFT)和内建自测(BIST)技术的设计目的在于提高观测性和可控性从而降低测试成本以及提高测试质量。然而,即使使用BIST和DFT,用于模拟电路的测试方法仍依靠规范测试,在规范测试中检查一些或全部响应参数是否符合设计规范。这种规范测试费时而昂贵。
发明内容
根据本发明,提供了一种集成电路,其包括被测器件和嵌入式测试电路,其中嵌入式测试电路包括:
多个过程监测传感器;
门限电路,用于将传感器信号与具有上限和下限的门限窗口比较;
数字接口,用于输出门限电路信号,
其中,工艺监测传感器包括基于被测器件的电路元件的电路。
这种布置能使用与被测器件嵌在一起的工艺监测传感器来监测电路元件性能,如晶体管特性,从而向传感器施加了与向被测器件所施加的相同的工艺参数变化。传感器优选地与被测器件的物理布局匹配。
传感器优选地在元件尺寸、组成元件的物理层以及在基板上的可能朝向方面与被测器件匹配。这种匹配确保在DUT中的传感器和原始结构都在工艺变化下具有相同性能,这简化了测量。
由此,优选地从DUT中的所选结构中得到工艺监测传感器。尽管容易一般化,但是这种选择仍取决于对DUT自身的知晓和分析,所以所得到的DLPM电路和基准电压与DUT规范和研究中的性能指标有关。
该方法有效地确定静态误差的共同来源(例如,实现过程中由于工艺参数变化所引起的元件失配)并且随后能够根据查找结果作出决定。换言之,找到电路中的主要误差来源,并且针对每个误差来源,定义裸片级工艺监测器(“DLPM”)形式的传感器,该传感器是以提供误差来源的DUT的原始电路元件的一部分的复制为基础的。通过从DUT自身得到DLPM电路,DLPM电路实现一些理想的特性:i)设计成使得该电路对待测量的目标参数的灵敏度最大,ii)与所得到的被测器件的物理布局匹配,iii)体积小而且独立,在断开状态不消耗功率,以及iv)DLPM的设计足够灵活从而能根据其被添加到的片上***以各种方式进行应用。
因此,本发明以裸片级工艺监测(DLPM)结构测试的形式提供了一种对BIST的替代。使用额外的电路来执行操作测试,目的在于检测电路故障并且在一定程度上确保满足规范,而无需真正测量功能参数。该测试方法会降低成本并且对于容易而快速测试模拟电路故障、提高可观测性和可控性以及检测灾难性和参数故障来说非常重要。
本发明的***没有取代传统的基于规范的测试,而是使用对片上工艺偏差进行监测来提供可靠和互补的方法,以快速丢弃晶圆中的故障电路,并且在没有测试整个器件的情况下提供最终测试。由于故障电路的这种早期检测避免运行传统测试的重要部分,所以这种测试方法可以减小与生产测试相关的成本。
在晶圆级上检测有故障器件具有另外的优势,可以避免封装成本(表示总***成本的25%)。
因此,本发明提供了片上工艺偏差监测来允许对故障电路的早期识别,从而提供有价值的信息,这些有价值的信息可用来指导测试并且甚至允许对所选的性能指标进行估计。通过指导和监测工艺偏差所获得的信息可以被再次使用并且可以对电路和/或工艺校正进行补充。通过从真实的DUT实施中获得工艺偏差感测电路,可以准确地对DUT的性能进行仿真。
例如通过设置测试限制,传感器信息还可以用来对随后的芯片的全面测试所使用的“标称”测试策略进行指导。
传感器被优选地设计成将传感器电路对待测量目标参数的敏感度最大化。
传感器优选地被嵌入到被测器件的集成结构中和/或设置在被测器件的***设备周围。传感器优选地用于监测工艺参数变化。
嵌入式测试电路可以包括数字控制逻辑,作为与外部测试电路的接口,数字控制逻辑访问嵌入式测试电路的扫描链。这允许外部测试电路按照传统方式使用传感器来进行测试。因此,该***还能容易地进行工艺变化数据的后处理。
工艺监测传感器独立于被测器件而被驱动。这意味着由于模拟信号路径中测试电路的原因而不存在额外的电路负载。例如,工艺监测传感器在功能上没有连接到被测器件,而是监测应用于被测器件的工艺参数。传感器和DUT完全独立,在它们之间没有连接。
数字接口优选地提供对门限电路信号的采样和数字化处理。工艺监测传感器、至少一个放大器以及门限电路每一个都可以包括基于被测器件的电路元件的电路。
传感器可以很小并且独立,并且在断开状态不消耗功率。还可以根据要将传感器添加到的片上***来采取灵活的方式设计传感器。
该***可以容易地应用于IC、SiP或电路板级。
本发明还提供了一种测试集成电路的方法,包括对与被测器件有关的嵌入式测试电路进行分析,其中嵌入式测试电路包括多个工艺监测传感器,其包括基于被测器件的电路元件的电路;门限电路,用于将传感器信号与具有上限和下限的门限窗口比较;数字接口,用于输出门限电路信号,
其中,该方法包括使用独立于被测器件的操作的嵌入式测试传感器来监测工艺参数变化。
附图说明
将参考附图详细描述本发明的示例,其中:
图1a和图1b示意性地示出了本发明的测试电路的示例;
图2更具体地示出了嵌入式测试电路;
图3示出了监测电路的示例;
图4示出了分成每个都具有测试电路的多个部分的ADC电路;
图5更具体地示出了嵌入式测试电路和其他片上电路;
图6示出了用于传感器电路的适合电路的示例;
图7是用于测试过程的时序图;
图8用来说明执行两轮测试以定义测试窗口;
图9示出了具有本发明示例的嵌入式测试电路的粗调ADC;
图10示出了图9的电路中使用的传感器电路的示例;
图11a和图11b以图形方式示出了测试结果;以及
图12a到图12e用来说明嵌入式测试电路的操作。
具体实施方式
从电路设计观点来说,参数的工艺变化可以被分成裸片间和裸片内变化。裸片间变化(诸如工艺温度、设备特性、晶圆抛光、晶圆布置等)对给定电路中的所有晶体管产生相同的影响。出于电路设计的目的,通常假定裸片间变化的每个分量或贡献是由于不同的物理且独立来源产生的,因此,电路的参数均值中的偏差可以表示变化分量。裸片内变化是在裸片内产生的偏差。这些变化可以具有取决于生产步骤的物理性质(光学邻近效应、掺杂浓度波动、线边缘粗糙度等)的各种来源,并且可以在模拟电路应用中产生显著误差。例如,裸片间变化对具有恒定偏置的电流镜的电路可变性的影响很小,而裸片内变化会引起镜像电流值的显著偏移。
本发明涉及具有嵌入式测试电路的集成电路,其中使用嵌入式测试电路来分析工艺参数。工艺监测传感器使用基于被测器件的电路元件的电路,从而可以在不需要对被测器件进行全面测试的情况下,使用工艺监测传感器来对影响被测器件的工艺变化进行估计。
一个特别有利的示例是用于测试复杂的模拟集成电路,诸如模数转换电路(ADC)。尽管做过一些尝试以减轻ADC测试的增大的测试难度,但是没有一种方法提供对过多的工艺参数变化进行早期识别的可能性。当***集成在芯片上时,根据沃尔什函数和小波变换测试用于ADC的参数集的分析方法需要用于复杂计算的计算内核。还提出了用于正弦波产生的片上delta-sigma DAC以及用于数据分析的DSP技术。然而,这些技术需要密集的计算以及片上ADC和DAC。
本发明的***中所提供的内建传感器测量并评估工艺参数的变化,这能够有效地改进测试模式和测试方法,同时确保良好产量。
针对同样的晶体管,已经观测到在芯片内晶体管参数的变化具有随机分布。这些波动的测量对于晶体管特性的稳定控制和统计监测是非常重要的。对这些影响的评估能有效改进测试模式和测试方法,同时确保良好产量。
图1a示出了所提出的测试策略框图。在一个示例中,(至少)在被测器件的每个角布置一系列内建工艺变化感测电路10。还可以把传感器12嵌入DUT中。由于工艺梯度的原因,这种定位使得工艺变化的感测能力最大。根据DUT的尺寸,可以把另外的传感器布置在DUT中或DUT周围以提供另外的统计信息。
图1b示出了传感器的简单框图,该传感器包括裸片级工艺监测电路(DLPM)14、用于生成数字分析信号的传感器16、接口17以及扫描链18。扫描链18与外部测试电路19连接,接收控制信号并且输出测试输出值。
图2示出了所提出的内建传感器的一个示例,该内建传感器由裸片级工艺监测器电路(DLPM)14、使得测试电路与DLPM隔离开的放大器20、以及用来检测过多的工艺参数变化的可编程数据判决电路22组成。通过电路22将模拟判决转换成通过/故障(数字)信号。可以通过CTAG.AMS实现的接口电路17允许测试的外部可控性,并且还把检测器的判决馈送到扫描链18。测试控制模块(TCB)30通过测试多路复用器(TMX)32选择单独的DLPM测量值。选择、基准和校正信号通过该接口电路提供给检测器。数字控制逻辑可以***在芯片上或外部实现。
可以从DUT的所选结构中得到DLPM电路。尽管容易一般化,但是这种选择取决于对DUT自身的认知和分析,所以所得到的DLPM电路和基准电压与DUT规范和研究中的性能指标有关。通过指导和监测工艺变化所获得的信息可以被再次使用并且对电路和/或工艺校正进行补充。
可替代地,DLPM电路可以设计成如图3所示的每对具有不同尺寸的晶体管对阵列。通过内部解码/选择电路来选择一对NMOS 36和PMOS 38晶体管。对于每个晶体管对的加载可以从DUT中得到或者单独设置。
图3的布置可以用于工艺监测和/或工艺校正,以间接方式,这还可以被用来得到有关原始DUT的信息。该DLPM表示基本监测电路。可以采取多种方式实现对晶体管参数的测量。一种可能是向晶体管施加非零栅源电压,并且测量漏电流。在裸片的不同位置重复这一操作,可以得到裸片上被测电流与工艺变化之间的差。
数据判决电路22将裸片级工艺监测器的输出与比较基准窗口进行比较,从基准阶梯选择或外部设置比较基准窗口的电压值(对应于所需的LSB值)。定义判决窗口的基准电压与DUT规范和研究中的性能指标有关。通过在判决发生变化之前扫描基准电压,可以检测被测DLPM的容限,该容限反过来作为DUT中真实电路元件的“镜像”。该信息可以用来评估整个DUT是否要发生故障,或者被用来调整ATE中的测试限制以测试DUT。
图4示出了所提出的应用到多级ADC的测试策略框图。(至少)在分成多个部分的被测器件的每个角上布置一系列内建传感器电路40。根据分成多个部分的DUT的尺寸,可以在周围布置另外的传感器以增加统计群体。ADC包括粗调ADC 42和微调ADC 44。粗调ADC量化粗调比特位(或MSB,最高有效位),微调ADC量化微调比特位(或LSB,最低有效位)。
图5示出了完整的测试方案的示例,包括DLPM电路14、检测器/判决电路22、基准阶梯50和为判决窗口选择基准电平的开关矩阵52。基准窗口以此方式是可调的,从而可以使用多次测试来得到不同的工艺参数信息。如图所示,来自基准阶梯50的所选的一对信号通过开关51被切换到判决电路22。
还示出了与外部电路的接口17以及在测试期间将事件排序的控制模块54、传输通过/故障判决的扫描链18以及外部测试器19。控制模块54执行分频功能。
图6示出了与用以消除可能的传感器偏移的自动调零方案一起的用于传感器的放大器和数据判决级的可行电路示例。
该电路包括校正级60、前置放大器62和数据判决电路64。
校正级60被提供来估计偏移。为故障和良好电路定义判决窗口所需要的比较基准可以通过图6中标记为refp和refn的DC信号加以控制。
校正、放大器和数据判决级是基于从粗调ADC比较器得到的电路,从而测试电路基于形成被测器件的电路。
特别地,这些电路基于粗调ADC中使用的比较器。
DLPM测试基于窗口的通过/故障条件,而不是基于单个门限。与单个门限判决相比,相对于判决窗口的测试需要差分测量。由于测量的差分性质,在每次测试中需要具有互换的检测器基准的两次运行以确保正确的通过/故障判决。这种双测量协议允许定义通过/故障窗口,而不是单个通过/故障电平。由于每次运行的结果是1比特数字信号,所以可以通过将一些简单逻辑添加到检测器片上或者使用位于测试器自身中的资源在片外实现测试结果的计算。
需要具有互换的数据判决电路基准的两次运行mt1(i)和mt2(i),该数据判决电路基准由两个门限mt1,21(i)(由两次运行1、2定义的下限)和mt2,2r(i)(由两次运行1、2定义的上限)。左(下)门限由“1”表示,而上(右)门限由“r”表示。如果测试成功,则测量点外加由于噪声引起的不确定度mt1,2(i)+ζ将落在由(mt1,21(i),mt2,2r(i))给定的范围内,其中ζ是由于噪声引起的不确定度。结果,满足以下不等式,
mt1,2l(i)≤mt1,2(i)+ζ≤mt1,2r(i)
(1)
mt1,2l(i)-max(ζ)≤mt1,2(i)≤mt1,2r(i)-min(ζ)
假定噪声ζ落在(-Δ,Δ)的范围内,在存在测量噪声的情况下,mt1,2(i)满足以下不等式的检测门限:
mt1,2l(i)-Δ≤mt1,2(i)+ζ≤mt1,2r(i)+Δ (2)
定义判决窗口的基准电压与DUT规范和研究中的性能指标有关。通过在判决发生变化之前扫描基准电压,可以得到有关工艺变化的信息。检测器在分辨率和对工艺变化的鲁棒性方面的性能对于预期的应用来说是主要关注的。通过自动调零方案提供了对工艺变化的鲁棒性。如果需要更高的分辨率,则可以通过增加输入电容器和/或前置放大器增益的值,以面积开销为代价来提高这种自动调零方案的效率。然而,自动调零方案并不保证比较器的功能。
例如,影响输出存储器元件的固定故障不会得到校正,固定故障将会导致故障的检测器。借此原因,用以测试检测器功能的前一个测试级必须添加到测试协议中。
图7示出了(外部或片上生成的)所需的控制信号的时序图。电路功能可以描述如下:
当使能信号为高时,***进入测试模式。在测试模式中,根据相位信号φ的状态可以区分两个主要阶段。如果φ为高,则检测器的输入端被短接到模拟接地从而执行检测器自身的测试,而如果φ为低,则特定的DLPM被连接到检测器并且被测试。这些阶段的每一阶段都占用四个主时钟周期,在两个周期中,基准信号设置为比较窗口的上限,在另外两个周期中,基准(“refc”)设置为下限。在检测器自动测试期间,由于输入被设为0,所以基准的变化会引起输出改变状态。
信号“ini”初始化构成分频器的触发器,该分频器生成控制信号。图5中的附图标记54示出了这些分频器。
数值a0、a1、a2和a3是测试输出,它们被读出并且存储在图5中标记为55的输出触发器中。测试输入是用于比较的基准、时钟、使能信号和ini信号。时钟信号、使能信号和起始信号“ini”被提供给控制模块54,这样生成信号φ、refc和read。
当φ为高时,传感器自身进行预测试,并且“预测试”的结果是数字值a0和a1。
当φ为低时,测试DLPM,并且该测试的结果是数字值a2和a3。
信号refc和read分别控制用于判决级的基准和输出触发器55中的结果存储。
在图7所示的表格中示出了8个可能的测试输出a0、a1、a2、a3及其含义(通过/故障)。
这提供了对检测器功能的快速而容易的证明。在DLPM测试期间,DLPM的输出顺序地与基准进行比较来确定测量值是否落在期望的窗口内。在这两种情况下,由标记为read的信号触发的简单移位寄存器获得检测器输出。
图8示出了容限窗口生成以及传感器功能。
图8示出了配置有用于第一次运行的一个门限以及用于第二次运行的不同门限的传感器。如图所示,在两次运行之间的正基准输入和负基准输入之间交换基准电压。在每个测试中,按照顺序方式,来把DLPM的输出与两个基准进行比较:首先与较低基准进行一次比较,随后与较高基准进行另一次比较。
读取信号的上升沿位于检测器的“保持”态。因此,确保了在读取信号激活其在存储器元件55(图5)中的存储时,检测器的输出是稳定的。测试输出是4比特信号,标记为a0a1a2a3,其被编码为四种不同状态。如可以从图7中的表格导出的那样,测试的整个结果由下式给出:
该测试结果可以在图5中附图标记为55所示的DSP单元中片上或者片外计算得到。一旦可得到结果(测试结果本身或者没有经过处理的4比特数值a0a1a2a3),可以将结果馈送到扫描链方案中用于稍后的提取。在时序图中没有示出与扫描链有关的控制信号。另外,重要的是,注意该***具有另外的测试模式的特点从而对测试方案中使用的所有触发器进行测试。为了简洁,没有给出该模式。
当激活测试模式时,触发器与电路的剩余部分分开并且连接在一起作为移位寄存器。还提供了用于该目的的另外的测试输入/输出。
“通过”DLPM测试事件表示比较窗口内的测量值,而“故障”DLPM测试事件通过稍窄些的比较窗口获得。在评估时间结束时,测试输出为通过/没有通过数字信号,其结合了检测器测试和DLPM测试的结果。注意,时钟产生电路的实现需要控制信号来把D触发器中的初始状态设置为已知值。该信号可以外部或内部生成,例如,可以由使能信号的上升沿触发。
所使用的全部触发器都是可扫描的并且还存在用于此目的的触发器测试使能信号。
从上面的一般描述中很明显的是,本发明有助于在无需测试整个器件的情况下快速识别生产测试中过多的工艺参数变化,可以早期识别故障电路并且提供有价值的信息,该信息可用于指导测试,甚至还能估计所选的性能指标。
经济考虑只是提供裸片级工艺变化可观测性的优势之一。其他优势包括增大的故障覆盖范围和改进的工艺控制、诊断能力、减小的IC性能表征时间周期、简化的测试程序开发以及更容易的***级诊断。
为了更具体地说明所提出的方法,将对图4所示的多级ADC进行具体分析。
对ACD的性能测量可以分成两组:动态和静态测量。动态性能由与误差(如非线性摆动、时钟馈通、干扰、稳定误差)有关的信号和频率确定,而静态误差(偏移、增益和线性误差)的共同来源是实现过程中由工艺参数变化所引起的元件失配。
静态参数由各种ADC元件中的模拟误差确定。因此,ADC测试中的主要挑战是估计那些误差中的各个误差对整个ADC线性参数的影响。如果不考虑定时误差,则多级ADC中存在的主要误差来源是判决级偏移电压误差、级增益误差以及内部基准电压方面的误差。上面定义的三种误差中的每一种都是两种物理效应的组合结果:
(1)噪声,包括模拟开关中的电荷注入噪声、热噪声、散粒噪声、闪烁噪声和(经由串扰或基板)从数字电路耦合的噪声,以及
(2)片上工艺参数变化,例如,器件失配。
偏移误差包括由元件失配、自我发热效应、比较器迟滞或噪声所引起的偏移。增益误差组包括放大电路中的所有误差,包括工艺变化和运算放大器的有限增益以及偏移。
图9示出了图4中所示的两级ADC的一部分,即粗调ADC。图9示出的粗调(闪速)ADC由电阻基准阶梯90和比较器92(具有与针对传感器所使用的图6中详细示出的比较器电路相对应的电路布局)组成,以在输入信号电压低于或高于电阻基准阶梯上的电压时作出判决。通过扫描链控制的开关矩阵94选择用于传感器的基准信号。图9示出了在四个角的四个传感器40并且在中间的主要的被测器件(DUT)。
根据对图9的粗调ADC的分析,明显的是,(由参数变化引起的)静态误差的主要原因是电阻阶梯偏移、比较器偏移和增益失配(偏移)。因此,为了模仿DUT特性,可以导出三个不同的DLPM:
-基准阶梯DLPM,其中电路感测真实电阻阶梯设计中使用的单元电阻中的两个之间的失配。使用电流镜来固定流过电阻的电流(其电流值从阶梯自身中得到)。电阻上的电压降是对失配的测量。
-基于增益的DLPM,基于图6中示出的比较器电路。
-基于判决级的DLPM,也基于图6中示出的比较器电路。
从DUT的特定部分的电路(放大器、比较器)中得到(复制)后两个电路,用于观测。为了计算各个传感器比较窗口,假定可以把ADC看作近似的线性***。
图10示出了所得到的电路,图10c示出了基准阶梯DLPM,图10b示出了数据判决DLPM,图10a示出了增益级DLPM。图10由此示出了基于ADC的真实结构的DLPM的可能的类型。
基准电压误差由电阻阶梯变化和噪声以及矩阵开关中的误差(主要是由于CMOS传输门中的电荷注入引起的)引起的。通过监测片上工艺参数偏差(如阈值电压、电流增益),提供了有价值的信息,可用于指导测试并且允许对所选的性能指标进行估计。通过指导和监测工艺变化所获得的信息可被再次使用并且对电路和/工艺校正进行补充。
定义了判决窗口的基准电压与DUT规范以及研究中的性能指标有关。为了更好地定义比较窗口,必须考虑实际设计中实现的数字校正和偏移消除。
通过从DUT自身得到DLPM电路,DLPM电路实现了一些理想特性:
i)设计成使得电路对待测量的目标参数的灵敏度最大,
ii)与所得到的被测器件的物理布局匹配,
iii)体积小而且独立,在断开状态不消耗功率,以及
iv)DLPM的设计足够灵活,从而能根据其被添加到的片上***以各种方式进行应用。
如上所述,能从DLPM电路中得出三个概括策略:增益级-DLPM、判决级-DLPM和电阻阶梯-DLPM。
可以使用为测试粗调ADC中的前置放大器所开发的相同策略来测试增益级(如ADC中的余量放大器)。所提出的方法可以直接变换成任何增益级,以能够通过对输出偏移的测量来检测失配问题。
可以通过把所提出的判决级DLPM策略适配于每个特定设计来测试ADC中的判决级。该策略基于破坏锁存器中的再生反馈以及随后通过对输出偏移的测量来感测工艺失配。
调整针对电阻阶梯DLPM所提出的相同方案可以测试内部基准电压,这通过对电压降的测量而给出了电阻失配的测量。
通过在判决发生变化之前扫描基准电压,可以得到与工艺变化有关的信息。通过在输出端发生转换之前扫描基准,转换点成为对工艺变化的影响的直接测量。
为了采用测试方法来估计DUT,根据多级ADC误差模型的原则定义了用于各种DLPM的识别窗口。
在一个示例中,总共125个DLPM可以布置在分成各部分的DUT中或周围,结果如图11a所示。105个DLPM的变化落在识别窗口内,20个结果表征为有故障。
选取三个随机“通过”DLPM和一个有故障的DLPM,这可以被假定为一组DLPM的四个测量值,如图11b所示。实际上,执行重复的单个DLPM测量以使得噪声误差最小,并且测量次数取决于测试时间预算。根据DLPM空间位置及其在被测电路中的对应匹配结构来对每个测量值施加权重。通常,认为空间上靠近它们的匹配结构的DLPM的测量值比其他不匹配的DLPM的测量值具有较大权重。换言之,结构距离匹配的DLPM越远,所分配的权重越小。
针对Nm次测量和N位分辨率,从经过加权的这些测量值相对于期望均值的方差的求和来估计器件存在故障的概率:
在图11b中,示出了从图11a得到的均值μ,以及每个测量值的加权求和及它们相对于真实测试限制的相对位置。如果均值落在方程(4)给出的限制之外,则器件被认为“可能有故障”。
典型的电路设计是基于最坏情况下的工艺可变性条件,从而确保在各个工艺角的电路功能。这存在一个缺点,电路大、需要很大功率并且更难达到期望的规格。因此,简单地选择一些的“宽松”设计条件会更好。通过DLPM测量得到的统计数据能够表征某些感兴趣的参数的当前工艺可变性条件(工艺角),从而实现最优设计环境。
类似地,如图11a所示,对于特定的工艺和设计来说,存在工艺相关LSB窗口的移位而导致的产量下降问题。该工艺相关信息允许根据大多数有故障的DLPM来设计重定中心。
在运行中,还可以从统计DLPM数据中进行测试限制设置。例如,如果已知真实测量的参数分布,则可以在被测器件的对应功能测试规范中更新上限和下限值,以提高产量。
因为根据如何定义基准来对器件是良好还是有故障作出判决,所以最重要的是正确地定义基准。基准定义对于DUT(多级ADC)的不同部分和不同DLPM来说是不同的。下面将针对粗调-微调ADC的上面的特定示例来讨论围绕基准值的选择的问题。
输入基准误差ein(等同于全部误差源中的各个误差源的贡献)为:
这是由每个误差源引起的ADC误差的极限,其小于1/2LSB,其中k为级数,VFS为满量程输入信号,G为级的增益。
粗调和微调ADC的判决级偏移移动粗调和微调ADC判决电平。如果使得粗调ADC判决电平移位的所有误差的组合没有超出校正范围,则通过数字校正来消除粗调ADC判决级偏移的影响。余量放大器上的偏移给出了微调ADC基准相对于粗调ADC和DAC范围的DC漂移。每个ADC比较器的输入端由于判决级偏移而引起的未补偿的剩余偏移由下式给出
其中,Voff|NC D为输入基准未补偿偏移,Voff D为判决级偏移,Gi-1为前一级的增益。施加±1/2LSB最大偏差引起对比较窗口的定义:
其中Gi为基于判决级的DLPM的增益。
S/H和余量放大器中的级增益误差可以被组合为对于线性非常关键的一个等效误差。余量放大器中的增益误差缩放余量信号(输入信号与DAC信号相减得到的信号)的总范围,并且在被施加任何非零余量时引起对下一级模拟输入的误差,这将产生不符合微调ADC范围的余量信号。如果对下一级的模拟输入的误差大于2r(其中r为级间增益误差校正之后剩余的分辨率)中的一部分,它将产生无法通过数字校正去除的转换误差。由于所有非零余量都受到级间增益误差的影响,所以转换范围界限从增益误差角度来讲没有特殊意义。双余量信号处理将余量放大器的误差扩散到整个微调范围上,这将改进线性度。
微调ADC范围内的误差引起类似于余量放大器增益误差的误差。因此,减法器和放大器的增益应当与微调ADC范围一致。微调ADC的输入为
Vfine=G(1+σi)R=GR+GσiR (8)
其中,R为余量信号,G为增益,σi为余量放大器的相对增益误差。为了把所得到的非线性度限定到±1/2LSB,则需要
余量放大器中的误差与G×R成比例,因此当G×R最大时,增益误差的影响最大。通过使用整个转换范围,可允许最小增益误差为
如果使得粗调ADC判决电平移位的所有误差的组合没有超过校正范围,则通过数字校正消除与粗调ADC串连的DAC增益误差的影响。两个剩余增益误差对级间增益误差有贡献,而级间增益误差和余量放大器增益误差对ADC线性度具有相同的影响。
粗调ADC和微调ADC中的线性度受到基准阶梯和前置放大器偏移、前置放大器的增益失配以及使得判决移位ΔV的前置放大器的非线性度所限定。所有这些误差源都可以由判决级偏移电压误差、级增益误差和内部基准电压中的误差来模拟,其比较窗口由下式给出:
其中Iref为电阻阶梯DLPM中的基准电流,VFS为转换器的满量程,Rj为电阻阶梯中每个电阻的值,而N为阶梯中的电阻总数。
通过检查图12(a)中理想余量与输入、图12(b)中在具有粗调ADC非线性的误差的情况下余量与输入以及在图12(c)中当应用整个范围时在具有粗调ADC非线性误差的情况下余量与输入的关系曲线来研究粗调ADC非线性的影响。
在图12(a)中,假定粗调ADC和DAC都是理想的。当输入位于粗调ADC所确定的判决电平之间时,粗调ADC和DAC输出都为恒定,因此,余量随输入增加。
图12(d)示出了有故障时的粗调ADC和DAC转移特性曲线,而图12(e)示出了故障经过数字校正的ADC转移特性曲线。
当输入越过判决电平时,粗调ADC和DAC输出在2位电平时增加1LSB,所以余量减小了微调ADC的转换范围的数字值。当粗调ADC具有某些非线性时,其中DAC仍为理想的,如用于类似示例的图12(b)所示,粗调ADC判决电平的两个电平被移位,一个移位-1/2LSB(n+1误差),另一个移位+2LSB(n+2误差)。当输入越过移位的判决电平时,余量减小了微调ADC的转换范围的数字值。如果增大第二级的转换范围以处理较大余量,则这些余量被编码并且误差被校正(图12(c))。这个处理被称为数字校正。
通过向微调ADC添加过量程,明显减小了对粗调ADC的精度需求。
然而,由于微调ADC的输出没有经过校正,所以此处的粗调ADC误差的确导致ADC的非线性,但是通过在微调ADC之前的组合的级间增益能减小ADC非线性度。图12(d)示出了有故障时的DAC转移特性曲线;注意,故障引起了过量程以及电平移位误差。图12(e)示出了借助ADC的包括校正逻辑的剩余部分来处理这些数据。
数字校正不会遮掩故障所产生的所有误差,因此,电路存在故障:另一方面,由于已经超过窗口比较器门限,所以故障也是“被检测到的故障”。DAC的基准以及输入信号和DAC输出两者相减的结果确定了整个ADC可获得的精度。完全按DAC非线性度来算的余量信号R是错误的:
R=GVin-DACcout-δl (12)
其中,DACout为DAC的理想输出,G为增益,而δl为DAC非线性误差。为了把所得到的非线性度限制到小于1/2LSB,则
微调ADC的线性度确定了ADC总共可获得的线性度。然而,由于余量放大器提供了增益,所以该增益因子减小了线性度需求。该量化中的误差增大了总体ADC的DNL。
传感器优选地由复制了被测器件电路的电路构成,即,使用相同元件(即,由相同层制成的相同器件类型)并且使用至少部分复制了DUT的电路部分的电路布局。然而,如果可以模拟传感器与DUT之间的差异,则传感器可以不同于DUT,从而可以把传感器的响应映射到DUT的期望响应。传感器可以包括简单的晶体管电路,并且随后可以使用监测结果来计算所观测到的工艺变化对DUT的影响。
上面针对粗调-微调ADC给出了具体的分析,但是应当理解的是,本发明可以适应于任何被测器件。
其他各种变型对于本领域技术人员来说是明显的。
Claims (10)
1.一种集成电路,包括被测器件和嵌入式测试电路,其中嵌入式测试电路包括:
多个工艺监测传感器(14);
门限电路(22),用于将传感器信号与具有上限和下限的门限窗口比较;
数字接口(17),用于输出门限电路信号,
其中,工艺监测传感器(14)包括基于被测器件的电路元件的电路。
2.如权利要求1所述的电路,还包括至少一个放大器(20),用于对传感器信号进行放大。
3.如权利要求1或2所述的电路,其中传感器(14)被嵌入到被测器件的集成结构中和/或设置在被测器件外设的周围。
4.如前述任一权利要求所述的电路,其中传感器(14)用来监测工艺参数变化。
5.如前述任一权利要求所述的电路,其中嵌入式测试电路包括数字控制逻辑,作为与外部测试电路的接口,所述数字控制逻辑访问嵌入式测试电路的扫描链(18)。
6.如前述任一权利要求所述的电路,其中工艺监测传感器(14)独立于被测器件而被驱动。
7.如权利要求6所述的电路,其中工艺监测传感器(14)在功能上没有连接到被测器件。
8.如前述任一权利要求所述的电路,其中数字接口提供对门限电路信号的采样和数字化处理。
9.如前述任一包括用于对传感器信号进行放大的至少一个放大器(20)的权利要求所述的电路,其中工艺监测传感器(14)、至少一个放大器(20)以及门限电路(22)每一个都包括基于被测器件的电路元件的电路。
10.一种测试集成电路的方法,包括对与被测器件有关的嵌入式测试电路进行分析,其中嵌入式测试电路包括多个工艺监测传感器(14),所述多个工艺监测传感器包括基于被测器件的电路元件的电路;门限电路(22),用于将传感器信号与具有上限和下限的门限窗口比较;数字接口(17),用于输出门限电路信号,
其中,所述方法包括使用独立于被测器件的操作的嵌入式测试传感器来监测工艺参数变化。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07107300.1 | 2007-05-02 | ||
EP07107300 | 2007-05-02 | ||
PCT/IB2008/051679 WO2008135917A1 (en) | 2007-05-02 | 2008-04-30 | Ic testing methods and apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101675349A true CN101675349A (zh) | 2010-03-17 |
Family
ID=39720311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880014544A Pending CN101675349A (zh) | 2007-05-02 | 2008-04-30 | Ic测试方法和设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8310265B2 (zh) |
EP (1) | EP2145196A1 (zh) |
CN (1) | CN101675349A (zh) |
WO (1) | WO2008135917A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102928774A (zh) * | 2012-11-15 | 2013-02-13 | 福建一丁芯光通信科技有限公司 | 用于混合信号集成电路的可测性电路 |
CN103439646A (zh) * | 2013-08-28 | 2013-12-11 | 深圳华越天芯电子有限公司 | 一种模拟电路测试矢量生成方法 |
CN106020170A (zh) * | 2016-07-07 | 2016-10-12 | 工业和信息化部电子第五研究所 | SoC健康监测的方法、装置及*** |
CN106093631A (zh) * | 2016-06-03 | 2016-11-09 | 温州大学 | 一种具备位置识别的电子设备测试***及ip设定方法 |
CN109557842A (zh) * | 2017-09-27 | 2019-04-02 | 日本电产株式会社 | 运算电路、控制电路及显示装置姿态检测*** |
CN114062896A (zh) * | 2021-11-11 | 2022-02-18 | 深圳市慧邦电子科技有限公司 | 一种集成电路的成品测试方法和存储介质 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8531197B2 (en) * | 2008-07-17 | 2013-09-10 | Freescale Semiconductor, Inc. | Integrated circuit die, an integrated circuit package and a method for connecting an integrated circuit die to an external device |
US8966414B2 (en) | 2009-05-29 | 2015-02-24 | Cypress Semiconductor Corporation | Implementing a circuit using an integrated circuit including parametric analog elements |
US9858367B1 (en) * | 2009-08-31 | 2018-01-02 | Cypress Semiconductor Corporation | Integrated circuit including parametric analog elements |
TW201225529A (en) * | 2010-12-03 | 2012-06-16 | Fortune Semiconductor Corp | Test mode controller and electronic apparatus with self-testing thereof |
US8543878B1 (en) * | 2011-10-28 | 2013-09-24 | Altera Corporation | Apparatus and a method to test a parametric structure utilizing logical sensing |
US20140266290A1 (en) * | 2013-03-14 | 2014-09-18 | Bhavin Odedara | Process detection circuit |
US20140365838A1 (en) * | 2013-06-11 | 2014-12-11 | Lsi Corporation | Integrated circuit comprising test circuitry for testing fan-out paths of a test control primary input |
US9003244B2 (en) | 2013-07-31 | 2015-04-07 | International Business Machines Corporation | Dynamic built-in self-test system |
US9772372B2 (en) | 2014-01-30 | 2017-09-26 | Texas Instruments Incorporated | Kill die subroutine at probe for reducing parametric failing devices at package test |
US9547035B2 (en) * | 2014-04-30 | 2017-01-17 | Keysight Technologies, Inc. | System and method for converging current with target current in device under test |
CN107431486B (zh) * | 2015-03-17 | 2020-10-09 | 华为技术有限公司 | 混合信号集成电路 |
KR20170066082A (ko) | 2015-12-04 | 2017-06-14 | 삼성전자주식회사 | Bist 회로, 이를 포함하는 메모리 장치 및 이의 동작방법 |
US10527503B2 (en) | 2016-01-08 | 2020-01-07 | Apple Inc. | Reference circuit for metrology system |
US20170357829A1 (en) * | 2016-06-13 | 2017-12-14 | Samsung Electronics Co., Ltd. | Integrated circuit, mobile device having the same, and hacking preventing method thereof |
KR102670373B1 (ko) | 2016-10-12 | 2024-05-28 | 삼성전자주식회사 | 반도체 소자 검사 장치 및 이를 포함하는 시스템 |
US10481202B2 (en) * | 2017-02-13 | 2019-11-19 | Qualcomm Incorporated | In-field self-test controller for safety critical automotive use cases |
KR102493473B1 (ko) | 2017-11-15 | 2023-01-31 | 프로틴텍스 엘티디. | 집적 회로 마진 측정 및 고장 예측 장치 |
TWI835631B (zh) | 2017-11-23 | 2024-03-11 | 以色列商普騰泰克斯有限公司 | 積體電路板失效檢測 |
US10359469B2 (en) * | 2017-12-12 | 2019-07-23 | Nxp Usa, Inc. | Non-intrusive on-chip analog test/trim/calibrate subsystem |
EP3737953A4 (en) | 2018-01-08 | 2021-10-13 | Proteantecs Ltd. | INTEGRATED CIRCUIT WORKLOAD, TEMPERATURE AND / OR SUB-THRESHOLD LEAK SENSOR |
US11740281B2 (en) | 2018-01-08 | 2023-08-29 | Proteantecs Ltd. | Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing |
US10628275B2 (en) * | 2018-03-07 | 2020-04-21 | Nxp B.V. | Runtime software-based self-test with mutual inter-core checking |
TWI828676B (zh) * | 2018-04-16 | 2024-01-11 | 以色列商普騰泰克斯有限公司 | 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 |
WO2019244154A1 (en) | 2018-06-19 | 2019-12-26 | Proteantecs Ltd. | Efficient integrated circuit simulation and testing |
JP6838589B2 (ja) * | 2018-09-18 | 2021-03-03 | 株式会社デンソー | 回路異常検出装置 |
CN109633413A (zh) * | 2018-12-28 | 2019-04-16 | 芯海科技(深圳)股份有限公司 | 一种32位mcu芯片测试***及其测试方法 |
CN113474668A (zh) | 2018-12-30 | 2021-10-01 | 普罗泰克斯公司 | 集成电路i/o完整性和退化监测 |
US11251139B2 (en) | 2019-01-22 | 2022-02-15 | X-Celeprint Limited | Secure integrated-circuit systems |
US11322460B2 (en) | 2019-01-22 | 2022-05-03 | X-Celeprint Limited | Secure integrated-circuit systems |
EP4070315A4 (en) | 2019-12-04 | 2023-11-29 | Proteantecs Ltd. | MONITORING DEGRADATION OF A STORAGE DEVICE |
IL297427A (en) | 2020-04-20 | 2022-12-01 | Proteantecs Ltd | Inter-chip connectivity monitoring |
KR20220003231A (ko) | 2020-07-01 | 2022-01-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 구동 방법 |
WO2022150744A1 (en) | 2021-01-11 | 2022-07-14 | Ysi, Inc. | Induced crosstalk circuit for improved sensor linearity |
US11921160B2 (en) * | 2022-06-07 | 2024-03-05 | Synopsys, Inc. | Using scan chains to read out data from integrated sensors during scan tests |
US11815551B1 (en) | 2022-06-07 | 2023-11-14 | Proteantecs Ltd. | Die-to-die connectivity monitoring using a clocked receiver |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012639A (ja) * | 1998-06-24 | 2000-01-14 | Toshiba Corp | モニターtegのテスト回路 |
US6191603B1 (en) * | 1999-01-08 | 2001-02-20 | Agilent Technologies Inc. | Modular embedded test system for use in integrated circuits |
US6169442B1 (en) * | 1999-04-13 | 2001-01-02 | Analog Devices, Inc. | IC monitoring chip and a method for monitoring temperature of a component in a computer |
US6885700B1 (en) * | 1999-09-23 | 2005-04-26 | University Of Washington | Charge-based frequency measurement bist |
US6281699B1 (en) | 2000-03-15 | 2001-08-28 | Teradyne, Inc. | Detector with common mode comparator for automatic test equipment |
JP2002359289A (ja) * | 2001-03-29 | 2002-12-13 | Mitsubishi Electric Corp | プロセスモニタ回路を備えた半導体装置、その試験方法、並びにその製造方法 |
JP4191401B2 (ja) * | 2001-09-25 | 2008-12-03 | 株式会社リコー | 電子写真用トナー、画像形成方法、収納容器及び画像形成装置 |
US6903564B1 (en) * | 2003-11-12 | 2005-06-07 | Transmeta Corporation | Device aging determination circuit |
US7222261B2 (en) * | 2002-06-19 | 2007-05-22 | Teradyne, Inc. | Automatic test equipment for design-for-test (DFT) and built-in-self-test circuitry |
US7309998B2 (en) * | 2002-12-02 | 2007-12-18 | Burns Lawrence M | Process monitor for monitoring an integrated circuit chip |
US7054787B2 (en) * | 2003-01-23 | 2006-05-30 | Sun Microsystems, Inc. | Embedded integrated circuit aging sensor system |
-
2008
- 2008-04-30 EP EP08738041A patent/EP2145196A1/en not_active Withdrawn
- 2008-04-30 WO PCT/IB2008/051679 patent/WO2008135917A1/en active Application Filing
- 2008-04-30 CN CN200880014544A patent/CN101675349A/zh active Pending
- 2008-04-30 US US12/596,734 patent/US8310265B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102928774A (zh) * | 2012-11-15 | 2013-02-13 | 福建一丁芯光通信科技有限公司 | 用于混合信号集成电路的可测性电路 |
CN102928774B (zh) * | 2012-11-15 | 2014-12-10 | 福建一丁芯光通信科技有限公司 | 用于混合信号集成电路的可测性电路 |
CN103439646A (zh) * | 2013-08-28 | 2013-12-11 | 深圳华越天芯电子有限公司 | 一种模拟电路测试矢量生成方法 |
CN106093631A (zh) * | 2016-06-03 | 2016-11-09 | 温州大学 | 一种具备位置识别的电子设备测试***及ip设定方法 |
CN106020170A (zh) * | 2016-07-07 | 2016-10-12 | 工业和信息化部电子第五研究所 | SoC健康监测的方法、装置及*** |
US11231702B2 (en) | 2016-07-07 | 2022-01-25 | Fifth Electronics Research Institute Of Ministry Of Industry And Information Technology | Method, device and system for health monitoring of system-on-chip |
CN109557842A (zh) * | 2017-09-27 | 2019-04-02 | 日本电产株式会社 | 运算电路、控制电路及显示装置姿态检测*** |
CN109557842B (zh) * | 2017-09-27 | 2021-10-26 | 日本电产株式会社 | 运算电路、控制电路及显示装置姿态检测*** |
CN114062896A (zh) * | 2021-11-11 | 2022-02-18 | 深圳市慧邦电子科技有限公司 | 一种集成电路的成品测试方法和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
US8310265B2 (en) | 2012-11-13 |
WO2008135917A1 (en) | 2008-11-13 |
US20100127729A1 (en) | 2010-05-27 |
EP2145196A1 (en) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101675349A (zh) | Ic测试方法和设备 | |
US8183910B2 (en) | Circuit and method for a digital process monitor | |
US8510073B2 (en) | Real-time adaptive hybrid BiST solution for low-cost and low-resource ate production testing of analog-to-digital converters | |
Arabi et al. | On chip testing data converters using static parameters | |
US7868794B2 (en) | Methods and apparatus to test and compensate multi-channel digital-to-analog converters | |
KR100561557B1 (ko) | 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법 | |
US20170338831A1 (en) | A/d conversion circuit | |
US6766266B1 (en) | Testing device and testing method for semiconductor integrated circuits | |
US7440346B2 (en) | Semiconductor device | |
US7036061B2 (en) | Structural input levels testing using on-die levels generators | |
Zjajo et al. | BIST method for die-level process parameter variation monitoring in analog/mixed-signal integrated circuits | |
US6549150B1 (en) | Integrated test structure and method for verification of microelectronic devices | |
US9519026B2 (en) | Compressed scan testing techniques | |
Xing et al. | A fully digital-compatible BIST strategy for ADC linearity testing | |
TWI384241B (zh) | 測量設備、測試系統以及測量方法 | |
Wey | Mixed-signal circuit testing-A review | |
Huang et al. | A pre-and post-bond self-testing and calibration methodology for SAR ADC array in 3-D CMOS imager | |
Hafed et al. | Test and evaluation of multiple embedded mixed-signal test cores | |
US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
KR100798837B1 (ko) | Ic 테스터 | |
US7042242B2 (en) | Built-in self test technique for programmable impedance drivers for RapidChip and ASIC drivers | |
Kim et al. | Simultaneous static testing of A/D and D/A converters using a built‐in structure | |
Hasler | Special Session: Testing and Characterization for Large-Scale Programmable Analog Systems | |
Hemanthkumar | Implementation of Monotonicity Testing Utilizing On Chip Resources for Test Time Reduction | |
Kim et al. | Spectral leakage-driven loopback scheme for prediction of mixed-signal circuit specifications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100317 |