TW200913239A - Semiconductor package and manufacturing method thereof - Google Patents

Semiconductor package and manufacturing method thereof Download PDF

Info

Publication number
TW200913239A
TW200913239A TW097124527A TW97124527A TW200913239A TW 200913239 A TW200913239 A TW 200913239A TW 097124527 A TW097124527 A TW 097124527A TW 97124527 A TW97124527 A TW 97124527A TW 200913239 A TW200913239 A TW 200913239A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor
filter
spacer
semiconductor package
Prior art date
Application number
TW097124527A
Other languages
English (en)
Inventor
Yuki Suto
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of TW200913239A publication Critical patent/TW200913239A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

200913239 九、發明說明： 【發^明所屬冷^技相牙領滅^】 發明領域 本發明係有關一種半導體封裝體及其製造方法，詳言 5之，係有關於配置於半導體封裝體之濾波器之剝離對策。 本申請案基於2007年6月29曰已於曰本申請之特願 2007-171915號而主張優先權，並在此引用其内容。 C先前技術:J 發明背景 10 近來之手機及可攜資訊終端、數位相機等行動電子機 器之攜帶性及輕量化已反映形成極大之市場需求。因此， 必須使所搭載之半導體IC等各種晶片進而小型、薄型化， 並需要穩定之製程。 該等行動電子機器所搭載之CCD、CMOS等所代表之 15光學半導體裝置，則使用紅外線截止片等光學濾波器。該 等光學滤波器應用於光學半導體之晶圓級封裝時，可對玻 璃基板成膜形成光學濾波器，而進行加工。 習知之對玻璃基板成膜形成濾波器之製程，則有於封 農加工結束後’對玻璃基板成膜形成濾波器之方法，及初 20始即對玻璃基板成膜形成濾波器而進行封裝加工之方法。 為保護濾、波器而於封裝内部形成濾波器時，係採用後者之 方法。又’前者係採就各個封裝形成濾波器之作業，後者 則有以晶圓級一次形成濾波器之優點。 第13圖係於封裝内部形成濾波器之習知之半導體封裝 5 200913239 體之製程截面圖。該半導體封褒體40之製程如第13⑻圖所 不，係於封蓋基板44之一面44a全面上配置渡波器46。其 次，藉間隔件45而接合濾波器46與半導體基板42。然後， 如第13(b)圖所示，於圖中L虛線所示部位上切割半導體晶 5圓。上述切割所得之切屑則如第13(d)圖所示，可能發生濾 波器46之剝離60。該濾波器46之剝離60並可能因可靠度測 試而擴大’而成為使半導體封裝體40故障之原因。又，因 間隔件45直接接合於濾波器46 ’故若濾波器46與封蓋基板 44之密著性不佳，則可能因間隔件45之膨脹收縮所致之應 10 力而使濾波器46發生剝離。 【明内J 發明揭示 發明欲解決之問題 本發明係有鑑於上述問題而設計者，而以提供一種可 15抑制切割製程時之切屑所導致濾波器之剝離之半導體封裝 體為第1目的。又，本發明炎以提供一種可抑制切割處理時 發生濾波器之剝離之半導體封裝體之製造方法為第2目的。 用以欲解決問題之手段 本發明之半導體封裝體（第1態樣係種半導體封裝 20體，至少包含：半導體基板，於一面上配置有半導體裝置； 封蓋基板，具有與前述半導體基板之一面隔有間隔而與前 述半導體基板對向配置之/面’該面在全域中設有平坦 部，或除平坦部之外亦設有爲部之巧部；及，間隔件’位 於前述封蓋基板上，而突設於與前述半導體基板對向之一 200913239 面之平坦部或凸部上，用以接合前述封蓋基板與前述半導 體基板；此外，並包含配置於前述封蓋基板之濾波器，前 述濾波器位於與前述半導體裝置重疊之位置，且不與前述 間隔件重疊。 5 本發明之半導體封裝體之第2態樣係在前述第1態樣 中，使前述濾波器依前述半導體基板、前述濾波器、前述 封蓋基板之順序而重疊配置。 本發明之半導體封裝體之第3態樣係在前述第1態樣 中，使前述濾波器依前述半導體基板、前述封蓋基板、前 10 述渡波器之順序而重疊配置。 本發明之半導體封裝體之第4態樣係在前述第1態樣 中，使前述濾波器由第1濾波器與第2濾波器構成，並依前 述半導體基板、前述第1濾波器、前述封蓋基板、前述第2 濾波器之順序而重疊配置。 15 本發明之半導體封裝體之第5態樣至少包含：電極，係 位於前述半導體基板之一面側，且與前述半導體裝置電性 連接；貫通電極，係由前述半導體基板之另一面側朝前述 電極設置；及焊料凸塊，係與前述貫通電極電性連接而成。 本發明之半導體封裝體製造方法之第1態樣係一種半 20 導體封裝體之製造方法，且前述半導體封裝體包含有：半 導體基板，係於一面上配置有半導體裝置；封蓋基板，具 有與前述半導體基板之一面隔有間隔地與前述半導體基板 對向配置之一面，該面在全域中設有平坦部，或除平坦部 之外亦設有局部之凸部；及間隔件，係位於前述封蓋基板 7 200913239 上’且大5又於與前述半導體基板對向之一面之平坦部咬凸 部上，並接合前述封蓋基板與前述半導體基板。此外，更 包含配置於如述封蓋基板之滤波器，前述渡波器位於與前 述半導體裝置重疊之位置，且不與前述間隔件重疊。該製 5造方法至少依序包含：第1步驟，於前述封蓋基板上形成前 述濾、波器，第2步驟，將於一面上配置有複數彼此隔著分離 部之前述半導體裝置的半導體基板、及配置有前述複數濾 波器之前述封蓋基板，於前述分離部處藉間隔件接合；及， 第3步驟，於存在前述間隔件之領域内，朝前述半導體基板 10與前述封蓋基板之重疊方向切割前述封蓋基板、前述複數 半導體裝置、前述半導體基板及前述間隔件所構成之構造 體。 本發明之半導體封裝體製造方法之第2態樣係在前述 第2步驟之後’依序包含以下步驟：形成電性連接前述半導 b體基板之另-面側至前述半導體裝置之貫通電極；及形成 與前述貫通電極電性連接之焊料凸塊。 發明效果 本發明之半導體封裝體中，與一面上配置有半導體裝 置之半導體基板之-面隔有間隔而對向配置有封蓋基板。 2〇間隔件位於該封蓋基板上，而突設於與半導體基板對向之 面上，並接合半導體基板與封蓋基板。又，渡波器配置於 封蓋基板上而與半導體裝置重疊，並位於不與間隔件重叠 之位置上。 藉上述構造’半導體封裝體之切割部位位於間隔件之 8 200913239 二分位置上，故不致切割濾波器，而可預防切屑所致濾波 器之剝離。 又，本發明之半導體封裝體之製造方法中，對封蓋基 板之一面重疊半導體裝置而形成濾波器後，間隔件係於不 5 與濾波器重疊之位置上，使設有分離部而配置複數半導體 裝置之半導體基板與封蓋基板對向而接合。然後，在間隔 件之二分部位上切割半導體基板、封蓋基板及間隔件所接 合構成之構造體。上述製程中，濾波器並未配置於半導體 封裝體之切割處，故切割製程中，可預防因切屑而使濾波 10 器由封蓋基板剝離。 圖式簡單說明 第1(a)、1(b)圖係顯示本發明第1實施例之一例之半導 體封裝體之截面圖。 第2(a)、2(b)圖係顯示本發明第1應用例之一例之半導 15 體封裝體之截面圖。 第3(a)、3(b)圖係顯示本發明第2實施例之一例之半導 體封裝體之截面圖。 第4(a)、4(b)圖係顯示本發明第2應用例之一例之半導 體封裝體之截面圖。 20 第5(a)、5(b)圖係顯示本發明第3實施例之一例之半導 體封裝體之截面圖。 第6(a)、6(b)圖係顯示本發明第3應用例之一例之半導 體封裝體之截面圖。 第7(a)〜(c)圖係本發明第1實施例之半導體封裝體之截 9 200913239 面製程圖。 第8(a)〜8(e)圖係本發明第2實施例之半導體封裝體之 截面製程圖。 第9(a)〜9(e)圖係本發明第3實施例之半導體封裝體之 5 截面製程圖。 第10(a)〜10(e)圖係本發明第1實施例之設有貫通電極 及焊料凸塊之半導體封裝體之截面製程圖。 第11(a)〜11(g)圖係本發明第2實施例之設有貫通電極 及焊料凸塊之半導體封裝體之截面製程圖。 10 第12(a)〜12(g)圖係本發明第3實施例之設有貫通電極 及焊料凸塊之半導體封裝體之截面製程圖。 第13(a)〜13(d)圖係習知之半導體封裝體之截面製程圖 與濾波器剝離後之模式圖。 【實施方式3 15 用以實施發明之最佳形態 以下參照画式說明本發明。 本發明不受限於這些實施例。 第1實施例 第1圖係顯示本發明之半導體封裝體之第1實施例之截 20 面圖。 半導體封裝體10A中，半導體裝置11配置於半導體基板 12之一面12a上。與該半導體基板12隔有間隔13而對向配置 有封蓋基板14。又，間隔件15突設於與半導體基板12對向 之面14a上，而接合有半導體基板12與封蓋基板14。進而， 10 200913239 於封蓋基板14之一面Ua上配置有濾波器16，而使其與半導 體裝置11重疊但不與間隔件丨5重疊。 關於半導體H卜宜使用CCD或CMOS等影像感測 器。又，亦可使用]ViEMSdVticro Electro Mechanical System) 5裝置等，並可舉微繼電器、微動開關、壓力感測器、加速 度感測器、高頻濾波器、微鏡片等為其一例。 關於半導體基板^，其材質可使用諸如石申化録、玻璃、 肖£、鍺H又，半導體基板12之—面12a上，宜配置 有與半導體裝置11電性連接而成之電極1?。該電極17若與 W半導體裝置11電性連接’則無特別限制，其配置部位宜在 半導體基板之一面12a上。關於電極17之材質，則可使用 Al、Al-Cu、Al-Si-Cu等。其可使用作為1/〇焊墊。 關於間隙13，並無特別限制，可因應半導體裝置丨丨所 要求之規格等條件而自由加以選擇，但若為諸如數#m〜數 15百之範圍内，則可在半導體裝置u周圍確保充分之空 間，並可抑制像素電路10之大小。 舉例言之’半導體裝置11為c c D或c Μ 0 S等影像感測器 時，一旦半導體基板12與封蓋基板14之距離過近，可能較 易文到附著於封蓋基板14上之微塵等之影響，此時，則可 2〇藉間隔件15，而使半導體基板12與封蓋基板14之間所讀保 之間隙13發揮最大限度之功能。
關於封蓋基板14，其與半導體裝置丨丨之上方隔有間隔 13而配置，具有保護半導體裝置11等功能。封蓋基板14之 材質可使用樹脂、玻璃、金屬等所構成之板材，應用於CCD 200913239 或CMOS等光學半導體裝置時，則宜使用具有透光性之玻璃 等材質。又，其宜與半導體基板12平行而對向配置。 間隔件15為確保半導體基板12與封蓋基板14之間隙 U，在接合封蓋基板14與半導體基板12時，將不間斷地包 5圍半導體裝置11周圍，且，設於不致覆蓋半導體裴置11上 之預定位置。藉此，半導體裝置η周圍之空間13即可藉半 導體基板12、封蓋基板14及間隔件15而氣密封閉。間隔件 15所使用之材質則可舉諸如感光性或非感光性之樹脂…V 硬化型樹脂、可見光硬化型樹脂、紅外光硬化型樹脂、熱 10硬化型樹脂等)所構成之清漆、糊漿、乾膜等為例。 適用於構成間隔件15之材質，可因應半導體封裝體之 使用環境而適當加以選擇，尤其，以聚醯亞胺及紛系樹脂 等耐藥性及耐熱性優良之樹脂為佳。若使用聚醯亞胺樹 脂，在形成層狀後進行焙燒，即可引發交聯反應而提昇耐 15 藥性及耐熱性。 構成間隔件15之材質若具有感光性，則前述感光性材 質可舉環氧丙烯酸酯等感光性樹脂、感光性玻璃糊等為例。 焙燒聚醯亞胺樹脂或玻璃糊時’藉將間隔件15形成於 封蓋基板14側，並在接合封蓋基板14與半導體基板12之 20前，進行間隔件15之焙燒，即可藉焙燒之熱而避免半導體 裝置11受損。 又’使間隔件15為Sn或Au等之金屬接合或玻璃、Si等 之金屬接合，即可氣密封閉半導體封裝體。藉此，並可防 止間隙13内發生凝結。 12 200913239 關於濾波器16， 所使用之濾波器16之種類並無限制，
時，則宜使用紅、綠、 途而自由選擇為陷波濾波器、ND濾 使用CCD或CMOS作為半導體裝置 藍所構成之原色濾波器、由青色、 洋紅1、、綠所構成之補色濾波器、紅外線截止片等。 本發明中’渡波器16在與半導體裝置η重疊之位置 上’配置於封蓋基板14之面丨4&側。該濾波器16可直接配置 於封蓋基板14之面14a上’亦可經封蓋基板14之面14a上所 配置之某物而配置。又，該濾波器16之配置位置亦為不與 10切割部位重疊，且亦不與間隔件15直接重疊之位置，故可 抑制切割時之切屑所導致濾波器16之剝離。又，濾波器16 並未與間隔件15接合’故可預防間隔件15之膨脹收縮所致 濾波器16之剝離。進而，濾波器16並非配置於封蓋基板14 之全面上，故可缓和滤波器16之應力所致封蓋基板14之翹 15 曲。 弟2實施例 如第3圖所示，本發明中，濾波器26亦可配置於封蓋基 板24之另一面24b側。此時，濾波器26可直接配置於封蓋基 板24之另一面24b上，亦可經該封蓋基板24之另一面24b上 20 所配置之某物而配置濾波器26。又，該濾波器26之配置位 置不與切割部位重疊，故不致受制於切割時之切屑。進而， 其亦未與間隔件25接觸，故可避免以往因間隔件25之膨脹 收縮之應力而導致濾波器26剝離之問題。該濾波器26設於 半導體封裝體20之外周部，故可在對半導體裝置21入射之 13 200913239 餘光入射至半導體封裝體20之前，即加以阻蔽。 第3實施例 如第5圖所示，本發明中，濾波器36亦可配置於封蓋基 板之一面34a及另一面34b兩側。即，依半導體基板32、第1 5 濾波器36a、封蓋基板34、第2濾波器36b之順序而重疊配 置。關於該第1濾波器36a及第2濾波器36b之配置，可直接 配置於封蓋基板34上，亦可經封蓋基板34上所配置之某物 而間接配置。上述任一種情形，皆與前述2實施例相同，第 1濾波器36a及第2濾波器36b配置於不與間隔件35重疊之位 10置，故可預防切割時之切屑所致濾波器之剝離。又，與上 述實施例相同，間隔件35並未與兩濾波器36a、36b直接接 合，故亦可預防因間隔件35之膨脹收縮之應力而使該等濾 波器36剝離。進而，封蓋基板34之兩面上配置有濾波器％ 時，封蓋基板34兩面將承受濾波器36之應力，故可緩和封 15蓋基板34之翹曲。若為光學半導體裝置，則改變該第丨濾波 器36a與第2遽波器36b之組合’諸如改變ND渡波器與帶通 遽波器之組合等，即可製作對應各種狀況之光學半導體封 裝30。 20 本發明之半導體封裝體中，第1實施例之第1應用例如 第2⑷圖所示，係—於封蓋基板14設有凸部14P者。間隔件 15由樹脂構斜，樹脂之滲透餘較高， 可能於間-内發生凝結。又，半導= =盍==離若較短，則將發生拍攝特性等之光學 問喊。為改善心二者’於封蓋基板14設置凸部i4p，即可 14 200913239 使參透係數較高之樹脂層減薄，並抑制凝結，而，藉控制 封蓋基板14之凸部14p，則可調節半導體基板12與封蓋基板 14之距離。此時，接合半導體基板12與封蓋基板14之凸部 14p之間隔件15之南度宜為0.5〜3 gm。又，半導體基板12 至封蓋基板14之距離則宜為10〜i〇0//m。
20 本發明之第2實施例之第2應用例如第4(a)圖所示，係一 於封蓋基板24設有凸部24p者。藉以上構造，可獲與第1應 用例相同之效果。 本發明之第3實施例之第3應用例如第6(a)圖所示’係一 於封蓋基板34設有凸部34p者。藉以上構造，可獲與第1應 用例及第2應用例相同之效果。 又，本發明之半導體封裝體中，如第1(b)圖所示，亦可 設置貫通電極18與焊料凸塊19。由半導體基板12之另一面 12b側朝電極17設置貫豸電極18，與該貫通電極_性連接 而設置焊料凸塊19。又，同樣地，第2實施例與第3實施例 中’分別如第3⑻、5_所示，可形成貫通電極28、38與 焊料凸塊29、39。 關心逋鬼_，電極17可經貫通電極18而形成盘外 部導通之導電路。貫通電極18之形狀並無特別限制，^宜 相對於半導體裝置η設置於直角方向上。1_宜❹ 锡或銅等金屬。亦可於轉縣板12之另-面12b上形成背 面配線層，以與該貫通電極18接合。 關於焊料凸塊19，可加以形成於配置有貫通電極18之 半導體基板之另-面12b上，而設成與貫通電極18電性連 15 200913239 接。關於焊料凸塊19之材質，所使用之焊料合金並無特別 限制，但使用無鉛之焊料合金時，宜使用如八83 〇(：11〇 5或 SnAg3.5Cu0.7，而以SnAg3.OCu〇 5為更佳。又焊料凸塊 19之大小及形成焊料凸塊19之間隔並無特別限制，但大小 5 宜為30〜250 # m ’間隔則宜為1〇〇〜4〇〇 # m。 設置貫通電極18及焊料凸塊19，與習知之絲焊法相 比’可使訊號速化。 本發明之第1實施例中，即便為設有貫通電極及焊料凸 塊之半導體封裝體，亦可同樣使用於封蓋基板設有凸部14p 10者作為第4應用例。間隔件15由樹脂構成時，樹脂之滲透係 數較高，樹脂之封閉厚度較厚時，則可能於間隙13内發生 凝結。又’半導體基板12至封蓋基板14之距離若較短，則 將發生拍攝特性等之光學問題。為改善前述二者，於封蓋 基板14設置凸部14p’即可使滲透係數較高之樹脂層減薄， 15 並抑制凝結’而，藉控制封蓋基板14之凸部14p，則可調節 半導體基板12與封蓋基板14之距離。此時，接合半導體某 板12與封蓋基板14之凸部14p之間隔件15之高度宜為〇5〜3 "m。又，半導體基板12至封蓋基板14之距離則宜為1〇〜1〇〇 /am。 2〇 又，本發明之第2實施例中，即便為設有貫通電極及焊 料凸塊之半導體封裝體，亦如第4(b)圖所示’於封蓋基板24 設有凸部24p而為第5應用例。藉以上構造，可獲與第4應用 例相同之效果。 進而，本發明之第3實施例中，即便為設有貫通電極及 200913239 焊料凸塊之半導體封裝體，亦如第6(b)圖所示，於封蓋基板 34設有凸部34p而為第6應用例。藉以上構造，可獲與第4應 用例及第5應用例相同之效果。 (製造方法） 5 第1實施例 第1實施例之半導體封裝體10A之製造方法，首先係如 第7_所示，於封蓋基板14之面14a上形成滤波器16。（在 此’第7(a)圖之封蓋基板14係半導體封裝體i〇a之封蓋基板 14之求σ體η’)於封蓋基板14上形成該渡波器16之方法之 10 -例’係對封蓋基板！4之一面Ma使用旋塗機等形成感光性 樹脂，然後藉光刻法，配合使用狀況而形成圖形。前述感 光性樹脂之材質，宜使用以光聚合型之丙歸酸樹脂或光交 聯型聚乙烯醇為基質者。又，形成渡色器時亦可以顏料 已分散之聚合物前驅物作為著色樹脂層，再藉触刻法加以 15形成。又，亦可藉蒸鍍，而積層Ti02、Si02、MgF2、Ta2〇5 等。 " 其次’如第7(b)圖所示，對封蓋基板14突設而形成間隔 件15，並接合配置有半導體裝置u及電極17之半導體基板 12’。（在此’第7(b)圖之半導體基板12係半導體封裝體說 20之半導體基板12之集合體12，)使封蓋基板14與半導”美杯 12’相對’並料導縣板12之—面12a接合形成於料基 板14之一面14 a之間隔件丨5。藉此，即可以間隔件丨5接合半 導體基板I2與封蓋基板H。接合則宜使用環氧樹脂或感光 性BCB樹脂等進行之。 17 200913239 其次，沿第7(b)圖所示之切割線L將半導體基板丨2、間 隔件15及封蓋基板14以切割機等加以切割，以使間隔件15 一分為二，則如第7(c)圖所示，可製得本實施例之半導體封 裝體10A。 5 依據本發明之半導體封裝體10A之製造方法，濾波器16 並非形成於封蓋基板14之一面14a之全面上，僅形成於面之 局部上’故可緩和濾波器16之應力所致封蓋基板Η之翹 曲。又，濾波器16並未設於切割部位L，故可預防切割時之 切屑所致濾波器16之剝離。進而，濾波器16並未為間隔件 1〇 15與封蓋基板14所夾置，故亦可預防因間隔件15之膨脹收 縮之應力而使濾波器16剝離。又，濾波器16形成於半導體 封裝體10Α之内部，故半導體封裝體ι〇Α之加工時可保護濾 波器16。 第2實施例 15 其次，第8圖係用以說明本發明第2實施例之半導體封 裝體20Α之製造方法之截面製程圖。 本發明之第2實施例可能省略與第1實施例重複之說 明。 本第2實施例之製造方法係先如第8(a)圖所示，於封蓋 20基板24之另一面24b上形成濾波器26(在此，第8(a)圖之封蓋 基板24係半導體封裝體20A之封蓋基板24之集合體24，）。渡 波器26之形成方法則與第1實施例相同。 其次，如第8(b)圖所示，形成保護臈5〇以覆蓋據波器 26。關於該保護膜50，宜為可在後續步驟中去除者，而宜 18 200913239 使用可剝離之樹脂或微黏薄膜等。關於該保護膜％之形成 方法，則可使用薄膜之積層、可剝離樹脂之旋塗等方法。 其次，與第1實施例之第7 (b)圖相同，接合封蓋基板2 4、 間隔件25及半導體基板22如抑⑷圖。（在此第S⑷圖之半 5導體基板2!係半導體封裝體雇之半導體基板以集合體 22，） 其次’如第8_所示’除去第8(b)圖中形成之保護膜 5〇。關於保護膜50之去除，則使用不致對攄波器％造成損 傷之樂液(若為薄片則使用隔片）等。又，宜進行A灰化等乾 10式處理以去除保護膜5〇。 其次，沿第8(d)圖所示之切割線]1切割半導體基板。、 間隔件25及封蓋基板24,即如第8(e)圖所示，可製得本實施 例之半導體封裝體20A。 依據本發明之第2實施例之半導體封裝體20A之製造方 15法，可以與第1實施例相同之理由，預喊波㈣之剝離。 又，形成於封i基板Μ之另一面m之瀘波器％，在渡波器 26形成後為保護膜5G所覆蓋，故可預防在製程中渡波器26 受損。 11 第3實施例
20 其次’第9圖制以制第3實施例之半導體㈣體3 〇 A 之製造方法之戴面製程圖。本發明之第3實施例中，可能省 略與第1實施例及第2實施例重複之說明。 本第3實施例之製造方法係先如第9(a)圖所示，於封蓋 基板34之一面34a、封蓋基板34之另一面34b上，分別形成 200913239 第1濾波器36a、第2濾波器36b(在此，第9(a)圖之封蓋基板 34係半導體封裝體30A之封蓋基板34之集合體34，）。 波器36a與第2濾波器36b之形成方法則與第丨實施例、第2實 施例相同。 5 其次，如第9(b)圖所示，以保護膜50覆蓋第2濾波器 36b。保護膜50之形成方法則與第2實施例相同。 其次，與第1實施例之第7(b)圖相同，接合封蓋基板34、 間隔件35及半導體基板32，而如第9(c)圖所示。（在此，第 9(c)圖之半導體基板32係半導體封裝體3〇a之半導體基板 10 32之集合體32，） 其次，如第9(d)圖所示，去除第9(b)圖中形成之保護膜 5〇。本步驟則與第2實施例之第8(d)圖所示之方法相同。 最後，沿第9(d)圖所示之切割線1切割半導體基板32、 間隔件35及封蓋基板34,即如第9(e)圖所示，可製得本實施 15 例之半導體封裝體30A。 第3實施例中，亦可以與第1實施例及第2實施例相同之 理由，預防第1濾波器36a與第2濾波器36b之剝離。又，關 於第1濾波器36a ’因§亥濾波器形成於半導體封裝體3〇内 4 ’且，關於第2滤波器36b，則與第2實施例相同，包含覆 20蓋保護膜之步驟，故可預防在製程中損傷前述兩渡波器。 [形成貫通電極與焊料凸塊之半導體封裝體之製造方法] 第1實施例 設有貫通電極及焊料凸塊之第J實施例之半導體封裝 體urn之製法係先如第10(a)圖所示，於封蓋基板14之一面 20 200913239
Ma上形成滤波器16(在此，第1〇⑷圖之封蓋基板^係半導 體封裝體之封蓋基板Μ之集合㈣，）。對封蓋基板吨 成該濾波器16之方法之-例，可為在於封蓋基板14之—面 14a上使麟塗法等形脂後，再縣刻法，配合 5使用狀況而形成圖形。前述感光性樹脂之材質，宜使用以 光聚合型之丙烯酸樹脂或光交聯型聚乙烯醇為基質者。 又，形成滤色器時，亦可以顏料已分散之聚合物前驅物作 為著色樹脂層’再藉姓刻法加以形成。 其次，如第io(b)圖所示，對封蓋基板14突設而形成間 10隔件15，並接合配置有半導體裝置11及電極17之半導體基 板12。（在此’第i〇(b)圖之半導體基板12係半導體封裝體ιοΒ 之半導體基板12之集合體12，） 接著，使封蓋基板14與半導體基板p相對，並對半導 體基板12之一面12a接合形成於封蓋基板14之一面14a之間 I5隔件15。藉此，即可以間隔件15接合半導體基板12與封蓋 基板14。接合則宜使用環氧樹脂或感光性BCB樹脂等進行 之。 其次，如第10(c)圖所示，由半導體基板12之另一面12b 朝電極17形成貫通孔。貫通孔之形成則宜使用石夕之深層反 20應離子姓刻裝置（DeepRIE)。對貫通孔則使用
Plasma Enhanced Chemical Vapor Deposition(電锻增強型化 學氣相沈積）成膜形成Si〇2層作為氧化膜層’而於貫通孔内 形成絕緣層。其次，使用Reactive I〇n Etching(反應離子蝕 刻），而選擇性地去除孔底部之Si〇2層。然&，藉麟形成 21 200913239 以及背面配線層 晶種層，並藉電解鍍敷形成貫通電極18， (未圖示，但視需要可加以形成）。 其次，如第10(d)圖所示’與貫通雷搞 电極丨8電性連接而形 成焊料凸塊19。關於焊料凸塊19之形成，~、 且視需要而對半 導體基板12進行HASL處理或OSP處理、無電解9主a 處理、浸潰Ag處理等。又’雖未圖示，伯〇 & 又' 1一已製作背面配線 層時，可與該背面配線層電性連接而製作焊料凸塊Η 其次，沿第10(d)圖所示之切割線1切 及封蓋基板14，以使_5一分為二，則如：： 10 示’可製得具有貫通電極18與焊料凸塊19之半導體封裝體 10B。 依據本發明之半導體封裝體_之製造方法，濾波器16 並未設於切割部位L，故可預防切割時之切屑所致渡波器16 之剝離。又，濾波器16並非形成於封蓋基板14之一面14&之 15全面上，僅形成於面之局部上，故可緩和濾波器16之應力 所致封蓋基板14之翹曲。進而，濾波器16並未為間隔件15 與封蓋基板14所夾置，故亦可預防因間隔件15之膨脹收縮 之應力而使濾波器16剝離。又，濾波器16形成於半導體封 裝體10B之内部，故半導體封裝體10A之加工時可保護濾波 20器16。關於貫通電極18，開口部位並未配置於切割部位， 故可預防微塵等之落入及切割所致之變形等。 第2實施例 其次’第11圖係用以說明本發明第2實施例之設有貫通 電極28與焊料凸塊29之半導體封裝體20B之製造方法之截 22 200913239 面製程圖 本發明之設有貫通電極 中，可能省略細實施例之製;=凸塊29之第2實施例 〜教％重吸之說明。 本實施例之製造方法係先如糾⑷圖所示， =之另-w形錢”26。錢器26之 = 與第10(a)圖相同。（在此，第 ^u(a)圖之封蓋基板24係半導 封裝體20B之封蓋基板24之集合體以，）。 寻體 其次，如第11 (b)圖戶斤+ , ’、’形成保護膜50以覆蓋濾波器 10 15
關於祕賴50,宜為可在後續步驟中去除者，而宜 使用可剝離之樹脂或微黏薄膜等。關於該保護㈣之形成 方法，則可使用刊_脂之旋塗、乾膜(鄕_)之積層。 其次’與1〇_相同，接合封蓋基板24、間隔件25及 半導體基板22如第11(c)圖。（在此，第u⑷圖之半導體基板 22係半導體封裝體20B之半導體基板22之集合體22，） 其次，如第ii(d)圖所示，由半導體基板22之另一面22b 朝電極27形成貫通電極28。貫通電極28之形成則與第丨〇(c) 圖相同。 其次，如第11(e)圖所示，與第10(d)圖相同，與貫通電 20極28電性連接而形成焊料凸塊29。 其次，如第11(f)圖所示，除去第Η⑻圖中形成之保護 膜50。關於保濩膜50之去除，則使用不致對濾波器26造成 損傷之藥液及乾式處理。關於藥液，可使用丙酮等有機溶 劑等不致對濾波器造成損傷之物質等，以去除覆蓋濾波器 23 200913239 26而形成之保護咖。乾式處理時則宜使用〇2灰化等。 其-人~第11(f)圖所不之切割線匕切割半導體基板^、 間隔件25及封蓋基板24，即如第u(g)圖所示，可製得本實 施例之半導體封裝體20B。 5 ㈣本實_之製衫Hx與設有貫通電極28與 焊料凸塊29之第10圖之第i實施例相同之理由，預防渡波器 26之剝離。又，形成於封蓋基板“之另一面⑽之渡波器 26，在舰器26形錢為保護刺㈣蓋故可預防在製 程中漉波器26受損。又，關於貫通電極烈，開口部位並未 10配置於切割部位，故可預防微塵等之落入及切割所致之變 形等。 第3實施例 其次’第12圖係用以說明設有貫通電極28與焊料凸塊 29之第3實施例之半導體封農體30B之製造方法之截面製程 15 圖。 本實施例之製造方法係先如第12(幻圖所示，於封蓋基 板34之一面34a與封蓋基板34之另一面34b上，分別形成第i 濾波器36a、第2濾波器36b。（在此，第12(a)圖之封蓋基板 34係半導體封裝體3〇B之封蓋基板料之集合體34，）第1濾波 2〇益36a與第2漶波器36b之形成方法則與第10圖之製程相同。 其次，如第12(b)圖所示，以保護膜50覆蓋第2濾波器 36b。關於保護膜50之形成方法，則與第11(b)圖之製程相同。 其次，與10(b)圖相同，接合封蓋基板34、間隔件35及 半導體基板32如第12(c)圖。（在此，第12(c)圖之半導體基板 24 200913239 32係半導體封裝體30B之半導體基板32之集合體32，） 其次，如第12(d)圖所示，由半導體基板32之另一面32b 朝電極37形成貫通電極38。貫通電極38之形成則與第l〇(c) 圖相同。 5 其次，如第12(e)圖所示，與第10(d)圖相同，與貫通電 極38電性連接而形成焊料凸塊39。 其次，如第12(f)圖所示，除去第12(13)圖中形成之保護 膜5〇。本步驟則與第1丨⑺圖相同。 其次，沿第12(f)圖所示之切割線]^切割半導體基板32、 間隔件35及封蓋基板34，即如第丨2(g)圖所示，可製得本實 施例之半導體封裝體30B。 本實施例中，可以與第11圖及第12圖之製程相同之理 預防第1;慮波器36a與第2;慮波器36b之剝離。又，關於 第1攄波器36a，該滤.波器形成於半導體封裝體3〇B内部， 且關於第2渡波器36b，則與第2實施例相同，包含覆蓋保 濩膜50之步驟’故可預防在製程中損傷前述兩遽波器。又， 關於貫通電極38 ’開口部位絲配置於切割部位，故可預 防微塵等之落入及切割所致之變形等。 扣_又，第1實施例之製程中，如第1應用例及第4應用例所 20 亦可使用於封蓋基板14設有凸部14p者。間隔⑧由樹 月曰構成日π，樹脂之滲透係數較高，樹脂之封閉厚度較厚時， 則可月匕於間隙13内發生凝結。又，半導體基板12至封蓋基 板14之距離若較短，則將發生拍攝特性等之光學問題。為 改σ别述一者，於封盍基板14設置凸部，即可使滲透係 25 200913239 數較高之樹脂層減薄，並抑制凝結，而，藉控制封蓋基板 14之凸部Hp ’則可調節半導體基板12與封蓋基板之距 離。此時’接Q半導體基板12與封蓋基板14之凸部14p之間 隔件15之南度宜為〇.5〜3//m。又，半導體基板12至封蓋基 5板14之距離則宜為10〜lOOym。 又，第例之製程及第3實施例之製程中，亦同樣 於封蓋基板設置凸部24ρ，而可獲與前述相同之效果。 進而*&有貫通電極及焊料凸塊之半導體裝置之各 製程中亦相同。 10【產業之可利用性】 本發明在對形成於半導體基板上之半導體裝置進行晶 圓級封裝時’尤其在對封蓋基板配置滤波器時，別具效益。 【圈式簡明】 第1(a)、1(b)圖係顯示本發明第丨實施例之一例之半導 15 體封裝體之截面圖。 第2(a)、2(b)圖係顯示本發明第1應用例之一例之半導 體封裝體之截面圖。 第3(a)、3(b)圖係顯示本發明第2實施例之一例之半導 體封裝體之截面圖。 2〇 η- 第4(a)、4(b)圖係顯示本發明第2應用例之一例之半導 體封裝體之戴面圖。 第5(a)、5(b)圖係顯示本發明第3實施例之一例之半導 體封裝體之截面圖。 第6(a)、6(b)圖係顯示本發明第3應用例之一例之半導 26 200913239 體封裝體之截面圖。 第7(a)〜(c)圖係本發明第1實施例之半導體封裝體之截 面製程圖。 第8(a)〜8(e)圖係本發明第2實施例之半導體封裝體之 5 截面製程圖。 第9(a)〜9(e)圖係本發明第3實施例之半導體封裝體之 截面製程圖。 第10(a)〜10(e)圖係本發明第1實施例之設有貫通電極 及焊料凸塊之半導體封裝體之截面製程圖。 10 第11(a)〜11(g)圖係本發明第2實施例之設有貫通電極 及焊料凸塊之半導體封裝體之截面製程圖。 第12(a)〜12(g)圖係本發明第3實施例之設有貫通電極 及焊料凸塊之半導體封裝體之截面製程圖。 第13(a)〜13(d)圖係習知之半導體封裝體之截面製程圖 15 與濾波器剝離後之模式圖。 【主要元件符號說明】
10、10A、10B…半導體封裝體 ll···半導體裝置 12…半導體基板 12a、12b."面 13…間隙 14…封蓋基板 14a···面 14p…凸部 15…間隔件 16…濾波器 17…電極 18…貫通電極 19…焊料凸塊 20、20A、20B…半導體封裝體 27 200913239 21…半導體裝置 22…半導體基板 22b、24b…面 24…封蓋基板 24p…凸部 25…間隔件 26…濾、波器 27…電極 28、 38…貫通電極 29、 39···焊料凸塊 30、 30A…半導體封裝體 32…半導體基板 34…封蓋基板 34a、34b···面 34p…凸部 35…間隔件 36…濾波器 36a···第1濾波器 36b".第2濾波器 37…電極 40…半導體封裝體 42…半導體基板 44…封蓋基板 44a·"面 45…間隔件 46…濾波器 50…保護膜 60…剝離 L…切割線、切割部位 28

Claims (1)

  1. 200913239 十、申請專利範圍： 1. 一種半導體封裝體，包含有： 半導體裝置； 半導體基板，係在一面上配置有前述半導體裝置； 5 封蓋基板，具有隔有間隔地與前述半導體基板之一 面對向的一面； 間隔件，係配置於前述半導體基板之一面與前述封 蓋基板之一面之間，且接合前述半導體基板與前述封蓋 基板；及 10 濾波器，係設於前述封蓋基板上，且不與前述間隔 件重疊而與前述半導體裝置重疊。 2. 如申請專利範圍第1項之半導體封裝體，其中前述濾波 器係依前述半導體基板、前述濾波器、前述封蓋基板之 順序而重疊配置。 15 3.如申請專利範圍第1項之半導體封裝體，其中前述濾波 器係依前述半導體基板、前述封蓋基板、前述濾波器之 順序而重疊配置。 4. 如申請專利範圍第1項之半導體封裝體，其中前述濾波 器係由第1濾波器與第2濾波器所構成，並依前述半導體 20 基板、前述第1濾波器、前述封蓋基板、前述第2濾波器 之順序而重疊配置。 5. 如申請專利範圍第1項之半導體封裝體，更包含： 電極，係位於前述半導體基板之一面側，且與前述 半導體裝置電性連接； 29 200913239 貫通電極，係由前述半導體基板之另一面側朝前述 電極設置；及 焊料凸塊，係與前述貫通電極電性連接而成。 6. —種半導體封裝體之製造方法，前述半導體封裝體包含 5 有·· 半導體裝置； 半導體基板，係在一面上配置有前述半導體裝置； 封蓋基板，具有隔有間隔地與前述半導體基板之一 面對向的一面； 10 間隔件，係配置於前述半導體基板之一面與前述封 蓋基板之一面之間，且接合前述半導體基板與前述封蓋 基板；及 濾波器，係設於前述封蓋基板上，且不與前述間隔 件重疊而與前述半導體裝置重疊； 15 而該製造方法包含： 第1步驟，係於前述封蓋基板上形成複數前述濾波 器； 第2步驟，係將於一面上配置有複數彼此隔著分離 部之前述半導體裝置的半導體基板、及配置有前述複數 20 濾波器之前述封蓋基板，於前述分離部處藉間隔件接 合；及 第3步驟，係於存在前述間隔件之領域内，朝前述 半導體基板與前述封蓋基板之重疊方向切割前述封蓋 基板、前述複數半導體裝置、前述半導體基板及前述間 30 200913239 隔件所構成之構造體。 7.如申請專利範圍第6項之半導體封裝體之製造方法，其 中前述第2步驟之後，更包含以下步驟： 形成電性連接前述半導體基板之另一面側至前述 5 半導體裝置之貫通電極；及 形成與前述貫通電極電性連接之焊料凸塊。 31
TW097124527A 2007-06-29 2008-06-30 Semiconductor package and manufacturing method thereof TW200913239A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007171915A JP2009010261A (ja) 2007-06-29 2007-06-29 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
TW200913239A true TW200913239A (en) 2009-03-16

Family

ID=40226063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097124527A TW200913239A (en) 2007-06-29 2008-06-30 Semiconductor package and manufacturing method thereof

Country Status (7)

Country Link
US (1) US8330268B2 (zh)
EP (1) EP2164098A4 (zh)
JP (1) JP2009010261A (zh)
KR (1) KR20100025538A (zh)
CN (1) CN101689533A (zh)
TW (1) TW200913239A (zh)
WO (1) WO2009005017A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102809876A (zh) * 2011-06-03 2012-12-05 采钰科技股份有限公司 相机模块及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095201A1 (ja) * 2009-02-20 2010-08-26 パナソニック株式会社 半導体装置及び半導体装置の製造方法
GB0914350D0 (en) * 2009-08-17 2009-09-30 St Microelectronics Res & Dev Improvements in or relating to filters in an image sensor
DE102009042479A1 (de) * 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
JP2013531812A (ja) * 2010-06-14 2013-08-08 ヘプタゴン・オサケ・ユキチュア 複数の光学装置の製造方法
KR101980634B1 (ko) * 2011-06-30 2019-05-22 엘지이노텍 주식회사 렌즈 유닛, 및 이를 포함하는 카메라 모듈
KR101980657B1 (ko) * 2011-06-30 2019-05-22 엘지이노텍 주식회사 렌즈 어셈블리의 제조방법
JP5903796B2 (ja) * 2011-08-12 2016-04-13 ソニー株式会社 撮像装置およびカメラモジュール
TWI462266B (zh) * 2012-03-20 2014-11-21 Chipmos Technologies Inc 晶片堆疊結構及其製造方法
US9427776B2 (en) * 2012-08-23 2016-08-30 Raytheon Company Method of stress relief in anti-reflective coated cap wafers for wafer level packaged infrared focal plane arrays
JP6146976B2 (ja) * 2012-09-24 2017-06-14 オリンパス株式会社 撮像装置、該撮像装置を備える内視鏡
JP6185813B2 (ja) * 2013-09-30 2017-08-23 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法並びに分断装置
JP6255517B2 (ja) * 2014-12-24 2017-12-27 株式会社フジクラ 圧力センサおよび圧力センサモジュール
JP6054501B1 (ja) * 2015-12-17 2016-12-27 株式会社フジクラ 終端装置および終端方法
US11174705B2 (en) 2019-04-30 2021-11-16 Weatherford Technology Holdings, Llc Tubing tester valve and associated methods
WO2020230404A1 (ja) * 2019-05-15 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体パッケージの製造方法、および、電子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373977A (ja) * 2001-06-14 2002-12-26 Canon Inc 固体撮像装置
US7276798B2 (en) * 2002-05-23 2007-10-02 Honeywell International Inc. Integral topside vacuum package
JP2005101911A (ja) * 2003-09-25 2005-04-14 Konica Minolta Opto Inc 撮像装置及び携帯端末
JP2005125447A (ja) * 2003-10-23 2005-05-19 Hitachi Ltd 電子部品およびその製造方法
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
JP2005136144A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 固体撮像装置
JP4761713B2 (ja) * 2004-01-28 2011-08-31 京セラ株式会社 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
US8049806B2 (en) * 2004-09-27 2011-11-01 Digitaloptics Corporation East Thin camera and associated methods
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
JP4381274B2 (ja) 2004-10-04 2009-12-09 シャープ株式会社 半導体装置およびその製造方法
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
US20060226452A1 (en) * 2005-04-08 2006-10-12 Konica Minolta Opto, Inc. Solid-state image pickup device and the manufacture method thereof
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
JP2007129164A (ja) * 2005-11-07 2007-05-24 Sharp Corp 光学装置用モジュール、光学装置用モジュールの製造方法、及び、構造体
JP2007171915A (ja) 2005-11-22 2007-07-05 Ricoh Co Ltd 画像形成装置及び画像形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102809876A (zh) * 2011-06-03 2012-12-05 采钰科技股份有限公司 相机模块及其制造方法
CN102809876B (zh) * 2011-06-03 2015-01-21 采钰科技股份有限公司 相机模块及其制造方法

Also Published As

Publication number Publication date
US8330268B2 (en) 2012-12-11
US20100102437A1 (en) 2010-04-29
CN101689533A (zh) 2010-03-31
EP2164098A1 (en) 2010-03-17
KR20100025538A (ko) 2010-03-09
EP2164098A4 (en) 2013-03-13
JP2009010261A (ja) 2009-01-15
WO2009005017A1 (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
TW200913239A (en) Semiconductor package and manufacturing method thereof
US10446504B2 (en) Chip package and method for forming the same
TWI377667B (en) Module for optical apparatus and method of producing module for optical apparatus
JP3494948B2 (ja) 固体撮像装置およびその製造方法
JP6102941B2 (ja) 光学装置及びその製造方法
US7923798B2 (en) Optical device and method for fabricating the same, camera module using optical device, and electronic equipment mounting camera module
TWI499025B (zh) 半導體裝置及其製造方法與電子裝置
KR101791765B1 (ko) 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법
US10109663B2 (en) Chip package and method for forming the same
JP4693827B2 (ja) 半導体装置とその製造方法
JP2006295164A (ja) イメージセンサモジュール及びその製造方法
KR100976812B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP2013123000A (ja) 固体撮像装置およびその製造方法
US20160218129A1 (en) Photosensitive module and method for forming the same
US20230187460A1 (en) Semiconductor package
CN105609491B (zh) 装置嵌入式影像传感器及其晶圆级制造方法
JP2009267122A (ja) 半導体装置
TW200950046A (en) Electronics device package and fabrication method thereof
US9530818B2 (en) Image sensor integrated circuit package with reduced thickness
JP4468427B2 (ja) 半導体装置の製造方法
JP4314825B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
TWI258210B (en) Method for wafer level package of sensor chip
US20180226442A1 (en) Image sensor and manufacturing method thereof
KR20140105052A (ko) 반도체 장치 및 그 제조 방법
US20230036239A1 (en) Semiconductor Device and Method of Making an Optical Semiconductor Package