KR20100025538A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20100025538A
KR20100025538A KR1020097027099A KR20097027099A KR20100025538A KR 20100025538 A KR20100025538 A KR 20100025538A KR 1020097027099 A KR1020097027099 A KR 1020097027099A KR 20097027099 A KR20097027099 A KR 20097027099A KR 20100025538 A KR20100025538 A KR 20100025538A
Authority
KR
South Korea
Prior art keywords
substrate
filter
semiconductor
cap
spacer
Prior art date
Application number
KR1020097027099A
Other languages
English (en)
Inventor
유키 스토
Original Assignee
가부시키가이샤후지쿠라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤후지쿠라 filed Critical 가부시키가이샤후지쿠라
Publication of KR20100025538A publication Critical patent/KR20100025538A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 디바이스와, 상기 반도체 디바이스가 일면에 배치된 반도체 기판과, 상기 반도체 기판의 일면에 간격을 두고 대향되는 일면을 갖는 캡 기판과, 상기 반도체 기판의 일면과 상기 캡 기판의 일면 사이에 배치되고, 상기 반도체 기판과 상기 캡 기판을 접합하는 스페이서와, 상기 캡 기판에 상기 스페이서와는 중첩되지 않고 상기 반도체 디바이스와 겹치도록 설치된 필터를 구비하는 반도체 패키지를 제공한다. 본 발명에 의하면, 다이싱 공정에서의 칩핑에 의한 필터의 박리를 억제할 수 있는 반도체 패키지 및 그 제조 방법을 제공할 수 있다.
패키지, 필터, 스페이서, 간극, 박리, 중첩

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method for manufacturing the same}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더 상세하게는, 반도체 패키지에 배치된 필터의 박리 대책에 관한 것이다.
본원은 2007년 6월 29일에 일본에 출원된 특원 2007-171915호에 따라 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근 휴대 전화나 휴대 정보 단말기, 디지털 카메라 등의 모바일 전자 기기는 그 휴대성이나 경량화가 시장의 큰 요구가 되고 있다. 그 때문에, 탑재되는 반도체 IC 등의 각 칩은 소형·박형화가 필수이고, 안정된 제조 공정이 요구된다. 이들 모바일 전자 기기에 탑재되어 있는 CCD, CMOS 등으로 대표되는 광학계 반도체 디바이스에는, 적외 컷트 필터 등의 광학 필터가 사용되고 있다. 이들 광학 필터를 광학계 반도체의 웨이퍼 레벨 패키지에 적용할 때, 글래스 기판에 광학 필터를 성막하여 패키지 가공하는 경우가 있다.
종래의 글래스 기판에 필터를 성막하는 순서로는, 패키지 가공 종료 후에, 글래스 기판에 필터를 성막하는 방법이나, 우선 글래스 기판에 필터를 성막하여 패키지 가공하는 방법이 있다. 필터를 보호하기위해 패키지 내부에 필터를 형성하는 경우, 후자의 방법이 채용된다. 또한 전자에서는 하나하나의 패키지에 필터를 형성하는 작업을 해야 되나, 후자에서는 웨이퍼 레벨로 일시에 필터를 형성할 수 있다는 장점이 있다.
도 13은 필터를 패키지 내부에 형성하는 종래의 반도체 패키지의 제조 공정 단면도이다. 이 반도체 패키지(40)의 제조 공정은, 도 13의 (a)에 도시한 바와 같이, 필터(46)이 캡 기판(44)의 일면(44a)의 전면에 배치된다. 이어서, 스페이서(45)을 통해 필터(46)와 반도체 기판(42)이 접합된다. 이어서, 도 13의 (b)에 도시한 바와 같이, 도면에서 L의 파선으로 나타내는 부위에서 반도체 웨이퍼를 다이싱한다. 이 다이싱에 의한 칩핑으로, 도 13의 (d)에 도시한 바와 같이 필터(46)의 박리(60)가 생길 염려가 있다. 이 필터(46)의 박리(60)는 신뢰성 시험 등에 의해 확대되고, 반도체 패키지(40)의 고장 원인이 되는 경우가 있었다. 또한 스페이서(45)가 필터(46)에 직접 접착되어 있으므로, 필터(46)와 캡 기판(44)의 밀착성이 약하면, 스페이서(45)의 팽창 수축에 의한 응력으로 필터(46)가 박리될 염려가 있다.
본 발명은 상기 사정에 비추어 이루어진 것으로, 다이싱 공정에서의 칩핑에 의한 필터의 박리를 억제할 수 있는 반도체 패키지를 제공하는 것을 제1의 목적으로 한다. 또한 본 발명은, 다이싱 처리에 있어서, 필터의 박리를 억제할 수 있는 반도체 패키지의 제조 방법을 제공하는 것을 제2의 목적으로 한다.
본 발명의 반도체 패키지의 제1 태양은, 반도체 디바이스를 일면에 배치한 반도체 기판, 상기 반도체 기판의 일면으로부터 간극을 통해 상기 반도체 기판에 대향 배치된 일면을 가지고, 그 일면이 전영역에서 평탄부, 또는 평탄부와 함께 국소적인 볼록부를 구비하여 이루어지는 캡 기판, 및 상기 캡 기판에서, 상기 반도체 기판에 대향되는 일면의 평탄부 혹은 볼록부에서 돌출되어 상기 캡 기판과 상기 반도체 기판을 접착하는 스페이서로 적어도 이루어진 반도체 패키지로서, 상기 캡 기판에 배치되는 필터를 구비하고, 상기 필터가 상기 반도체 디바이스와 중첩되는 위치에 있고, 또한 상기 스페이서와는 중첩되지 않는다.
본 발명의 반도체 패키지의 제2의 태양은, 상기 제1의 태양에 있어서, 상기 필터는 상기 반도체 기판, 상기 필터, 상기 캡 기판의 순서로 중복 배치된다.
본 발명의 반도체 패키지의 제3의 태양은, 상기 제1의 태양에 있어서, 상기 필터는 상기 반도체 기판, 상기 캡 기판, 상기 필터의 순서로 중복 배치된다.
본 발명의 반도체 패키지의 제4의 태양은, 상기 제1의 태양에 있어서, 상기 필터는 제1 필터와 제2 필터로 이루어지고, 상기 반도체 기판, 상기 제1 필터, 상기 캡 기판, 상기 제2 필터의 순서로 중복 배치된다.
본 발명의 반도체 패키지의 제5의 태양은, 상기 반도체 기판의 일면측에 있어서, 상기 반도체 디바이스와 전기적으로 접촉된 전극, 상기 반도체 기판의 타면측에서 상기 전극을 향해 설치된 관통 전극, 및 상기 관통 전극과 전기적으로 접촉된 솔더 범프를 적어도 구비하고 있다.
본 발명의 반도체 패키지 제조 방법의 제1의 태양은, 반도체 디바이스를 일면에 배치한 반도체 기판, 상기 반도체 기판의 일면으로부터 간극을 통해 상기 반도체 기판에 대향 배치된 일면을 가지고, 그 일면이 전 영역에서 평탄부, 또는 평탄부와 함께 국소적인 볼록부를 구비하여 이루어지는 캡 기판, 및 상기 캡 기판에 있어서, 상기 반도체 기판에 대향되는 일면의 평탄부 혹은 볼록부에서 돌출되어 상기 캡 기판과 상기 반도체 기판을 접착하는 스페이서로 적어도 이루어지며, 상기 캡 기판에 배치되는 필터를 구비하고, 상기 필터가 상기 반도체 디바이스와 중첩되는 위치에 있고, 또한 상기 스페이서와는 중첩되지 않는 반도체 패키지의 제조 방법으로서, 상기 캡 기판에 상기 필터를 형성하는 제1 공정, 상기 반도체 디바이스 복수개가 서로 이격부를 사이에 두도록, 일면에 배치된 상기 반도체 기판과, 상기 필터를 배치한 상기 캡 기판을 상기 이격부에서 스페이서를 통해 접착하는 제2 공정, 및 상기 캡 기판, 상기 반도체 디바이스, 및 상기 스페이서로 이루어지는 구조체를 상기 스페이서가 있는 영역에서 상기 반도체 기판과 상기 캡 기판의 중복 방향으로 나누는 제3 공정을 적어도 차례로 구비한다.
본 발명의 반도체 패키지 제조 방법의 제2의 태양은, 상기 제2 공정 후에, 상기 반도체 기판의 타면측으로부터 상기 반도체 디바이스를 향해 전기적으로 접속되는 관통 전극을 형성하는 공정, 및 상기 관통 전극과 전기적으로 접속되는 솔더 범프를 형성하는 공정을 차례로 구비한다.
[발명의 효과]
본 발명에 따른 반도체 패키지에 있어서, 반도체 디바이스를 일면에 배치한 반도체 기판의 일면으로부터 간격을 두고 캡 기판이 대향 배치되어 있다. 스페이서가 이 캡 기판에서 반도체 기판에 대향되는 면으로 돌출되어 반도체 기판과 캡 기판을 접착하고 있다. 또한 필터는 반도체 디바이스와 겹치도록 캡 기판에 배치되고, 스페이서와는 중첩되지 않는 위치에 있다.
이 구성에 따라, 반도체 패키지의 절단 부위는 스페이서를 양단하는 위치에 있으므로, 필터를 절단하지 않고도 칩핑에 의한 필터의 박리를 막을 수 있다.
또한 본 발명의 반도체 패키지의 제조 방법에 있어서, 캡 기판의 일면에 반도체 디바이스와 겹치도록 필터를 형성한 후, 스페이서가 필터와 중첩되지 않는 위치에 복수의 반도체 디바이스를 이격부를 두고 배치한 반도체 기판과 캡 기판을 대향시켜 접착한다. 그 후, 반도체 기판, 캡 기판, 및 스페이서가 접착된 구조체를, 스페이서를 양단하는 부위에서 절단한다. 이 제조 과정에서, 필터는 반도체 패키지의 절단 부분에 배치되어 있지 않기 때문에, 절단 공정에서 칩핑에 의해 필터가 캡 기판부터 박리되는 것을 막을 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 일예를 나타내는 반도체 패키지의 단면도.
도 2는 본 발명 응용예1에 따른 일예를 나타내는 반도체 패키지의 단면도.
도 3은 본 발명의 제2 실시 형태에 따른 일예를 나타내는 반도체 패키지의 단면도.
도 4는 본 발명의 응용예 2에 따른 일예를 나타내는 반도체 패키지의 단면도.
도 5는 본 발명의 제3 실시 형태에 따른 일예를 나타내는 반도체 패키지의 단면도.
도 6은 본 발명의 응용예 3에 따른 일예를 나타내는 반도체 패키지의 단면도.
도 7은 본 발명의 제1 실시 형태에 따른 반도체 패키지의 단면 공정도.
도 8은 본 발명의 제2 실시 형태에 따른 반도체 패키지의 단면 공정도.
도 9는 본 발명의 제3 실시 형태에 따른 반도체 패키지의 단면 공정도.
도 10은 본 발명의 제1 실시 형태에 관통 전극, 및 솔더 범프를 설치한 반도체 패키지의 단면 공정도.
도 11은 본 발명의 제2 실시 형태에 관통 전극, 및 솔더 범프를 설치한 반도체 패키지의 단면 공정도.
도 12는 본 발명의 제3 실시 형태에 관통 전극, 및 솔더 범프를 설치한 반도체 패키지의 단면 공정도.
도 13은 종래의 반도체 패키지, 및 단면 공정도와, 필터가 박리된 모식도.
* 도면의 주요 부분에 대한 부호의 설명
11, 21, 31, 41 반도체 디바이스
12, 22, 32, 42 반도체 기판
13, 23, 33, 43 간격
14, 24, 34, 44 캡 기판
14p, 24p, 34p, 44p 캡 기판 볼록부
15, 25, 35, 45 스페이서
16, 26, 36(36a, 36b), 46 필터
17, 27, 37, 47 전극
18, 28, 38 관통 전극
19, 29, 39 솔더 범프
10(10A, 10B, 10C, 10D) 제1 실시 형태에 따른 반도체 패키지
20(20A, 20B, 20C, 20D) 제2 실시 형태에 따른 반도체 패키지
30(30A, 30B, 30C, 30D) 제3 실시 형태에 따른 반도체 패키지
40 종래의 반도체 패키지
50 보호막
60 필터의 박리
L 다이싱 부위
이하, 본 발명을 도면을 참조하여 설명하기로 한다.
본 발명은 이들 실시예에 의해 한정되는 것은 아니다.
< 제1 실시 형태 >
도 1은 본 발명에 따른 반도체 패키지의 제1 실시 형태를 나타내는 단면도이다.
반도체 패키지(10A)는 반도체 디바이스(11)가 반도체 기판(12)의 일면(12a)에 배치되어 있다. 이 반도체 기판(12)으로부터 간극(13)을 사이에 두고 캡 기 판(14)이 대향 배치되어 있다. 또한 스페이서(15)가 반도체 기판(12)에 대향되는 면(14a)에 돌출되어 반도체 기판(12)과 캡 기판(14)을 접착하고 있다. 또한, 반도체 디바이스(11)와 중첩되고, 스페이서(15)와는 중첩되지 않도록 캡 기판(14)의 일면(14a)에 필터(16)가 배치되어 있다.
반도체 디바이스(11)는 CCD나 CMOS 등의 이미지 센서가 바람직하다. 또한 MEMS(Micro Electro Mechanical System) 디바이스 등도 사용할 수 있고, 일예로서 마이크로 릴레이, 마이크로 스위치, 압력 센서, 가속도 센서, 고주파 필터, 마이크로 미러 등을 들 수 있다.
반도체 기판(12)의 재료로는, 예컨대, 갈륨 비소, 글래스, 세라믹, 게르마늄, 실리콘 등이 사용된다. 또한 반도체 기판(12)의 일면(12a)에는 반도체 디바이스(11)와 전기적으로 접촉된 전극(17)을 배치한 것이 바람직하다. 이 전극(17)은 반도체 디바이스(11)와 전기적으로 접촉되어 있다면, 특별히 한정되지는 않지만, 그 배치 부위는 반도체 기판의 일면(12a) 상이 바람직하다. 전극(17)의 재질로는, A1, Al-Cu, Al-Si-Cu 등이 이용된다. 이는 I/O 패드로서 이용된다.
간극(13)에 대해서는 특별히 한정되는 것은 아니며, 반도체 디바이스(11)로부터 요구되는 사양 등의 조건에 따라 자유롭게 선택 가능한데, 예컨대 수μm∼수백μm의 범위라면 반도체 디바이스(11)의 주위로 충분한 캐비티를 확보함과 동시에 반도체 패키지(10)의 사이즈를 억제할 수 있다.
예컨대, 반도체 디바이스(11)가 CCD나 CMOS 등의 이미지 센서인 경우, 반도체 기판(12)과 캡 기판(14)의 거리가 너무 가까우면, 캡 기판(14)에 부착한 파티클 등의 영향을 잘 받게 되고, 이 경우, 스페이서(15)에 의해 반도체 기판(12)과 캡 기판(14)과의 사이에 확보된 간극(13)의 역할을 최대한 살릴 수 있다.
캡 기판(14)은 반도체 디바이스(11)의 상방에 간극(13)을 통해 배치되고, 반도체 디바이스(11)를 보호하는 등의 역할을 한다. 캡 기판(14)의 재료로는, 수지나 글래스, 금속 등으로 이루어지는 판재를 이용할 수 있고, CCD나 CMOS 등의 광학계 반도체 디바이스에 적용하는 경우에는, 광투과성을 갖는 글래스 등의 재료를 이용하는 것이 바람직하다. 또한 반도체 기판(12)과 평행하게 대향시키는 것이 바람직하다.
스페이서(15)는 반도체 기판(12)과 캡 기판(14)과의 간극(13)을 확보하기 위하여, 캡 기판(14)을 반도체 기판(12)과 접합하였을 때, 반도체 디바이스(11)의 주위를 빈틈없이 둘러싸고, 또한 반도체 디바이스(11)의 상부를 덮지 않도록 하는 소정 위치에 설치된다. 이에 따라, 반도체 디바이스(11) 주위의 공간(13)이 반도체 기판(12), 캡 기판(14) 및 스페이서(15)에 의해 기밀하게 실링된다. 스페이서(15)에 사용되는 재료는, 예컨대, 감광성 또는 비감광성 수지(UV 경화형 수지, 가시광 경화형 수지, 적외광 경화형 수지, 열경화형 수지 등)로 이루어지는 바니시(varnish)나 페이스트, 드라이 필름 등을 들 수 있다.
스페이서(15)를 구성하기 적합한 재료로는, 반도체 패키지의 사용 환경에 따라 적당히 선택하면 되지만, 특히, 폴리이미드나 페놀계 수지 등 내약품성 및 내열성이 뛰어난 수지가 바람직하다. 폴리이미드 수지의 경우, 층을 형성한 후에 소성을 행함으로써 가교 반응을 일으켜 내약품성 및 내열성을 향상할 수 있다.
스페이서(15)를 구성하는 재료가 감광성을 갖는 경우, 상기 감광성 재료로는, 에폭시 아크릴레이트 등의 감광성 수지나, 감광성 글래스 페이스트 등을 들 수 있다.
폴리이미드 수지나 글래스 페이스트를 소성하는 경우, 스페이서(15)를 캡 기판(14)측에 형성하고, 캡 기판(14)을 반도체 기판(12)와 접합시키기 전에 스페이서(15)의 소성을 행함으로써 소성의 열에 의한 반도체 디바이스(11)의 데미지를 회피할 수 있다.
또한 스페이서를 Sn이나 Au 등의 금속 접합이나, 글래스, Si 등으로 함으로써, 반도체 패키지를 기밀 실링할 수 있다. 이에 따라, 간극(13) 내의 결로(結露)를 방지할 수 있다.
필터(16)는, 사용하는 필터(16)의 종류가 한정되는 것은 아니며, 노치 필터나 ND 필터, 밴드 패스 필터 등 반도체 디바이스(11)의 용도에 따라 자유롭게 선택 가능하다. CCD나 CMOS를 반도체 디바이스로 사용하는 경우, 적, 녹, 청으로 구성된 원색 필터나, 시안, 마젠타, 옐로우, 그린으로 구성되는 보색 필터, IR 컷트 필터 등을 사용하는 것이 바람직하다.
본 발명에 있어서, 필터(16)는 반도체 디바이스(11)에 중첩되는 위치에서, 캡 기판(14)의 일면(14a)측에 배치되어 있다. 이 필터(16)는 캡 기판(14)의 일면(14a)에 직접 배치되어도 되고, 캡 기판(14)의 일면(14a)에 설치된 것을 사이에 두고 배치되어도 된다. 또한 이 필터(16)가 배치되는 위치는 다이싱 부위와는 중첩되지 않고, 또한 스페이서(15)와도 직접 중첩되지 않는 위치이기도 하기 때문에, 다이싱시의 칩핑에 의한 필터(16)의 박리를 억제할 수 있다. 또한 필터(16)에 스페이서(15)가 접착되지 않으므로, 스페이서(15)의 팽창 수축에 의한 필터(16)의 박리를 막을 수 있다. 또한, 필터(16)는 캡 기판(14)의 전면에 배치되어 있지 않으므로, 필터(16)의 응력에 의한 캡 기판(14)의 휨을 완화시킬 수 있다.
< 제2 실시 형태 >
도 3에 도시한 바와 같이, 본 발명에 있어서, 필터(26)는 캡 기판(24)의 타면(24b)측에 배치될 수도 있다. 이 경우에도, 필터(26)는 캡 기판(24)의 타면(24b)에 직접 배치되어도 되고, 이 캡 기판(24)의 타면(24b)에 배치된 것을 사이에 두고 필터(26)가 설치되어도 된다. 또한 이 필터(26)의 배치 위치는 다이싱 부위와는 중첩되지 않으므로, 다이싱시의 칩핑에 영향을 받지 않게 된다. 또한, 스페이서(25)와도 접촉되지 않으므로, 종래와 같은, 스페이서(25)의 팽창 수축 응력에 의한 필터(26)의 박리를 회피할 수 있다. 이 필터(26)는 반도체 패키지(20)의 외주부에 설치되어 있으므로, 반도체 디바이스(21)에 입사된는 불필요한 광선을 반도체 패키지(20)에 입사하기 전에 차광할 수 있다.
< 제3 실시 형태 >
도 5에 도시한 바와 같이, 본 발명에 있어서, 필터(36)는 캡 기판의 일면(34a) 및 타면(34b) 모두에 배치될 수도 있다. 즉, 반도체 기판(32), 제1 필터(36a), 캡 기판(34), 제2 필터(36b)의 순서로 중첩 배치되어 있다. 이 제1 필 터(36a) 및 제2 필터(36b)의 배치는, 직접 캡 기판(34)에 배치되어도 되고, 캡 기판(34)에 배치된 것을 사이에 두고 간접적으로 배치되어도 된다. 어떤 경우라도, 상기 두 실시예와 같이, 제1 필터(36a) 및 제2 필터(36b)는 스페이서(35)와 중첩되지 않는 위치에 배치되므로, 다이싱시의 칩핑에 의한 필터의 박리를 막을 수 있다. 또한 상기 실시예와 같이, 스페이서(35)가 직접 양 필터(36a, 36b)에 접착되지 않으므로, 스페이서(35)의 팽창 수축에 의한 응력으로, 이들 필터(36)가 박리되는 것도 막을 수 있다. 또한, 캡 기판(34)의 양면에 필터(36)를 배치한 경우, 캡 기판(34)의 양면에 필터(36)의 응력이 가해지므로, 캡 기판(34)의 휨을 완화시킬 수 있다. 광학계 반도체 디바이스의 경우, 이 제1 필터(36a)와 제2 필터(36b)의 조합을 바꿈으로써, 예컨대, ND 필터와 밴드 패스 필터의 조합을 바꾸는 등, 여러 상황에 따른 광학계 반도체 패키지(30)을 제작할 수 있다.
본 발명의 반도체 패키지에 있어서, 제1 실시 형태의 응용예 1로서 도 2의 (a)에 도시한 바와 같이, 캡 기판(14)을 볼록부(14p)를 구비한 것이 있다. 스페이서(15)가 수지로 이루어지는 경우, 수지는 투습 계수가 높기 때문에, 수지의 실링 두께가 두꺼우면 간극(13)내에 결로가 생길 염려가 있다. 또한 반도체 기판(12)으로부터 캡 기판(14)까지의 거리가 짧으면 촬상특성 등의 광학적인 문제가 생긴다. 이 두가지를 개선하기 위해서도, 캡 기판(14)을 볼록부(14p)를 구비하므로써, 투습 계수가 높은 수지층의 박막화를 꾀할 수 있고, 결로를 억제함과 동시에, 캡 기판(14)의 볼록부(14p)를 제어하므로써, 반도체 기판(12)으로부터 캡 기판(14)까지의 거리를 조절할 수 있다. 이 때, 반도체 기판(12)과 캡 기판(14)의 볼록부(14p) 를 접합하는 스페이서(15)의 높이는 0.5∼3μm로 하는 것이 바람직하다. 또한 반도체 기판(12)으로부터 캡 기판(14)까지의 거리는 10∼100μm로 하는 것이 바람직하다.
본 발명의 제2 실시 형태의 응용예 2로서, 도 4의 (a)에 도시한 바와 같이, 캡 기판(24)에 볼록부(24p)를 설치한 것이 있다. 이 구성에 의해, 응용예 1과 동일한 효과가 얻어진다.
본 발명의 제3 실시 형태의 응용예 3으로서, 도 6의 (a)에 도시한 바와 같이, 캡 기판(34)에 볼록부(34p)를 설치한 것이 있다. 이 구성에 의해, 응용예 1 및 응용예 2와 동일한 효과를 얻을 수 있다.
또한 본 발명의 반도체 패키지에 있어서, 도 1의 (b)에 도시한 바와 같이, 관통 전극(18)과 솔더 범프(19)를 설치할 수도 있다. 반도체 기판(12)의 타면(12b)측에서 전극(17)를 향해 관통 전극(18)을 설치하고, 이 관통 전극(18)과 전기적으로 접촉된 솔더 범프(19)를 구비하고 있다. 또한 마찬가지로 제2 실시 형태와 제3 실시 형태에도 각각 도 3의 (b) 및 도 5의 (b)에 도시한 바와 같이, 관통 전극(28, 38)과 솔더 범프(29, 39)를 형성할 수 있다.
관통 전극(18)은 전극(17)이 관통 전극(18)을 통해 외부와 도통할 수 있는 도전로를 형성한다. 관통 전극(18)의 형상은, 특별히 한정되지는 않지만, 반도체 디바이스(11)에 대해 직각방향으로 설치하는 것이 바람직하다. 또한 재질로는, 주석이나 동 등의 금속을 사용하는 것이 바람직하다. 이 관통 전극(18)에 접촉되도록 이면 배선층을 반도체 기판(12)의 타면(12b)에 형성하는 것도 가능하다.
솔더 범프(19)는, 관통 전극(18)이 배치된 반도체 기판의 타면(12b)에 형성하고, 관통 전극(18)에 전기적으로 접속되도록 설치한다. 솔더 범프(19)의 재질에 대해, 이용하는 솔더 합금은 특별히 한정되지는 않지만, 무연 솔더 합금을 사용하는 경우, SnAg3.0Cu0.5 혹은 SnAg3.5Cu0.7을 사용하는 것이 바람직하고, 더욱 바람직하게는 SnAg3.0Cu0.5이다. 또한 솔더 범프(19)의 크기나, 솔더 범프(19)를 형성하는 간격에 대해 특별히 한정되지는 않지만, 크기는 30∼250μm, 간격은 100∼400μm이 바람직하다.
관통 전극(18)이나 솔더 범프(19)를 설치하므로써, 종래의 와이어 본딩과 비교하여 신호의 고속화를 꾀할 수 있다.
본 발명의 제1 실시 형태에 관통 전극 및 솔더 범프를 설치한 반도체 패키지에 있어서도, 응용예 4로서 동일하게 캡 기판에 볼록부(14p)를 구비한 것을 사용할 수 있다. 스페이서(15)가 수지로 이루어지는 경우, 수지는 투습 계수가 높기 때문에, 수지의 실링 두께가 두꺼우면 간극(13) 내에 결로가 생길 염려가 있다. 또한 반도체 기판(12)으로부터 캡 기판(14)까지의 거리가 짧으면 촬상 특성 등의 광학적인 문제가 생긴다. 이 두가지를 개선하기 위해서도, 캡 기판(14)에 볼록부(14p)를 구비하므로써, 투습 계수가 높은 수지층의 박막화를 꾀할 수 있고, 결로를 억제함과 동시에, 캡 기판(14)의 볼록부(14p)를 제어하므로써, 반도체 기판(12)으로부터 캡 기판(14)까지의 거리를 조절할 수 있게 된다. 이 때, 반도체 기판(12)과 캡 기판(14)의 볼록부(14p)를 접합하는 스페이서(15)의 크기는 0.5∼3μm로 하는 것이 바람직하다. 또한 반도체 기판(12)으로부터 캡 기판(14)까지의 거리는 1O∼1OOμm로 하는 것이 바람직하다.
또한 본 발명의 제2 실시 형태에 관통 전극 및 솔더 범프를 설치한 반도체 패키지에 있어서도, 도 4의 (b)에 도시한 바와 같이, 캡 기판(24)에 볼록부(24p)를 설치한 것으로 응용예 5가 있다. 이 구성에 의해, 응용예 4와 동일한 효과가 얻어진다.
또한, 본 발명의 제3 실시 형태에 관통 전극 및 솔더 범프를 설치한 반도체 패키지에서도, 도 6의 (b)에 도시한 바와 같이, 캡 기판(34)에 볼록부(34p)를 설치한 것으로 응용예 6이 있다. 이 구성에 의해, 응용예 4 및 응용예 5와 동일한 효과를 얻을 수 있다.
(제조 방법)
< 제1 실시 형태 >
제1 실시 형태의 반도체 패키지(10A)의 제조 방법은, 우선, 도 7의 (a)에 도시한 바와 같이, 캡 기판(14)의 일면(14a)에 필터(16)를 형성한다. (여기서, 도 7의 (a)에서의 캡 기판(14)은 반도체 패키지(10A)의 캡 기판(14)의 집합체(14')이다). 이 필터(16)을 캡 기판(14)에 형성하는 방법의 일예로서, 캡 기판(14)의 일면(14a)에 감광성 수지를 스핀 코터 등을 사용하여 형성한 후, 포토 리소그래피에 의해, 사용 상황에 따른 패턴을 형성한다. 상기 감광성 수지의 재료로는 광중합 타입의 아크릴계 수지나, 광가교형의 폴리비닐알코올을 베이스로 한 것을 사용하는 것이 바람직하다. 또한 컬러 필터를 형성할 때는, 안료를 분산시킨 폴리이미드 전구체를 착색 수지층으로 하여 에칭법에 의해 형성할 수도 있다. 또한 증착에 의해, TiO2, SiO2, MgF2, Ta2O5 등을 적층한 것도 있다.
이어서, 도 7의 (b)에 도시한 바와 같이, 스페이서(15)를 캡 기판(14a)에 돌출되도록 형성하고, 반도체 디바이스(11) 및 전극(17)이 배치된 반도체 기판(12')을 접착한다. (여기서, 도 7의 (b)에서의 반도체 기판(12)은 반도체 패키지(10A)의 반도체 기판(12)의 집합체(12')이다). 반도체 기판(12')에 대해 캡 기판(14)을 대향시켜, 캡 기판(14)의 일면(14a)에 형성된 스페이서(15)를 반도체 기판(12)의 일면(12a)에 접착한다. 이에 따라, 반도체 기판(12)과 캡 기판(14)이 스페이서(15)를 통해 접합된다. 접합은 에폭시 수지나 감광성 BCB 수지 등을 이용하여 접합하는 것이 바람직하다.
이어서, 스페이서(15)가 양단되도록, 도 7의 (b)에 나타내는 절단선 L을 따라 반도체 기판(12), 스페이서(15), 및 캡 기판(14)을 다이싱 톱 등에 의해 절단하면, 도 7의 (c)에 도시한 바와 같이, 본 실시 형태의 반도체 패키지(10A)가 얻어진다.
본 발명의 반도체 패키지(10A)의 제조 방법에 의하면, 필터(16)가 캡 기판(14)의 일면(14a)의 전면에 형성된 것이 아니라, 면의 일부에 형성되어 있으므로, 필터(16)의 응력에 의한 캡 기판(14)의 휨을 완화할 수 있다. 또한 필터(16)가 다이싱 부위(L)에 설치되어 있지 않으므로, 다이싱의 칩핑에 의한 필터(16)의 박리 를 막을 수 있다. 또한, 스페이서(15)와 캡 기판(14)에 필터(16)가 개재되어 있지 않으므로, 스페이서(15)의 팽창 수축에 의한 응력에 의해 필터(16)가 박리되는 것도 막을 수 있다. 또한 필터(16)는 반도체 패키지(10A)의 내부에 형성되어 있으므로, 반도체 패키지(10A)의 가공중에 필터(16)가 보호된다.
< 제2 실시 형태 >
이어서, 도 8은 본 발명의 제2 실시 형태에 따른 반도체 패키지(20A)의 제조 방법을 설명하는 단면 공정도이다.
본 발명의 제2 실시 형태에서는, 제1 실시 형태와의 중복 설명을 생략하는 경우가 있다.
본 제2 실시 형태의 제조 방법은, 우선, 도 8의 (a)에 도시한 바와 같이, 캡 기판(24)의 타면(24b)에 필터(26)를 형성한다. (여기서, 도 8의 (a)에서의 캡 기판(24)은 반도체 패키지(20A)의 캡 기판(24)의 집합체(24')이다). 필터(26)의 형성 방법은 제1 실시 형태와 같다.
이어서, 도 8의 (b)에 도시한 바와 같이, 필터(26)를 덮도록 보호막(50)을 형성한다. 이 보호막(50)은 후속 공정에서 제거하는 것이 바람직하고, 박리 가능한 수지나 미점착(微粘着) 필름 등을 사용하는 것이 바람직하다. 이 보호막(50)의 형성 방법에 대해서는, 필름의 라미네이트, 박리 가능한 수지의 스핀 코팅 등을 사용한다.
이어서, 제1 실시 형태의 도 7의 (b)와 같이, 캡 기판(24), 스페이서(25), 및 반도체 기판(22)을 도 8의 (c)에 도시한 바와 같이 접합한다. (여기서, 도 8의 (c)의 반도체 기판(22)은 반도체 패키지(20A)의 반도체 기판(22)의 집합체(22')이다).
이어서, 도 8의 (d)에 도시한 바와 같이, 도 8의 (b)에 형성한 보호막(50)을 제거한다. 보호막(50)의 제거는 필터(26)에 데미지를 주지 않는 약액, (필름인 경우 세퍼레이터) 등을 사용한다. 또는, O2 애싱 등의 드라이 프로세스를 하여 보호막(50)을 제거하는 것이 바람직하다.
이어서, 도 8의 (d)에 도시한 절단선(L)을 따라 반도체 기판(22), 스페이서(25) 및 캡 기판(24)을 절단하면, 도 8의 (e)에 도시한 바와 같이, 본실시 형태의 반도체 패키지(20A)가 얻어진다.
본 발명의 제2 실시 형태의 반도체 패키지(20A)의 제조 방법에 의하면, 제1 실시 형태와 같은 이유로 필터(26)의 박리를 막을 수 있다. 또한 캡 기판(24)의 타면(24b)에 형성한 필터(26)는 필터(26) 형성 후에 보호막(50)으로 덮히므로, 제조 공정 중에서의 필터(26)의 손상을 막을 수 있다.
< 제3 실시 형태 >
이어서, 도 9는 제3실시 형태에 따른 반도체 패키지(30A)의 제조 방법을 설명하는 단면 공정도이다. 본 발명의 제3 실시 형태에서는, 제1 형태예, 및 제2 실시 형태와 중복되는 설명을 생략하는 경우가 있다.
본 제3 실시 형태의 제조 방법은, 우선, 도 9의 (a)에 도시한 바와 같이, 캡 기판(34)의 일면(34a)과, 캡 기판(34)의 타면(34b)에 각각 제1 필터(36a), 제2 필터(36b)를 형성한다. (여기서, 도 9의 (a)에서의 캡 기판(34)은 반도체 패키지(30A)의 캡 기판(34)의 집합체(34')이다). 제1 필터(36a)와 제2 필터(36b)의 형성 방법은 제1 실시 형태, 제2 실시 형태와 같다.
이어서, 도 9의 (b)에 도시한 바와 같이, 제2 필터(36b)를 보호막(50)으로 덮는다. 보호막(50)의 형성 방법에 대해서는, 제2 실시 형태의 경우와 같다.
이어서, 제1 실시 형태의 도 7의 (b)와 같이, 캡 기판(34), 스페이서(35), 및 반도체 기판(32)을 도 9의 (c)에 도시한 바와 같이 접합한다. (여기서, 도 9의 (c)에서의 반도체 기판(32)은 반도체 패키지(30A)의 반도체 기판(32)의 집합체(32')이다).
이어서, 도 9의 (d)에 도시한 바와 같이, 도 9의 (b)에 형성한 보호막(50)을 제거한다. 이 공정은, 제2 실시 형태의 도 8의 (d)에 나타낸 방법과 같다.
마지막으로, 도 9의 (d)에 도시한 절단선(L)을 따라 반도체 기판(32), 스페이서(35) 및 캡 기판(34)을 절단하면, 도 9의 (e)에 도시한 바와 같이 본 형태예의 반도체 패키지(30A)가 얻어진다.
제3 실시 형태에서도, 제1 실시 형태, 및 제2 실시 형태와 같은 이유로 제1 필터(36a)와 제2 필터(36b)의 박리를 막을 수 있다. 또한 제1 필터(36a)는 그 필터가 반도체 패키지(30) 내부에 형성되어 있기 때문에, 또한 제2 필터(36b)는 제2 실시예와 마찬가지로, 보호막으로 덮는 공정을 구비하고 있으므로, 제조 공정 중의 두 필터의 손상을 막을 수 있다.
관통 전극과 솔더 범프를 형성하는 반도체 패키지의 제조 방법
< 제1 실시 형태 >
관통 전극, 및 솔더 범프를 설치한 제1 형태예의 반도체 패키지(10B)의 제조 방법은, 우선 도 10의 (a)에 도시한 바와 같이, 캡 기판(14)의 일면(14a)에 필터(16)를 형성한다. (여기서, 도 10의 (a)에서의 캡 기판(14)은 반도체 패키지(1OB)의 캡 기판(14)의 집합체(14')이다). 이, 필터(16)를 캡 기판(14)에 형성하는 방법의 일예로서, 캡 기판(14)의 일면(14a)에 감광성 수지를 스핀 코터 등을 이용하여 형성한 후, 포토 리소그래피에 의해 사용 상황에 따른 패턴을 형성한다. 상기 감광성 수지의 재료로는 광중합형의 아크릴계 수지나, 광가교형 폴리비닐 알코올을 베이스로 한 것을 사용하는 것이 바람직하다. 또한 컬러 필터를 형성할 때는, 안료를 분산시킨 폴리이미드 전구체를 착색 수지층으로 하여 에칭법에 의해 형성할 수도 있다.
이어서, 도 10의 (b)에 도시한 바와 같이, 스페이서(15)를 캡 기판(14a)에 돌출되도록 형성하고, 반도체 디바이스(11) 및 전극(17)이 배치된 반도체 기판(12)을 접착한다. 여기서, 도 10의 (b)에서의 반도체 기판(12)은 반도체 패키지(1OB)의 반도체 기판(12)의 집합체(12')이다).
반도체 기판(12)에 대해 캡 기판(14)을 대향시켜, 캡 기판(14)의 일면(14a)에 형성된 스페이서(15)를 반도체 기판(12)의 일면(12a)에 접착한다. 이에 따라, 반도체 기판(12)과 캡 기판(14)이 스페이서(15)를 통해 접합된다. 접합에는 에폭시 수지나 감광성 BCB 수지를 사용하여 접합하는 것이 바람직하다.
이어서, 도 10의 (c)에 도시한 바와 같이, 반도체 기판(12)의 타면(12b)으로부터 전극(17)을 향해 관통공을 형성한다. 관통공의 형성에 대해서는 실리콘의 딥 에칭 장치(DeepRIE)를 이용하는 것이 바람직하다. 관통공에 산화막층으로서 SiO2층을 PECVD(Plasma-Enhanced Chemical Vapor Deposition)를 이용하여 성막하고 관통공 내에 절연층을 형성한다. 이어서, RIE(Reactive Ion Etching)를 이용하여, 구멍 저부의 SiO2층을 선택적으로 제거한다. 그 후, 스퍼터에 의해 시드층을 형성하고, 전해 도금에 의해 관통 전극(18)과, 도면에 기재되지는 않았지만, 필요에 따라 이면 배선층을 형성한다.
이어서, 도 10의 (d)에 도시한 바와 같이, 솔더 범프(19)가 관통 전극(18)에 전기적으로 접속되도록 형성한다. 솔더 범프(19)의 형성에 대해서는 필요에 따라 반도체 기판(12)을 HASL 처리나 OSP 처리, 무전해 Ni/침지Au 처리, 침지 Ag 처리 등을 하는 것이 바람직하다. 또한 도면에 기재되지는 않았지만, 이면 배선층을 제작한 경우, 이 이면 배선층에 전기적으로 접속되도록 솔더 범프(19)를 제작한다.
어서, 스페이서(15)가 양단되도록, 도 10의 (d)에 도시한 절단선(L)을 따라 반도체 기판(12) 및 캡 기판(14)을 절단하면, 도 10의 (e)에 도시한 바와 같이, 관통 전극(18)과 솔더 범프(19)를 구비한 반도체 패키지(1OB)가 얻어진다.
본 발명의 반도체 패키지(1OB)의 제조 방법에 의하면, 필터(16)가 다이싱 부 위(L)에 설치되어 있지 않기 때문에, 다이싱에 의한 칩핑에 의한 필터(16)의 박리를 막을 수 있다. 또한 필터(16)가 캡 기판(14)의 일면(14a)전면에 형성되지 않고, 면의 일부에 형성되어 있으므로, 필터(16)의 응력에 의한 캡 기판(14)의 휨을 완화시킬 수 있다. 또한, 스페이서(15)와 캡 기판(14)에 필터(16)가 개재되어 있지 않으므로, 스페이서(15)의 팽창 수축에 의한 응력에 의해 필터(16)가 박리되는 것도 막을 수 있다. 또한 필터(16)는 반도체 패키지(1OB)의 내부에 형성되어 있으므로, 반도체 패키지(1OB)의 가공 중에 필터(16)가 보호된다. 관통 전극(18)에 대해서는, 개구 부위가 다이싱 부위에 배치되어 있지 않으므로, 파티클 등의 침입이나, 다이싱에 의한 변형 등을 막을 수 있다.
< 제2 실시 형태 >
이어서, 도 11은 본 발명의 제2 형태예에 관통 전극(28)과 솔더 범프(29)를 설치한 반도체 패키지(20B)의 제조 방법을 설명하는 단면 공정도이다.
본 발명의 관통 전극(28)과 솔더 범프(29)를 설치한 제2 형태예에서는, 도 10의 제조 공정과 중복되는 설명을 생략하는 경우가 있다.
본 형태예에서의 제조 방법은, 우선, 도 11의 (a)에 도시한 바와 같이, 캡 기판(24)의 타면(24b)에 필터(26)를 형성한다. 필터(26)의 형성 방법은, 도 10의 (a)와 같다. (여기서, 도 11의 (a)에서의 캡 기판(24)은 반도체 패키지(20B)의 캡 기판(24)의 집합체(24')이다).
이어서, 도 11의 (b)에 도시한 바와 같이, 필터(26)를 덮도록 보호막(50)을 형성한다.
이 보호막(50)은 후속 공정에서 제거하는 것이 바람직하고, 박리 가능한 수지나 미점착 필름 등을 사용하는 것이 바람직하다. 이 보호막(50)의 형성 방법은 박리 가능한 수지의 스핀 코팅, 드라이 필름(미점착 필름 등)의 라미네이트를 이용한다.
이어서, 도 10의 (b)와 같이, 캡 기판(24), 스페이서(25), 및 반도체 기판(22)을 도 11의 (c)에 도시한 바와 같이 접합한다. (여기서, 도 11의 (c)의 반도체 기판(22)은 반도체 패키지(20B)의 반도체 기판(22)의 집합체(22')이다).
이어서, 도 11의 (d)에 도시한 바와 같이, 반도체 기판(22)의 타면(22b)으로부터 전극(27)를 향해 관통 전극(28)을 형성한다. 관통 전극(28)의 형성은 도 10의 (c)와 동일하다.
이어서, 도 11의 (e)에 도시한 바와 같이, 솔더 범프(29)가 관통 전극(28)에 전기적으로 접속되도록 도 10의 (d)와 같이 형성한다.
이어서, 도 11의 (f)에 도시한 바와 같이, 도 11의 (b)에 형성한 보호막(50)을 제거한다. 보호막(50)의 제거는 필터(26)에 데미지를 주지 않도록 하는 약액 및 드라이 프로세스를 이용한다. 약액은 아세톤 등의 유기 용제 등으로 필터에 데미지가 없는 것 등을 사용하고, 필터(26)를 덮도록 형성된 보호막(50)을 제거한다. 드라이 프로세스에서는 O2 애싱 등을 이용하는 것이 바람직하다.
이어서, 도 11의 (f)에 도시한 절단선(L)을 따라 반도체 기판(22), 스페이 서(25) 및 캡 기판(24)을 절단하면, 도 11의 (g)에 도시한 바와 같이, 본 실시 형태의 반도체 패키지(20B)가 얻어진다.
본 실시 형태의 제조 방법에 의하면, 관통 전극(28)과 솔더 범프(29)를 구비한 도 10의 제1 실시 형태와 같은 이유로 필터(26)의 박리를 막을 수 있다. 또한 캡 기판(24)의 타면(24b)에 형성한 필터(26)는 필터(26) 형성 후에 보호막(50)으로 덮히기 때문에, 제조 공정 중에서의 필터(26)의 손상을 막을 수 있다. 또한 관통 전극(28)은 개구 부위가 다이싱 부위에 배치되어 있지 않으므로, 파티클 등의 침입이나, 다이싱에 의한 변형 등을 막을 수 있다.
< 제3 실시 형태 >
이어서, 도 12는 관통 전극과 솔더 범프를 구비한 제3 실시 형태에 따른 반도체 패키지(30B)의 제조 방법을 설명하는 단면 공정도이다.
본 형태예의 제조 방법은 우선 도 12의 (a)에 도시한 바와 같이, 캡 기판(34)의 일면(34a)과, 캡 기판(34)의 타면(34b)에 각각 제1 필터(36a), 제2 필터(36b)를 형성한다. (여기서, 도 12의 (a)의 캡 기판(34)은 반도체 패키지(30B)의 캡 기판(34)의 집합체(34')이다). 제1 필터(36a)와 제2 필터(36b)의 형성 방법은 도 10의 제조 공정과 같다.
이어서, 도 12의 (b)에 도시한 바와 같이, 제2 필터(36b)를 보호막(50)으로 덮는다. 보호막(50)의 형성 방법은 도 11의 (b)의 제조 공정과 같다.
이어서, 도 10의 (b)와 같이, 캡 기판(34), 스페이서(35), 및 반도체 기 판(32)을 도 12의 (c)에 도시한 바와 같이 접합한다. (여기서, 도 12의 (c)의 반도체 기판(32)은 반도체 패키지(30B)의 반도체 기판(32)의 집합체(32')이다).
이어서, 도 12의 (d)에 도시한 바와 같이, 반도체 기판(32)의 타면(32b)으로부터, 전극(37)를 향해 관통 전극(38)을 형성한다. 관통 전극(38)의 형성은 도 10의 (c)와 같다.
이어서, 도 12의 (e)에 도시한 바와 같이, 솔더 범프(39)가 관통 전극(38)에 전기적으로 접속되도록 도 10의 (d)와 같이 형성한다.
이어서, 도 12의 (f)에 도시한 바와 같이, 도 12의 (b)에 형성한 보호막(50)을 제거한다. 이 공정은, 도 11의 (f)와 같다.
이어서, 도 12의 (f)에 도시한 절단선(L)을 따라 반도체 기판(32), 스페이서(35) 및 캡 기판(34)을 절단하면 도 12의 (g)에 도시한 바와 같이 본 실시 형태의 반도체 패키지(30B)가 얻어진다.
본 실시 형태에서도, 도 11 및 도 12의 제조 공정과 같은 이유에 의해, 제1 필터(36a)와 제2 필터(36b)의 박리를 막을 수 있다. 또한 제1 필터(36a)는, 그 필터가 반도체 패키지(30B)의 내부에 형성되어 있으므로, 또한 제2 필터(36b)는 제2 실시예와 동일하게 보호막(50)으로 덮는 공정을 구비하고 있으므로, 제조 공정 중의 두 필터의 손상을 막을 수 있다. 또한 관통 전극(38)은 개구 부위가 다이싱 부위에 배치되어 있지 않기 때문에, 파티클 등의 침입이나, 다이싱에 의한 변형 등을 막을 수 있다.
또한 제1 실시 형태의 제조 공정에서, 응용예 1 및 4에 나타낸 바와 같이 캡 기판(14)에 볼록부(14p)를 설치한 것을 이용해도 된다. 스페이서(15)가 수지로 이루어지는 경우, 수지는 투습 계수가 높기 때문에, 수지의 실링 두께가 두꺼우면 간극(13) 내에 결로가 생길 염려가 있다. 또한 반도체 기판(12)으로부터 캡 기판(14)까지의 거리가 짧으면 촬상 특성 등의 광학적인 문제가 생긴다. 이 두가지를 개선하기 위해서도, 캡 기판(14)에 볼록부(14p)를 구비하므로써, 투습 계수가 높은 수지층의 박막화를 꾀할 수 있고, 결로를 억제함과 동시에, 캡 기판(14)의 볼록부(14p)를 제어하므로써, 반도체 기판(12)으로부터 캡 기판(14)까지의 거리를 조절할 수 있게 된다. 이 때, 반도체 기판(12)과 캡 기판(14)의 볼록부(14p)를 접합하는 스페이서(15)의 크기는 0.5∼3μm로 하는 것이 바람직하다. 또한 반도체 기판(12)으로부터 캡 기판(14)까지의 거리는 10∼100μm로 하는 것이 바람직하다.
또한 제2 실시 형태의 제조 공정 및 제3 실시 형태의 제조 공정에서도, 마찬가지로 캡 기판에 볼록부를 설치하므로써 상기와 동일한 효과를 얻을 수 있다.
또한, 관통 전극 및 솔더 범프를 구비한 반도체 장치의 각 제조 공정에서도 동일하다.
본 발명은 반도체 기판 상에 형성된 반도체 디바이스에 대한 웨이퍼 레벨에서의 패키징에 있어서, 캡 기판에 필터를 배치하는 경우에 특히 유용하다.

Claims (7)

  1. 반도체 디바이스와,
    상기 반도체 디바이스가 일면에 배치된 반도체 기판과,
    상기 반도체 기판의 일면에 간격을 두고 대향되는 일면을 갖는 캡 기판과,
    상기 반도체 기판의 일면과 상기 캡 기판의 일면 사이에 배치되고, 상기 반도체 기판과 상기 캡 기판을 접합하는 스페이서와,
    상기 캡 기판에 상기 스페이서와는 중첩되지 않고 상기 반도체 디바이스와 겹치도록 설치된 필터를 구비하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 필터는, 상기 반도체 기판, 상기 필터, 상기 캡 기판의 순서로 중첩 배치되는 반도체 패키지.
  3. 제1항에 있어서,
    상기 필터는, 상기 반도체 기판, 상기 캡 기판, 상기 필터의 순서로 중첩 배치되는 반도체 패키지.
  4. 제1항에 있어서,
    상기 필터는 제1 필터와 제2 필터로 이루어지고, 상기 반도체 기판, 상기 제 1 필터, 상기 캡 기판, 상기 제2 필터의 순서로 중첩 배치되는 반도체 패키지.
  5. 제1항에 있어서,
    상기 반도체 기판의 일면측에서, 상기 반도체 디바이스와 전기적으로 접촉되어 이루어진 전극과,
    상기 반도체 기판의 타면측에서 상기 전극을 향해 설치된 관통 전극과,
    상기 관통 전극과 전기적으로 접촉되어 이루어진 솔더 범프를 구비하는 반도체 패키지.
  6. 반도체 디바이스와, 상기 반도체 디바이스가 일면에 배치된 반도체 기판과, 상기 반도체 기판의 일면에 간격을 두고 대향되는 일면을 갖는 캡 기판과, 상기 반도체 기판의 일면과 상기 캡 기판의 일면 사이에 배치되고, 상기 반도체 기판과 상기 캡 기판을 접합하는 스페이서와, 상기 캡 기판에 상기 스페이서와는 중첩되지 않고 상기 반도체 디바이스와 겹치도록 설치된 필터를 구비하는 반도체 패키지의 제조 방법으로서,
    상기 캡 기판에 복수개의 상기 필터를 형성하는 제1 공정과,
    상기 반도체 디바이스가 복수개로, 서로 이격부를 사이에 두도록 일면에 배치된 반도체 기판과, 상기 복수개의 필터를 배치한 상기 캡 기판을 상기 이격부에서 스페이서를 통해 접착하는 제2 공정과,
    상기 캡 기판, 상기 복수개의 반도체 디바이스, 상기 반도체 기판, 및 상기 스페이서로 이루어지는 구조체를 상기 스페이서가 있는 영역에서, 상기 반도체 기판과 상기 캡 기판의 중첩 방향으로 절단되는 제3 공정을 구비하는 반도체 패키지의 제조 방법.
  7. 제6항에 있어서,
    상기 제2 공정 후에 상기 반도체 기판의 타면측에서 상기 반도체 디바이스를 향해 전기적으로 접속되는 관통 전극을 형성하는 공정과,
    상기 관통 전극과 전기적으로 접속되는 솔더 범프를 형성하는 공정을 구비하는 반도체 패키지의 제조 방법.
KR1020097027099A 2007-06-29 2008-06-27 반도체 패키지 및 그 제조 방법 KR20100025538A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007171915A JP2009010261A (ja) 2007-06-29 2007-06-29 半導体パッケージおよびその製造方法
JPJP-P-2007-171915 2007-06-29

Publications (1)

Publication Number Publication Date
KR20100025538A true KR20100025538A (ko) 2010-03-09

Family

ID=40226063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097027099A KR20100025538A (ko) 2007-06-29 2008-06-27 반도체 패키지 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8330268B2 (ko)
EP (1) EP2164098A4 (ko)
JP (1) JP2009010261A (ko)
KR (1) KR20100025538A (ko)
CN (1) CN101689533A (ko)
TW (1) TW200913239A (ko)
WO (1) WO2009005017A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095201A1 (ja) * 2009-02-20 2010-08-26 パナソニック株式会社 半導体装置及び半導体装置の製造方法
GB0914350D0 (en) * 2009-08-17 2009-09-30 St Microelectronics Res & Dev Improvements in or relating to filters in an image sensor
DE102009042479A1 (de) * 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
JP2013531812A (ja) * 2010-06-14 2013-08-08 ヘプタゴン・オサケ・ユキチュア 複数の光学装置の製造方法
US9075182B2 (en) 2011-06-03 2015-07-07 VisEra Technology Company Limited Camera module and spacer of a lens structure in the camera module
KR101980634B1 (ko) * 2011-06-30 2019-05-22 엘지이노텍 주식회사 렌즈 유닛, 및 이를 포함하는 카메라 모듈
KR101980657B1 (ko) * 2011-06-30 2019-05-22 엘지이노텍 주식회사 렌즈 어셈블리의 제조방법
JP5903796B2 (ja) * 2011-08-12 2016-04-13 ソニー株式会社 撮像装置およびカメラモジュール
TWI462266B (zh) * 2012-03-20 2014-11-21 Chipmos Technologies Inc 晶片堆疊結構及其製造方法
US9427776B2 (en) * 2012-08-23 2016-08-30 Raytheon Company Method of stress relief in anti-reflective coated cap wafers for wafer level packaged infrared focal plane arrays
JP6146976B2 (ja) * 2012-09-24 2017-06-14 オリンパス株式会社 撮像装置、該撮像装置を備える内視鏡
JP6185813B2 (ja) * 2013-09-30 2017-08-23 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体の分断方法並びに分断装置
JP6255517B2 (ja) * 2014-12-24 2017-12-27 株式会社フジクラ 圧力センサおよび圧力センサモジュール
JP6054501B1 (ja) * 2015-12-17 2016-12-27 株式会社フジクラ 終端装置および終端方法
US11174705B2 (en) 2019-04-30 2021-11-16 Weatherford Technology Holdings, Llc Tubing tester valve and associated methods
WO2020230404A1 (ja) * 2019-05-15 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体パッケージの製造方法、および、電子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373977A (ja) * 2001-06-14 2002-12-26 Canon Inc 固体撮像装置
US7276798B2 (en) * 2002-05-23 2007-10-02 Honeywell International Inc. Integral topside vacuum package
JP2005101911A (ja) * 2003-09-25 2005-04-14 Konica Minolta Opto Inc 撮像装置及び携帯端末
JP2005125447A (ja) * 2003-10-23 2005-05-19 Hitachi Ltd 電子部品およびその製造方法
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
JP2005136144A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 固体撮像装置
JP4761713B2 (ja) * 2004-01-28 2011-08-31 京セラ株式会社 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
US8049806B2 (en) * 2004-09-27 2011-11-01 Digitaloptics Corporation East Thin camera and associated methods
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
JP4381274B2 (ja) 2004-10-04 2009-12-09 シャープ株式会社 半導体装置およびその製造方法
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
US20060226452A1 (en) * 2005-04-08 2006-10-12 Konica Minolta Opto, Inc. Solid-state image pickup device and the manufacture method thereof
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
JP2007129164A (ja) * 2005-11-07 2007-05-24 Sharp Corp 光学装置用モジュール、光学装置用モジュールの製造方法、及び、構造体
JP2007171915A (ja) 2005-11-22 2007-07-05 Ricoh Co Ltd 画像形成装置及び画像形成方法

Also Published As

Publication number Publication date
TW200913239A (en) 2009-03-16
US8330268B2 (en) 2012-12-11
US20100102437A1 (en) 2010-04-29
CN101689533A (zh) 2010-03-31
EP2164098A1 (en) 2010-03-17
EP2164098A4 (en) 2013-03-13
JP2009010261A (ja) 2009-01-15
WO2009005017A1 (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
KR20100025538A (ko) 반도체 패키지 및 그 제조 방법
JP5344336B2 (ja) 半導体装置
KR100845759B1 (ko) 광학 장치용 모듈 및 광학 장치용 모듈의 제조 방법
US7192796B2 (en) Methods and apparatus for packaging integrated circuit devices
KR100755165B1 (ko) 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법
KR20010092663A (ko) 고체 촬상장치 및 그 제조방법
CN101369593A (zh) 光学器件及其制造方法、和摄像机模块及电子设备
KR100976812B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP4922342B2 (ja) 電子デバイスパッケージ及びその製造方法
JP2010040672A (ja) 半導体装置およびその製造方法
KR20110054710A (ko) 소자 패키지 및 그 제조 방법
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
KR101307436B1 (ko) Ｍｅｍｓ 센서 패키징 및 그 방법
JP2011146486A (ja) 光学デバイスおよびその製造方法ならびに電子機器
US20050258516A1 (en) Micro-electro-mechanical system (MEMS) package with side sealing member and method of manufacturing the same
US20030124762A1 (en) Optical device and method of manufacturing the same, optical module, circuit board, and electronic instrument
TWI442535B (zh) 電子元件封裝體及其製作方法
CN109698208A (zh) 图像传感器的封装方法、图像传感器封装结构和镜头模组
TWI649856B (zh) 晶片封裝體與其製造方法
JP2000269472A (ja) 撮像装置
JP2008186875A (ja) 光学デバイス
CN102144292A (zh) 半导体装置以及其制造方法
JP4468427B2 (ja) 半導体装置の製造方法
US20050275075A1 (en) Micro-electro-mechanical system (MEMS) package with spacer for sealing and method of manufacturing the same
US20100065956A1 (en) Packaging structure, packaging method and photosensitive device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid