SU951402A1 - Устройство дл сдвига информации - Google Patents

Description

( УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ

Изобретение относитс  к импульсной технике и может быть использовано в устройствах выработки управл ющих сигналов. Известны устройства дл  сдвига информации, содержащие запоминающие элементы и счетчики, определ ющие количество тактов запоминани  i Недостатком таких устройств  вл етс  потер  информации о длительности задерживаемого .импульса. Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  сдвига информации, содержащее последовательно соединен ные элемент НЕ, запоминающий элемент , элемент И и счетчик, а также последовательно соединенные реверси ный счетчик, -дешифратор и триггер, и кроме того, генератор тактовых импульсов. Вход элемента НЕ соедине с входом разрешени  счета реверсивного счетчика, выход генератора так товых импульсов соединен со счетным входом реверсивного счетчика и вторым входом элемента И, выход счетчика соединен со вторым входом запоминающего элемента и вторым входом RS-триггера, а выход RS-триггера соединен со входом разрешени  обратного счета реверсивного счетчика и  вл етс  выходом устройства t2J. Однако известное устройство обладает ограниченными функциональными возможност ми - не позвол ет осуществить временной сдвиг группы импульсов с сохранением информации о длительности каждого импульса и длительности интервалов между ними. Цель изобретени  - расширение области применени  устройства за счет выполнени  им функций задержки последовательности информационных сигналов, длительности и интервалы между которыми кратны периоду тактовых сигналов, с сохранением в сдвинутом сигнале значений этиЯ длительностей и интервалов.

Поставленна  цель достигаетс  тем, что в устройство дл  сдвига информации , содержащее последовательно сое- . диненные запоминающий элемент, элемент И, счетчик и элемент НЕ, причем выход запоминакхцего элемента соединен с первым входом элемента И, выход которого соединен с входом счетчика , второй вход элемента И соединен с тактовым входом устройства, а пер- ю

выи вход запоминающего элемента  вл етс  информационным входом устройства, в него введены регистр сдвига, элемент И-НЕ, второй и третий элементы И, а также блок формировани  задержан-)5 лов ных сигналов, вход которого соединен с выходом счетчика, первый выход сое динен с входом элемента НЕ и первым входом элемента И-НЕ, а второй выход - со вторым входом запоминающего элемента -и вторым входом счетчика , первый вход регистра сдвига соединен с первым входом запоминающего элемента, второй вход регистра сдвига - свыходои второго элемента И, а выход регистра сдвига соединен с вторым входом элемента И-НЕ и вторым входом третьего элемента И, первый вход которого соединен с выходом элемента НЕ, второй вход второго эле мента И соединен с выходом элемента И-НЕ, первый вход второго элемента И  вл етс  тактовым входом устройств а выход третьего элемента И  вл етс  выходом устройства. На чертеже представлена функциона на  электрическа  схема предлагаемог устройства. Устройство дл  сдвига информации содержит запоминающий элемент 1, регистр сдвига 2, первый элемент И 3, сметчик k, блок формировани  задержанных сигналов 5, второй элемент И 6, элемент И-НЕ 7, элемент НЕ 8 и третий элемент И 9, выход которого  вл етс  выходом устройства. Вход 10 вл етс  информационным, а вход 11- тактовым входом устройства. Устройство работает следующим образом . Входной импульсный сигнал, представл ющий собой последовательность импульсов с кратными периоду тактовых сигналов длительност ми и интервалами , поступающий на информационны вход 10, устанавливает запоминающий элемент 1 в состо ние, при котором разрешаетс  прохождение тактовых импульсов через первый элемент И 3 на

счетный вход счетчика , и одновременно поступает на информационный вход регистра сдвига 2. В исходном состо нии на первом и втором выходах блока формировани  задержанных сигналов 5 имеютс  положительные потенциалы , а выход старшего разр да регистра сдвига находитс  в состо нии логического нул . Поэтому на

Claims (2)

1. ческа  единица, и через второй элемент И 6 на управл ющий вход регистра сдвига 2 проход т тактовые импульсы . Продвижение входных сигнавыходе элемента И-НЕ 7 будет логипо регистру сдвига 2 будет проИСХОДИТЬ до тех пор, пока первый импульс последовательности не достигнет старшего разр да регистра сдвига 2 и не установит его в состо ние логической единицы. После этого выходной потенциал элемента И-НЕ 7 измен етс  на логический нуль, вследствие чего второй элемент И 6 закрываетс  дл  прохождени  тактовых импульсов с тактового входа 11 и продвижение информации в регистре сдвига 2 прекращаетс . Счетчик k продолжает счет до того момента, когда набранный на нем код станет равным выраженному в числе интервалов тактовой частоты требуемому времени задержки информации. При достижении этого значени  кода на первом выходе блока формировани  задержанных сигналов 5 по вл етс  запрещающий потенциал, вызывающий по вление на выходе элемента И-НЕ 7 логической единицы вне зависимости от состо ни  старшего разр да регистра сдвига 2„ Одновременно по вл етс  логическа  единица на вы ходе элемента НЕ 8, Второй элемент И 6 снова будет пропускать на регистр сдвига тактовые импульсы, и записанна  в регистр сдвига 2 последовательность импульсов будет поступать с его выхода на второй вход третьего элемента И 9, на первом входе которого имеетс  логическа  единица с выхода элемента НЕ 8. Задержанна  последовательность импульсов проходит при этом на выход третьего элемента И 9,  вл ющийс  выходом устройства. Этот режим работы сохран етс  до того момента времени, когда набранный на счетчик 4 код станет равным выраженному в числе интервалов тактовой частоты требуемому времени задержки информации плюс число разр дов регистра сдвига 2, При достижении этого значени  кода со второго выхода бло ка формировани  задержанных сигналов 5 на второй вход запоминающего элемента 1 и второй вход счетчик 4 поступает импульс, устанавливающий в нуль счетчик Ц и перевод щий запоминающий элемент 1 в состо ние, запрещающее прохождение тактовых импульсов через первый элемент И 3. Одновременно на первом выходе блока формировани  задержанных сигналов 5 по вл етс  разрешающий потенциал. Схема возвращена в исходное состо ние и готова к обработке следующей последовательности импульсов. Блок формировани  задержанных сигналов 5 может быть выполнен, например , на RS-триггере и двух элементах И с числом входов, равным числу разр дов счетчика j Входы первого и второго элементов И блока соединены с пр мыми и инверсными выходами разр дов счетчика k в комбинаци х , обеспечивающих изменение выходного состо ни  элементов И при наборе на счетчике 4 двух указанных значений кодов. Выход первого элеме та И соединен с S-входом триггера, выход второго элемента И - с R-входом триггера, выход второго элемента И - с R-входом триггера. Инверсный выход RS-триггера  вл етс  первым , а выход второго элемента И вторым выходом блока формировани  задержанных сигналов в данном варианте его построени . Предлагаемое устройство позвол ет осуществл ть задержку на достато но большое число тактов последовательности информационных сигналов, длительность и интервалы между которыми кратны периоду тактовых сигналов . Формула изобретени  Устройство дл  сдвига информации содержащее запоминающий элемент. элемент И, счетчик и элемент НЕ, причем выход запоминающего элемента соединен с первым входом элемента И, выход которого соединен с входом счетчика , второй вход элемента И соединен с тактовым входом устройства., а первый вход запоминающего элемента  вл етс  информационным входом устройства , отличающеес  тем, что, с целью расширени  области применени  устройства за счет выполнени  функций задержки последовательности информационных сигналов, дли- тельность и интервалы между которыми кратны периоду тактовых сигналов, в него введены регистр сдвига, второй и третий элементы И, элемент ИНЕ и блок формировани  задержанных сигналов, вход которого соединен с выходом счетчика, первый выход соединен с входом элемента НЕ и первым входом элемента И-НЕ, а вторсй выход - с вторым входом запоминающего элемента и вторым входом счетчика, первый вход регистра сдвига соединен с первым входом запоминающего элемента , второй вход регистра сдвига с выходом второго элемента И, а выход регистра сдвига - с вторым входом элемента И-НЕ и вторым входом третьего элемента И, первый вход которого соединен с Выходом элемента НЕ, второй вход второго элемента И соединен с выходом элемента И-НЕ, первый вход второго элемента И  вл етс  тактовым входом устройства, а выход третьего элемента И  вл етс  выходом устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 23176, кл. G П С 19/00, 1973.
2. 2.Авторское свидетельство СССР по за вке N 29176 46/18-2, кл. G 11 С 19/00, 1980 (прототип).