SU364964A1 - Всесоюзная пат?111110-1шяп?! - Google Patents

Description

1

Изобретение относитс  к области цифровой вычислительной техники и дискретной автоматики .

Известен регистр сдвига, выполненный на логических элементах И - НЕ (ИЛИ - НЕ), каждый разр д которого содержит три триггера с раздельным запуском - один пам ти и два коммутационных, причем единичный выход первого коммутационного триггера соединен с единичным входом второго, нулевой - с единичным входом триггера пам ти, нулевой выход второго коммутационного триггера соединен с нулевым входом триггера пам ти и со вторым нулевым входом первого коммутационного триггера, а первые нулевые входы коммутационных триггеров - со входом тактовых импульсов, нулевой выход триггера пам ти соединен с единичным входом коммутационного триггера последующего разр да регистра. Однако эта схема может иметь логические сост зани .

В предлагаемом изобретепии с целью устранепи  сост заний логических элементов единичный выход триггера пам ти соединен с единичным входом первого коммутационного триггера, второй пулевой вход первого коммутационного триггера - с единичным выходом второго коммутационного триггера предыдущего разр лда; между разр дами включен дополнительный логический элемент, выход которого соединен со вторым нулевым входом второго коммутационного триггера, а вход - единичным выходом второго коммутационного триггера предыдущего разр да.

На фиг. 1 приведена схема регистра сдвига; на фиг. 2 - его временные диаграммы.

Разр д регистра сдвига, построепного на логических элементах /п И - НЕ (ИЛИ -

НЕ), содержит три триггера с раздельным запуском - триггер 2 пам ти и два коммутационных триггера 3, 4. Единичный выход 5 триггера 2 пам ти соединен с единичным выходом 6 первого коммутационного триггера 3,

единичный выход 7 которого соединен с единичным входом 8 другого коммутационного триггера 4, а нулевой выход 9 - с единичным входом 10 триггера 2 пам ти. Два нулевых входа 11, 12 первого коммутационного триггера 3 соединены попарно с шипой 13 тактовых импульсов и единичным выходом 14 второго коммутационного триггера 4 предыдущего разр да.

Нулевой выход 15 второго коммутационпого

триггера 4 соединен с нулевым входом 16 триггера 2 пам ти, а два пулевых входа 17, 18 второго коммутационного триггера 4 соединены попарпо с шиной 13 тактовых импульсов и с выходом 19 дополнительного логического элемента 20, вход 21 которого соединен

с единичным выходом 14 второго коммутационного триггера 4 нредыдущего разр да.

Дл  устранени  сост заний логических схем основу разр да регистра составл ет триггер, тина Т, в котором отсутствует блокирующа  св зь со второго коммутационного триггера на первый, причем управление направлением переключени  последующего разр да производитс  сигналами с логического элемента /i2 и дополнительного логического элемента 20.

Как видно из временных диаграмм (фиг. 2) переключение этих сигналов происходит в моменты пауз между тактовыми импульсами, т. е. когда никакой разр д переключатьс  не может.

Предмет изобретени 

Регистр сдвига выполненный на логических элементах И - НЕ (ИЛИ - НЕ), каждый разр д которого содержит три триггера с раздельным запуском - один пам ти и два коммутационных , причем единичный выход первого коммутационного триггера соединен с единичным входом второго, нулевой - с единичным входом триггера пам ти, нулевой выход второго коммутационного триггера соединен с нулевым входом триггера пам ти, а первые нулевые входы коммутационных триггеров - со входом тактовых импульсов, отличающийс  тем, что, с целью устранени  сост зани  логических элементов, еДиМичный выход триггера пам ти соединен с единичным входом первого коммутационного триггера, второй нулевой вход первого коммутационного триггера - с единичным выходом второго коммутационного триггера нредыдущего разр да , между разр дами включен дополнительный логический элемент, выход которого соединен со вторым нулевым входом второго

коммутационного триггера, а вход - с единичным выходом второго коммутационного триггера предыдущего разр да.

jmjg MmiWUin13