SU839067A1 - Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи - Google Patents
Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи Download PDFInfo
- Publication number
- SU839067A1 SU839067A1 SU792820147A SU2820147A SU839067A1 SU 839067 A1 SU839067 A1 SU 839067A1 SU 792820147 A SU792820147 A SU 792820147A SU 2820147 A SU2820147 A SU 2820147A SU 839067 A1 SU839067 A1 SU 839067A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- valve
- inputs
- integer
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Description
Изобретение относитс к импульсной технике и может быть использовано в автоматике и вычислительной технике, в технике передачи данных и телеграфии, в аппаратуре цифровой магнитной записи и в других област х дискретной техники. Известен делитель частоты с любым целочисленным коэффициентом делени , содержащий два вентил и инве тор, входы которых подключены ,к вход ной шине, выход первого вентил соединен со счетным входом двоичного счетчика, выход второго вентил -с его шиной сброса, выходы триггеров счетчика, соответствующие заданному коэффициенту делени , ;подключены к входам первого дешифратора, тригге управлени , выходы которого соединены с управл ющими входами вентилей, и второй дешифратор, входы которого соединены с нулевыми выходами триггеров двоичного счетчика, при этом выход инвертора подключен к входам дешифраторов, выходы которых соединег ны со входами триггера управлени 1, Однако в данном устройстве с увеличением коэффициента делени усложн етс схема дешифратора, который по своему выполнению может оказатьс многоступенчатым, что приводит к снижению надежности работы устройства . Цель изобретени - повьшение на) дежности работы устройства. Дп достижени поставленной цели в делитель частоты с любым целочис-ленным коэффициентом делени , содержащий вентили и инвертор, входы которых объединены и подключены к входной шине, выходы вентилей соединены соответственно со счетным входом и шиной сброса двоичного счетчика , выход инвертора соединен с одним из входов дешифратора, другие входы которого подключены к параллельным выходам двоичного счетчика,, а выход
дешифратора подключен к установочному входу триггера управлени , выходы которого соединены с управл ющими входами вентилей, введены последовательно соединенные дополнительный инвертор и элемент И-НЕ, включенные между выходом первого вентил и счетным входом триггера управени , при этом второй вход элейента И-НЕ соединен с шиной сброса двоичного счетчика.
На фиг.1 представлена структурна электрическа схема делител частоты с любым целочисленным коэффициентом делени ; на фиг.2 - временные диаграммы, по сн ющие принцип работы устройства.
Устройство содержит первый вентил 1, второй вентиль 2 и инвертор 3, входы которых подключены к входной шине 4, выходы первого вентил 1 и второго вентил 2 соединены соответственно со счетным входом и шиной сброса двоичного счетчика 5, выход инвертора 3 соединен с одним из входов дешифратора 6, другие входы которого св заны с парраллельным входом счетчика 5, соответствующим заданному коэффициенту делени , а выход дешифратора 6 подключен к установочному входу триггера 7 упралени , соединенного своими выходами с управл ющими входами первого вент л и второго вентил 2, В делитель введены последовательно соединенные элемент И-НЕ 8 и дополнительный инвертор 9. При этом вход инвертора 9 подключен к выходу вентил 1, второ вход элемента И-НЕ 8 соединён с шиной сброса счетчика 5, вл ющейс выходом 10 дev итeл , а выход элемента И-НЕ 8 св зан со счетным входом триггера 7.
Делитель работает следующим образом .
При описании схемы делител за рабочий УСЛОВНО прин т положительны сигнал (потенциал, импульс, перепад напр жени ) при реализации ею коэффициента делени , равного 11.
В исходном состо нии двоичный счетчик 5 и триггер 7 управлени наход тс в нулевом состо нии, при котором на управл ющий вход первого вентил 1 поступает единичный, разрешаюищй потенциал, а на этот вход . вентил 2 - запрещающий потенциал. При этом от входной шины 4 двоична
последовательность импульсов (фиг.2а) через вентиль 1 поступает на вход счетчика 5 (фиг.2б).В промежутке между 10-ым и 1 1-ым входными импульсами с
инвертора 3 на вход дешифратора 6, выдел ющего 10-е. от начала счета (в соответствии с выбранным коэффициентом делени и всегда меньше его на 1) состо ние счетчика 5, поступает единичный импульс, который через дешифратор 6 (фиг.2в) устанавливает по установочному входу S триггер 7 в единичное состо ние. После этого разрешающий потенциал, от триггера 7
поступает на управл ющий вход второго
вентии 2, а на первом входе элемента И-НЕ после дополнительного инвертора
9 продолжает присутствовать положительньй сигнал, разрешающий работу элемента И-НЕ 8 (фиг.2 г).
Очередной, 1 1-ый импульс, вл ющийс выходным импульсом делител через вентиль 2 проходит на щину сброса счетчика 5 (фиг.2д), привод его в исходное состо ние, запрещающее дальнейшую работу дешифратора 6, с выхода которого прекращаетс поступление положительного импульса на установочньй вход триггера 7. Импульс сброса счетчика 5 через элемент И-НЕ в 8 инверсном виде (отрицательном поступает на счетный вход триггера 7 управлени ( фиг,2е), измен по заднему (положительному фронту его состо ние с единичного на исходное, нулевое, при котором начинаетс очередной работы делител . При этом на первый вход элемента И-НЕ 8 во врем переходных процессов в счетчике 5
(переход из одного состо ни в другое ) всегда поступает с выхода дополнительного инвертора 9 запрещающий , отрицательный сигнал, исключающий прохождение через второй вход этого элемента И-НЕ 8 помех не счетный вход триггера 7 управлени .
Claims (1)
1. Авторское свидетельство СССР № 62А371, кл. Н 03 К 23/00, 1976 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792820147A SU839067A1 (ru) | 1979-09-27 | 1979-09-27 | Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792820147A SU839067A1 (ru) | 1979-09-27 | 1979-09-27 | Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU839067A1 true SU839067A1 (ru) | 1981-06-15 |
Family
ID=20850805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792820147A SU839067A1 (ru) | 1979-09-27 | 1979-09-27 | Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU839067A1 (ru) |
-
1979
- 1979-09-27 SU SU792820147A patent/SU839067A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4041403A (en) | Divide-by-N/2 frequency division arrangement | |
GB1053189A (ru) | ||
SU839067A1 (ru) | Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи | |
US4493095A (en) | Counter having a plurality of cascaded flip-flops | |
WO1990011650A1 (en) | Digital circuit for encoding binary information | |
US4423338A (en) | Single shot multivibrator having reduced recovery time | |
US3600686A (en) | Binary pulse rate multipliers | |
SU926784A1 (ru) | Детектор частотно-манипулированных сигналов | |
SU1067610A2 (ru) | Детектор частотно-манипулированных сигналов | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1119175A1 (ru) | Делитель частоты | |
GB785568A (en) | Improvements in or relating to frequency divider circuits | |
SU928345A2 (ru) | Дискретный умножитель частоты следовани импульсов | |
SU1125737A1 (ru) | Двухканальный формирователь однополосного сигнала | |
SU966919A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU842792A1 (ru) | Устройство дл сравнени чисел | |
SU822348A1 (ru) | Преобразователь код-временной интервал | |
SU993460A1 (ru) | Пересчетное устройство | |
SU951402A1 (ru) | Устройство дл сдвига информации | |
SU402154A1 (ru) | Ан ссср | |
SU869055A1 (ru) | Делитель частоты | |
SU1236384A1 (ru) | Цифровой частотомер | |
SU997240A1 (ru) | Устройство задержки | |
SU944098A1 (ru) | Широтно-импульсный модул тор | |
SU1354386A2 (ru) | Цифровой умножитель частоты с переменным коэффициентом умножени |