SU822347A1 - Computing voltage-to-code converter - Google Patents
Computing voltage-to-code converter Download PDFInfo
- Publication number
- SU822347A1 SU822347A1 SU792781048A SU2781048A SU822347A1 SU 822347 A1 SU822347 A1 SU 822347A1 SU 792781048 A SU792781048 A SU 792781048A SU 2781048 A SU2781048 A SU 2781048A SU 822347 A1 SU822347 A1 SU 822347A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- digital
- inputs
- registers
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к вычисли-тельной технике и может быть использовано в различных информационно-измерительных системах. . Известен вычислительный преобразо ватель напр жени в код, содержащий ансшоговый коммутатор, входы которого через генератор колебаний соединены с входами аналого-цифрового преобразовател , выходы которого соединены с первой группой входов первого и второго функциональных пре образователей, выходы первого функционального преобразовател соединены с второй группой входов второго функционального преобразовател , выходы которого соединены с входами аналогового запоминающего устройства , выходы аношогового запоминающего устройства соединены с выходными шина1ли устройства, входы управлени аналогового коммутатора, аналогоцифрового преобразовател , первого и второго функциональных преобразователей соединены с выходами устройс ва управлени JL . Недостатками данного устройства вл ютс ограниченные функциональные возможности. Известен также вычислительный преобразователь напр жени в код, содержащий устройство сравнени , первый вход которого соединен с шиной входного сигнала, второй вход с выходом цифроаналогового преобразовател , входы которого через цифровой коммутатор соединены с выходами первого и второго регисторов, вы-, ходы первого регистра соединены с входами второго сумматора, выходы второго регистра соединены с входами первого сумматора, входы первого и второго регистров соединены с выходами первого и второго сумматоров , выход устройства сравнени соединен с первым входом элемента И, второй вход котброго соединен с выходом генератора импульсов, а третий вход - с выходом устройства управлени , выход элемента И соединен с управл ющими входами регистров, сумматоров и счетчика, выходы которого через цифровой коммутатор соединены с входами цифроаналогового преобразовател , вход управлени цифрового коммутатора соединен с выходом устройства управлени 2J . Недостатками такого устройства вл ютс ограниченные функциональныеThe invention relates to computing technology and can be used in various information measuring systems. . A computational voltage converter into a code is known that contains an encoder switch, whose inputs are connected via an oscillator to the inputs of an analog-to-digital converter, whose outputs are connected to the first group of inputs of the first and second functional converters, and the outputs of the first functional converter are connected to the second group of inputs of the second functional converter, the outputs of which are connected to the inputs of the analog storage device, the outputs of the anoshin storage device A are connected to the output buses of the device; the control inputs of the analog switch, the analog-digital converter, the first and second functional converters are connected to the outputs of the control unit JL. The disadvantages of this device are limited functionality. Also known is a computational voltage converter into a code containing a comparison device, the first input of which is connected to the input signal bus, the second input with the output of a digital-to-analog converter, the inputs of which through a digital switch are connected to the outputs of the first and second registrars, the outputs of the first register are connected to the inputs of the second adder, the outputs of the second register are connected to the inputs of the first adder, the inputs of the first and second registers are connected to the outputs of the first and second adders, the output of the device is cf The second input is connected to the output of the pulse generator, and the third input is connected to the output of the control device, the output of the element AND is connected to the control inputs of registers, totalizers and the counter, the outputs of which are connected to the inputs of a digital-to-analog converter The control input of the digital switch is connected to the output of control unit 2J. The disadvantages of such a device are limited functional
ВОЗМОЖНОСТИ устройства и низкое быстродействие .OPPORTUNITIES of the device and low speed.
Цель изобретени - расширение функциональных возможностей и повышение быстродействи .The purpose of the invention is to enhance the functionality and increase speed.
Указанна цель достигаетс тем, что в вычислительный преобразователь напр жени в код, содержащий блок сравнени , первый вход которого соединен с выходом цифроаналогового преобразовател , вход1а которого через цифровой коммутатор соединены с выходами первого и второго регистров , первые входы первого и второго регистров соединены с выходами первого и второго сумматоров, вход управлени цифрового коммутатора соединен с выходом блока управлени введены аналоговой коммутатор, масштабирующий усилитель, два блока сдвига, цифровой переключатель, дополнительный регистр, дополнительный сумматор и запоминающее устройство , причем входы аналогового коммутатора соединены с входными клеммами устройства, выход аналогового коммутатора через масштабирующий усилитель соединен со вторым входом блока сравнени , выход которого соединен с первым входом дополнительного регистра, запоминающего устройства , первого, второго и дополнительного сумматоров, вторые входам которых соединены с выходами первого , второго и дополнительного регисров соответственно, второй выход первого регистра через первый блок сдвига соединен с вторым входом второго сумматора и через цифровой переключатель - с вторым входом первого сумматора, второй выход второIo регистра через второй блок сдвига и цифровой переключатель соединен с вторым входом первого сумма-, тора, выход дополнительного регистра соединен с вторыми входами первого и второго регистров с цифровым входом цифрового коммутатора, второй вход дополнительного сумматора соединен с выходом запрминакицего устройства, входы управлени ангшогового коммутатора, масштабирукицего усилител , регистров, блоков сдвига , запоминающего устройства, сумматоров и цифрового переключател соединены с выходами устройства управлени , вход которого соединен с шиной цифрового входа устройства.This goal is achieved in that the computational voltage converter into a code containing a comparison unit, the first input of which is connected to the output of a digital-to-analog converter, whose input is connected via a digital switch to the outputs of the first and second registers, the first inputs of the first and second registers are connected to the outputs of the first and the second adders, the control input of the digital switch is connected to the output of the control unit; an analog switch, a scaling amplifier, two shift blocks, a digital crossover a switch, an additional register, an additional adder and a storage device, the analog switch inputs are connected to the device input terminals, the analog switch output is connected via a scaling amplifier to the second input of the comparison unit, the output of which is connected to the first input of the additional register, storage device, first, second and Additional adders, the second inputs of which are connected to the outputs of the first, second and additional registers, respectively, the second output of the first register through the first shift unit is connected to the second input of the second adder and through a digital switch to the second input of the first adder, the second output of the second Io register through the second shift unit and the digital switch connected to the second input of the first sum-, torus, output of the additional register is connected to the second inputs the first and second registers with a digital input of the digital switch, the second input of the additional adder is connected to the output of the operating device, the control inputs of the angled switch, the scale a hand amplifier, registers, shift blocks, a memory device, adders and a digital switch are connected to the outputs of the control device, the input of which is connected to the digital input bus of the device.
На чертеже дана структурна элекрическа схема предлагаемого устройства .The drawing shows the structural electrical circuit of the proposed device.
Вычислительный преобразователь напр жени в код содержит аналоговы коммутатор 1, масштабирующий усилитель 2, блок 3 сравнени , цифроаналоговый преобразователь 4, блок 5 управлени , регистры 6-8, сумматоры 9-11, блокр 12, 13 сдвига, запоминающее устройство 14, цифровой коммутатор 15, цифровой переключатель 16, входные клеммы 17 устройства и шины 18 цифровогр входа устройства .The computational voltage-to-code converter contains analog switch 1, scaling amplifier 2, comparison block 3, digital-to-analog converter 4, control block 5, registers 6-8, adders 9-11, shift block 12, 13, memory 14, digital switch 15 , digital switch 16, input terminals 17 of the device and bus 18 of the digital input of the device.
Вычислительный преобразователь напр жени в код работает следующим образом.The computational voltage-to-code converter works as follows.
Перевод схемы вычислительного преобразовател напр жени в код в режимы формировани определенных зависимостей осуществл етс по сигналам, поступающим на шину 18 цифрового входа устройства. Этим режимам.соответствуют управл ющие сигналы на выходах блока 5, задающие последовательность работы во времени различных схем преобразовател .The translation of the computational voltage converter circuit into a code into the formation of certain dependencies is carried out according to the signals supplied to the digital input bus 18 of the device. These modes correspond to the control signals at the outputs of block 5, which determine the sequence of operation in time of various converter circuits.
По сигналу блока 5 преобразуемое напр жение U аналоговым коммутатором 1 через масштабирующий усилитель 2 передаетс на вход блока 3. Коэффициент передачи масштабирующего усилител 2 Км зависит от режима формируемой функциональной зависимости. Преобразование напр жени в код с измен емым коэффициентом передачи К масштабирующего усилител 2 и применение знакопеременных + 1 позвол ет в устройстве с помощью простых схемных элементов компенсировать масштабное изменение величин и результирующие значени получать без изменени масштаба.According to the signal of block 5, the converted voltage U by the analog switch 1 is transmitted through the scaling amplifier 2 to the input of block 3. The transfer coefficient of the scaling amplifier 2 Km depends on the mode of the generated functional dependence. Converting voltage into a code with a variable transfer coefficient K of scaling amplifier 2 and using alternating + 1 allows the device to compensate the scale change of values and the resulting values without scaling using simple circuit elements.
В первом такте уравновешивани в регистры 6-8 занос тс значени вычислительных величин. Далее по сигналу из блока 5 код через цифровой KONMyTaTop 15 передаетс на входы цифроаналогового преобразовател 4, на выходе которого вырабатываетс соответствующее ему уравновешивающее напр жение. Блок 3 вырабатывает сигнал результата сравнени преобразуемого и уравновешивающих напр жений, который поступает на входы сумматоров 9-11 дл управлени вычислени ми. Одновременно в сумматорах 9, 10 выполн етс один шаг вычислени и новые значени вычислителных величин фиксируютс в регистрах 6 7. На этом такт уравновешивани иформировани кода заканчиваетс .In the first equilibration cycle, registers 6-8 are entered into the values of computational quantities. Further, the signal from block 5 transfers the code through digital KONMyTaTop 15 to the inputs of digital-to-analog converter 4, the output of which produces the corresponding counterbalancing voltage. Block 3 generates a signal of the result of the convertible and balancing stresses, which is fed to the inputs of adders 9-11 to control the calculation. At the same time, in the adders 9, 10, one calculation step is performed and the new values of the calculation variables are recorded in the registers 6-7. At this, the code balancing and code generation stage ends.
Во втором такте по сигналу номера такта и признаку операции из запоминающего устройства 14 на входIn the second cycle, by the signal of the cycle number and the indication of the operation from the memory 14 to the input
сумматора 11 передаетс константа, котора в зависимости от результата сравнени прибавл етс к первому коду или вычитаетс из него в сумматоре 11. Полученный скорректированный код заноситс в регистр 8 и через цифровой коммутатор 15 передаетс на входы цифроаналогового преобразовател 4 дл выработки очередного уравновешивающего напр жени . В блоке 3 выполн етс новое сравне- .adder 11 transmits a constant which, depending on the result of the comparison, is added to or subtracted from the first code in adder 11. The resulting corrected code is entered in register 8 and transmitted through digital switch 15 to the inputs of digital-to-analog converter 4 to generate the next balancing voltage. In block 3, a new comparison is made.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792781048A SU822347A1 (en) | 1979-06-19 | 1979-06-19 | Computing voltage-to-code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792781048A SU822347A1 (en) | 1979-06-19 | 1979-06-19 | Computing voltage-to-code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU822347A1 true SU822347A1 (en) | 1981-04-15 |
Family
ID=20834161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792781048A SU822347A1 (en) | 1979-06-19 | 1979-06-19 | Computing voltage-to-code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU822347A1 (en) |
-
1979
- 1979-06-19 SU SU792781048A patent/SU822347A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3868680A (en) | Analog-to-digital converter apparatus | |
SU822347A1 (en) | Computing voltage-to-code converter | |
US3371334A (en) | Digital to phase analog converter | |
SU521563A1 (en) | Device for converting binary code with scaling | |
SU548865A1 (en) | Exponential transducer | |
Schmid | An operational hybrid computing system provides analog-type computation with digital elements | |
US3470363A (en) | Hybrid multiplier apparatus | |
SU805337A1 (en) | Function generator | |
SU940296A1 (en) | A-d converter with automatic correction | |
SU974381A1 (en) | Analog-digital function converter | |
SU1495993A1 (en) | Analog-to-digital converter | |
SU501369A1 (en) | Multichannel measuring system | |
SU706925A1 (en) | Analogue-digital converter | |
RU2187886C1 (en) | Device for converting numbers of residue system code into polyadic code | |
SU1441196A1 (en) | Device for measuring fraction portion of interference band | |
SU559257A1 (en) | Functional converter of the angle of rotation of the shaft into the code | |
SU1043615A1 (en) | Sine function digital generator | |
SU766001A1 (en) | Analogue-code converter | |
SU864298A1 (en) | Device for evaluating algebraic equations | |
JP2813513B2 (en) | Data conversion circuit | |
SU441658A1 (en) | Digital-analog computing device | |
SU839046A1 (en) | Analogue-digital converter | |
SU1026302A1 (en) | Multiplication measuring system | |
SU1008901A1 (en) | Analogue-digital converter | |
SU855653A1 (en) | Device for signal normalization |