JP2813513B2 - Data conversion circuit - Google Patents
Data conversion circuitInfo
- Publication number
- JP2813513B2 JP2813513B2 JP4257173A JP25717392A JP2813513B2 JP 2813513 B2 JP2813513 B2 JP 2813513B2 JP 4257173 A JP4257173 A JP 4257173A JP 25717392 A JP25717392 A JP 25717392A JP 2813513 B2 JP2813513 B2 JP 2813513B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift register
- circuit
- expressed
- inch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、mm単位で表されたデー
タをinch単位で表されたデータに変換するデータ変換回
路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data conversion circuit for converting data expressed in mm units into data expressed in inch units.
【0002】[0002]
【従来の技術】従来より、計測器等において、mm単位で
表されたデータ(以下、ミリデータという)をinch単位
で表されたデータ(以下、インチデータという)に変換
することがしばしば必要とされる。25.4[mm]が1
[inch]であるから、このミリ/インチ変換は、ミリデ
ータを25.4で割る割算回路により実現できる。また
は、ミリデータから25.4を繰り返し引き算して、そ
の回数をカウントするという演算を行うことにより、実
質的な割算ができる。2. Description of the Related Art Conventionally, it is often necessary to convert data expressed in mm units (hereinafter referred to as millimeter data) into data expressed in inch units (hereinafter referred to as inch data) in a measuring instrument or the like. Is done. 25.4 [mm] is 1
Because of [inch], this millimeter / inch conversion can be realized by a division circuit that divides millimeter data by 25.4. Alternatively, a substantial division can be performed by performing an operation of repeatedly subtracting 25.4 from millimeter data and counting the number of times.
【0003】[0003]
【発明が解決しようとする課題】しかし、ディジタル回
路で上述のような割算回路を構成して高精度のミリ/イ
ンチ変換を行おうとすると、回路規模が非常に大きなも
のとなり、またそれに伴って高速性能が損なわれ、消費
電流も大きくなる。回路規模の増大はコスト増大をもた
らす。これらは小型計測器を実現する上で大きな障害と
なる。本発明は、上記の点に鑑みなされたもので、ミリ
データをインチデータに変換するための小型計測器に適
した簡便なデータ変換回路を提供することを目的とす
る。However, if a digital circuit is used to constitute the above-described division circuit to perform high-precision millimeter-to-inch conversion, the circuit scale becomes very large. High speed performance is impaired and current consumption is increased. An increase in the circuit size results in an increase in cost. These are major obstacles in realizing a small measuring instrument. The present invention has been made in view of the above points, and has as its object to provide a simple data conversion circuit suitable for a small measuring instrument for converting millimeter data to inch data.
【0004】[0004]
【課題を解決するための手段】本発明によるデータ変換
回路は、第1に、ミリデータをx、インチデータをyと
して、2のべき乗を用いて表された次の変換式 x・212・(1−1/25 −1/27 +1/212)→y を実行する演算回路が、LSBと途中ビットを出力とす
るシフトレジスタと、このシフトレジスタの出力を入力
とする加減算回路とにより構成されていることを特徴と
する。より演算精度を高くするためには、次の二つの変
換式 x・212・(1−1/25 −1/27 +1/212)→
x′ x′+x′・(1/219+1/223)→y を実行する演算回路を、やはり同様の構成のシフトレジ
スタと加減算回路により構成する。The data conversion circuit according to the present invention firstly uses the following conversion formula x · 2 12 ·· expressed by using a power of 2 where x is millimeter data and y is inch data. An arithmetic circuit for executing (1-1 / 2 5 -1/2 7 +1/2 12 ) → y includes a shift register that outputs the LSB and intermediate bits, and an addition / subtraction circuit that receives the output of the shift register as an input. Is characterized by the following. In order to further increase the calculation accuracy, the following two conversion formulas x · 2 12 · (1-1 / 25 −1/2 7 +1/2 12 ) →
An arithmetic circuit for executing x ′ x ′ + x ′ · (1/2 19 +1/2 23 ) → y is constituted by a shift register and an addition / subtraction circuit having the same configuration.
【0005】本発明によるデータ変換回路は、第2に、
ミリデータをx、インチデータをyとして、2のべき乗
を用いて表された次の二つ変換式 x・212・(1−1/27 )→x′ x′・(1−1/25 )→y を実行する演算回路が、LSBと途中ビットを出力とす
るシフトレジスタと、このシフトレジスタの出力を入力
とする減算回路とにより構成されていることを特徴とす
る。この場合にもより演算精度を高くするためには、次
の三つ変換式 x・212・(1−1/27 )→x′ x′・(1−1/25 )→x′′ x′′+x′′・(1/219+1/223)→y を実行する演算回路を、同様の構成のシフトレジスタと
加減算回路により構成する。[0005] The data conversion circuit according to the present invention secondly comprises:
The following two conversion formulas expressed by using a power of 2 where x is millimeter data and y is inch data x × 2 12 · (1-1 / 2 7 ) → x ′ x ′ · (1-1 / 2 5 ) → y is characterized in that the arithmetic circuit is constituted by a shift register that outputs the LSB and intermediate bits, and a subtraction circuit that receives the output of the shift register as an input. This order also to increase more calculation accuracy when the three conversion formulas x · 2 12 · (1-1 / 2 7) follows → x 'x' · (1-1 / 2 5) → x ' An arithmetic circuit for executing 'x''+x''. (1/2 19 +1/2 23 ) → y is constituted by a shift register and an addition / subtraction circuit having the same configuration.
【0006】[0006]
【作用】ミリ/インチ変換の変換係数(1/25.4)
を、2のべき乗のみで表現した近似式で表すと、この近
似式を用いた変換式の演算回路は、ディジタル回路のな
かで最も簡単に実現できる加減算回路とシフトレジスタ
のみにより構成することができる。2のべき乗の割算,
掛算は、バイナリコードで表されたデータの所定ビット
間の減算,加算により実現できるからである。そしてシ
フトレジスタのLSBと途中ビットを引き出して使用す
ることで、シフト段数を最小限にすることができる。従
って本発明によれば、割算回路や掛算回路を用いた場合
に比べて、ミリ/インチ変換演算回路の規模およびコス
トが低減され、それに伴ってミリ/インチ演算の高速動
作と低消費電力動作が可能となり、小型計測器に適用し
て大きな効果が得られる。[Function] Conversion coefficient of millimeter / inch conversion (1 / 25.4)
Is expressed by an approximation expression expressed only by a power of two, an arithmetic circuit of a conversion expression using this approximation expression can be constituted only by an addition / subtraction circuit and a shift register which can be realized most easily among digital circuits. . Power of 2 division,
This is because multiplication can be realized by subtraction and addition between predetermined bits of data represented by a binary code. The number of shift stages can be minimized by extracting and using the LSB and intermediate bits of the shift register. Therefore, according to the present invention, the scale and cost of the millimeter / inch conversion operation circuit are reduced as compared with the case where a division circuit or a multiplication circuit is used, and accordingly, the high speed operation and the low power consumption operation of the millimeter / inch operation are performed. And a large effect can be obtained when applied to a small measuring instrument.
【0007】[0007]
【実施例】以下、本発明の実施例を説明する。ミリ/イ
ンチ変換を行うための変換係数は、 1/25.4=0.03937007874… …(1) である。右辺の小数点以下6位で四捨五入し、桁合わせ
は後に行うとすれば、この変換係数は一次近似として、
3937となる。即ち、ミリデータをx、インチデータ
をyとすれば、3937x→yでミリ/インチ変換がで
きる。この変換式の係数3937を2のべき乗となる数
に分解して表現すれば、 4096・(1−1/32−1/128+1/409
6) である。Embodiments of the present invention will be described below. The conversion coefficient for performing the millimeter / inch conversion is 1 / 25.4 = 0.03937007874 (1). If the right-hand side is rounded off to six decimal places and digit alignment is performed later, this conversion coefficient can be expressed as a first-order approximation:
3937. That is, if the millimeter data is x and the inch data is y, millimeter / inch conversion can be performed with 3937x → y. If the coefficient 3937 in this conversion equation is decomposed into a number that is a power of 2, it is expressed as 4096 · (1-1 / 32-1 / 128 + 1/409)
6)
【0008】そこで第1の発明においては、このミリ/
インチ変換の係数3937を2のべき乗のみで近似して
表した、次の変換式(2)を利用する。 x・212・(1−1/25 −1/27 +1/212)→y …(2) 更に(1)式の小数点以下8〜11位を考慮してより高
精度の演算を行うためには、次の二式を利用する。 x・212・(1−1/25 −1/27 +1/212)→x′…(3) x′+x′・(1/219+1/223)→y …(4) ここで(4)式の第2項は、 x′・(1/524288+1/8388608) =0.0079785・x であり、(1)式の小数点以下8位以下の部分をべき乗
で近似して、これを(2)式の結果に加えるための値で
ある。Therefore, in the first invention, this millimeter /
The following conversion formula (2), which is obtained by approximating the coefficient 3937 of the inch conversion only by a power of 2, is used. x · 2 12 · (1−1 / 2 5 −1/2 7 +1/2 12 ) → y (2) Further, a higher precision operation is performed in consideration of the 8th to 11th decimal places of the equation (1). To do this, use the following two equations. x · 2 12 · (1-1 / 2 5 −1/2 7 +1/2 12 ) → x ′ (3) x ′ + x ′ · (1/2 19 +1/2 23 ) → y (4) Here, the second term of the equation (4) is x ′ · (1/524288 + 1/8388608) = 0.0079785 · x, and the part of the equation (1) below the eighth decimal place is approximated by a power. This is a value for adding this to the result of equation (2).
【0009】図1は、上述の(2)式或いは(3),
(4)式の演算を実行する第1の実施例の変換回路であ
る。レジスタ1は、ミリデータxに対応する20ビット
のバイナリ・データを蓄積するものである。このレジス
タ1のデータを元に、(2)式或いは(3)式の演算を
行うのが、32ビットのシフトレジスタ2と減算回路
3,4および加算回路5の部分である。まず、レジスタ
1の内容即ち、バイナリコードで表されたミリデータx
をシフトレジスタ2にロードする。そしてこのデータを
シフトクロックCKによりシフトしながら、LSBデー
タ(即ち20 の桁のデータ)から25 の桁のビットデー
タを減算回路3により減算する。この減算により、x・
212・(1−1/25 )なる演算が行われる。減算回路
3により得られたデータから更にシフトレジスタの27
の桁のビットデータを減算回路4により減算すると、x
・212・(1−1/25 −1/27 )なる演算が行われ
る。同様に加算回路5により、減算回路4で得られたデ
ータにシフトレジスタ2の212の桁のビットデータを加
算すると、(2)式または(3)式の演算が全て行われ
たことになる。FIG. 1 shows the above equation (2) or (3),
4 is a conversion circuit of the first embodiment for executing the operation of the equation (4). The register 1 stores 20-bit binary data corresponding to millimeter data x. Based on the data in the register 1, the operation of the expression (2) or the expression (3) is performed by the 32-bit shift register 2, the subtraction circuits 3, 4, and the addition circuit 5. First, the contents of the register 1, that is, the milli-data x represented by the binary code
Is loaded into the shift register 2. And while shifting the data by the shift clock CK, it is subtracted by LSB data (i.e. 2 0 digit data) from the subtraction circuit 3 to 2 5 digits of bit data. By this subtraction, x
An operation of 2 12 · (1-1 / 2 5 ) is performed. From the data obtained by the subtraction circuit 3, the shift register 2 7
Is subtracted by the subtraction circuit 4 to obtain x
· 2 12 · (1-1 / 2 5 -½ 7) comprising calculation is performed. Similarly, when the addition circuit 5 adds the bit data of 2 12 digits of the shift register 2 to the data obtained by the subtraction circuit 4, all the operations of the formulas (2) and (3) have been performed. .
【0010】こうして、加算回路5に得られたデータを
シフトレジスタ6に順次転送すれば、(2)式或いは
(3)式によるインチデータyまたはx′が得られる。
要求される精度によっては、ここまでの演算で必要なイ
ンチデータが得られる。またここまでの演算は、シフト
レジスタ2と6を同時に1回(32ビット)シフトする
だけで終了する。By sequentially transferring the data obtained by the adding circuit 5 to the shift register 6, the inch data y or x 'can be obtained by the equation (2) or (3).
Depending on the required accuracy, the required inches data can be obtained by the above calculations. The operations up to this point are completed only by shifting the shift registers 2 and 6 simultaneously (32 bits) once.
【0011】図1における加算回路7,8およびシフト
レジスタ9は、(4)式まで演算してより高精度のイン
チデータを得る場合に用いられる。即ちシフトレジスタ
6に得られた変換データについて、シフトしながらその
20 の桁と219の桁のビットデータを加算回路7で加算
し、更にその結果に223の桁のビットデータを加算回路
8で加算して、その結果をシフトレジスタ9に転送すれ
ば、(4)式の演算が実行されて、高精度の変換インチ
データが得られる。The adder circuits 7 and 8 and the shift register 9 in FIG. 1 are used when calculating up to the equation (4) to obtain higher-precision inch data. That is, with respect to the converted data obtained in the shift register 6, while shifting, the adder circuit 7 adds the 2 0 digit data and the 2 19 digit bit data, and further adds the 2 23 digit bit data to the result. 8, the result is transferred to the shift register 9, and the operation of the equation (4) is executed to obtain highly accurate converted inch data.
【0012】なおシフトレジスタ9を新たに設けなくて
も、シフトレジスタ2を用いることが可能である。ま
た、加減算回路3,4,5,7,8についても、適当に
兼用することが可能である。更にシフトレジスタのビッ
ト数Nは、扱う数の大きさにより適当な数とすることが
できる。シフトレジスタの構成を実施例では1×Nビッ
トとしたが、2×Nビット、4×Nビット、…等の構成
とすることもできる。The shift register 2 can be used without newly providing the shift register 9. In addition, the addition / subtraction circuits 3, 4, 5, 7, and 8 can also be used appropriately. Further, the bit number N of the shift register can be set to an appropriate number according to the size of the number to be handled. Although the configuration of the shift register is 1 × N bits in the embodiment, a configuration of 2 × N bits, 4 × N bits,...
【0013】第2の発明においては、上述の(2)式に
相当する変換式として、(2)式を分解して得られる次
の二つの変換式(5),(6)を利用する。これは、加
算回路を用いることなく、シフトレジスタと減算回路の
みによって同様の演算を実行するためである。 x・212・(1−1/27 )→x′ …(5) x′・(1−1/25 )→y …(6) 更に高精度の変換データを得るためには、上の実施例と
同様に、(1)式の小数点以下8位以下を考慮して、次
の三式を利用する。 x・212・(1−1/27 )→x′ …(7) x′・(1−1/25 )→x′′ …(8) x′′+x′′・(1/219+1/223)→y …(9) In the second invention, the following two conversion equations (5) and (6) obtained by decomposing the equation (2) are used as the conversion equations corresponding to the above equation (2). This is because the same operation is performed only by the shift register and the subtraction circuit without using the addition circuit. x · 2 12 · to obtain a (1-1 / 2 7) → x '... (5) x' · (1-1 / 2 5) → y ... (6) converts data of a higher accuracy, the upper In the same manner as in the embodiment, the following three equations are used in consideration of the eight decimal places or less of the equation (1). x · 2 12 · (1-1 / 2 7 ) → x ′ (7) x ′ · (1-1 / 25 ) → x ″ (8) x ″ + x ″ · (1/2 19 +1/2 23 ) → y ... (9)
【0014】図2は、上述の(5),(6)式或いは
(7)〜(9)式の演算を実行する第2の実施例の変換
回路である。先の実施例と同様に、バイナリコードで表
されたレジスタ11のミリデータxをシフトレジスタ1
2にロードし、これをシフトしながら、20 の桁のビッ
トデータから27 の桁のビットデータを減算回路13に
より減算する。これにより、(5)式或いは(7)式の
演算が実行される。この減算回路13の結果をシフトレ
ジスタ14に転送し、20 の桁のビットデータから25
の桁のビットデータを減算回路15により減算すること
により、(6)式或いは(8)式の演算が実行される。
この演算結果をシフトレジスタ16に転送すれば、変換
されたインチデータが得られる。FIG. 2 shows a conversion circuit according to a second embodiment for executing the operations of the above equations (5) and (6) or the equations (7) to (9). As in the previous embodiment, the millimeter data x of the register 11 represented by the binary code is
2 loaded into, while shifting this, 2 7 order bit data from the 2 0 order bit data is subtracted by the subtraction circuit 13. As a result, the calculation of Expression (5) or Expression (7) is performed. Transfer the result of the subtraction circuit 13 to the shift register 14, 2 2 0 order bit data 5
The subtraction circuit 15 subtracts the bit data of the digit of (1), whereby the operation of the expression (6) or (8) is executed.
If the result of this operation is transferred to the shift register 16, converted inch data is obtained.
【0015】シフトレジスタ16、加算回路17,1
8,シフトレジスタ19の部分は、図1におけるシフト
レジスタ6、加算回路7,8,シフトレジスタ9の部分
と同じである。ここでの演算によって、先の実施例と同
様に、(9)式の演算が実行されて、より高精度のイン
チデータが得られる。Shift register 16, adder circuits 17, 1
8, the shift register 19 is the same as the shift register 6, the adders 7, 8 and the shift register 9 in FIG. By the calculation here, the calculation of Expression (9) is performed as in the previous embodiment, and higher-precision inch data is obtained.
【0016】この実施例でもシフトレジスタの共用が可
能である。即ちシフトレジスタ16,19を省略して、
これらをシフトレジスタ12,14でそれぞれ代用して
同様の演算を行うことができる。またシフトレジスタの
構成も先の実施例で説明したと同様の変形が可能であ
る。In this embodiment, the shift register can be shared. That is, the shift registers 16 and 19 are omitted,
These can be substituted by the shift registers 12 and 14 to perform the same operation. Also, the configuration of the shift register can be modified in the same manner as described in the previous embodiment.
【0017】[0017]
【発明の効果】以上説明したように本発明によれば、シ
フトレジスタと加減算回路のみでミリ/インチ変換の演
算回路を構成することにより、ハードウェア規模を小さ
くし、低コスト化,低消費電力化および高速性能化を図
ったデータ変換回路を得ることができる。As described above, according to the present invention, the operation scale of the millimeter / inch conversion is constituted only by the shift register and the addition / subtraction circuit, whereby the hardware scale is reduced, the cost is reduced, and the power consumption is reduced. Thus, a data conversion circuit with higher performance and higher speed can be obtained.
【図1】 本発明の第1の実施例の変換回路構成を示す
図である。FIG. 1 is a diagram illustrating a configuration of a conversion circuit according to a first embodiment of the present invention.
【図2】 本発明の第2の実施例の変換回路構成を示す
図である。FIG. 2 is a diagram illustrating a configuration of a conversion circuit according to a second embodiment of the present invention.
1…レジスタ、2,6,9…シフトレジスタ、3,4…
減算回路、5,7,8…加算回路、11…レジスタ、1
2,14,16,19…シフトレジスタ、13,15…
減算回路、17,18…加算回路。1 ... register, 2, 6, 9 ... shift register, 3, 4 ...
Subtraction circuit, 5, 7, 8 ... addition circuit, 11 ... register, 1
2, 14, 16, 19 ... shift register, 13, 15 ...
Subtraction circuits, 17, 18 ... addition circuits.
Claims (4)
単位で表されたデータyに変換するデータ変換回路にお
いて、2のべき乗を用いて表された下記変換式 x・212・(1−1/25−1/27+1/212)→y を実行する演算回路を、LSBと途中ビットを出力する
シフトレジスタと、このシフトレジスタの出力を入力と
する加減算回路とにより構成したことを特徴とするデー
タ変換回路。1. Inch data x expressed in units of mm
In a data conversion circuit that converts data into data y expressed in units, the following conversion formula x · 2 12 · (1-1 / 2 5 −1/2 7 +1/2 12 ) expressed using a power of 2 → an arithmetic circuit for performing a y, outputs LSB and middle bits
Shift register and the data conversion circuit, characterized by being configured by a subtraction circuit which receives the output of the shift register.
単位で表されたデータyに変換するデータ変換回路にお
いて、2のべき乗を用いて表された下記変換式 x・212・(1−1/25−1/27+1/212)→x′ x′+x′・(1/219+1/223)→y を実行する演算回路を、LSBと途中ビットを出力する
シフトレジスタと、このシフトレジスタの出力を入力と
する加減算回路とにより構成したことを特徴とするデー
タ変換回路。2. Inch data x expressed in units of mm.
In a data conversion circuit that converts data into data y expressed in units, the following conversion formula x · 2 12 · (1-1 / 2 5 −1/2 7 +1/2 12 ) expressed using a power of 2 → x ′ x ′ + x ′ · (1/2 19 +1/2 23 ) → y An arithmetic circuit for executing y is composed of an LSB and a shift register that outputs intermediate bits, and an addition / subtraction circuit that receives the output of the shift register as an input. A data conversion circuit characterized by comprising.
単位で表されたデータyに変換するデータ変換回路にお
いて、2のべき乗を用いて表された下記変換式 x・212・(1−1/27)→x′ x′・(1−1/25)→y を実行する演算回路を、LSBと途中ビットを出力する
シフトレジスタと、このシフトレジスタの出力を入力と
する加減算回路とにより構成したことを特徴とするデー
タ変換回路。3. The data x expressed in units of mm is inch
In the data conversion circuit for converting the represented data y in the unit, the following conversion formula expressed using the power of 2 x · 2 12 · (1-1 / 2 7) → x 'x' · (1-1 / 2 5 ) → y A data conversion circuit characterized by comprising a shift register that outputs LSB and intermediate bits, and an addition / subtraction circuit that receives the output of this shift register as an input.
単位で表されたデータyに変換するデータ変換回路にお
いて、2のべき乗を用いて表された下記変換式 x・212・(1−1/27)→x′ x′・(1−1/25)→x″ x″+x″・(1/219+1/223)→y を実行する演算回路を、LSBと途中ビットを出力する
シフトレジスタと、このシフトレジスタの出力を入力と
する加減算回路とにより構成したことを特徴とするデー
タ変換回路。4. Inch data x expressed in units of mm
In the data conversion circuit for converting the represented data y in the unit, the following conversion formula expressed using the power of 2 x · 2 12 · (1-1 / 2 7) → x 'x' · (1-1 / 2 5 ) → x ″ x ″ + x ″ · (1/2 19 +1/2 23 ) → y An arithmetic circuit for performing the following operations is performed. A shift register that outputs LSB and intermediate bits, and an output of this shift register are input and output. A data conversion circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4257173A JP2813513B2 (en) | 1992-09-01 | 1992-09-01 | Data conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4257173A JP2813513B2 (en) | 1992-09-01 | 1992-09-01 | Data conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0683854A JPH0683854A (en) | 1994-03-25 |
JP2813513B2 true JP2813513B2 (en) | 1998-10-22 |
Family
ID=17302706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4257173A Expired - Fee Related JP2813513B2 (en) | 1992-09-01 | 1992-09-01 | Data conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2813513B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5941122B2 (en) * | 1980-12-24 | 1984-10-04 | 沖電気工業株式会社 | Inch/millimeter data conversion method |
JPH03100764A (en) * | 1989-09-13 | 1991-04-25 | Fujitsu Ltd | Method for conversion from metric system to yard-pound system |
-
1992
- 1992-09-01 JP JP4257173A patent/JP2813513B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0683854A (en) | 1994-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59149539A (en) | Fixed-to-floating point converting device | |
US5216628A (en) | Absolute value arithmetic circuit | |
JP2813513B2 (en) | Data conversion circuit | |
JPS6027024A (en) | Arithmetic device | |
JPH06100961B2 (en) | Digital signal processor | |
JP2578482B2 (en) | Floating point arithmetic unit | |
JP2645422B2 (en) | Floating point processor | |
JP4163967B2 (en) | Floating point arithmetic unit | |
RU2248094C2 (en) | Device for transforming numbers from decimal to binary notation scale | |
SU1003074A1 (en) | Device for parallel algebraic adding in sign-digit number system | |
SU1229758A1 (en) | Multiplying device | |
SU756624A1 (en) | Voltage-to-code converter | |
JP2822577B2 (en) | Square root arithmetic unit | |
JPH05274116A (en) | Floating point arithmetic unit | |
SU766001A1 (en) | Analogue-code converter | |
SU1283979A1 (en) | Binary-coded decimal code-to-binary code converter | |
SU1241235A1 (en) | Device for dividing decimal numbers | |
SU822347A1 (en) | Computing voltage-to-code converter | |
SU1365081A1 (en) | Digital integrator | |
JPH05216626A (en) | Multiplier | |
SU676986A1 (en) | Digital function generator | |
SU1097999A1 (en) | Device for dividing n-digit numbers | |
RU1817091C (en) | Device for multiplying numbers | |
JP2890412B2 (en) | Code conversion circuit | |
JPH08335165A (en) | Method and circuit for low power accumulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |