SU855653A1 - Device for signal normalization - Google Patents

Description

(54) УСТРОПСТЮ ДЛЯ НОРМАЛИЗАЦИИ СИГНАЛОВ(54) I WILL CONSTRUCT FOR NORMALIZATION OF SIGNALS

Изобретение относитс  к вычислительной технике. Известны устройства нормгшизации сигналов, содержащие блок преоб разовани  с.игналов в цифровую форму подключенный к регистрам сдвига, комбинационный су1«олатор, соединенный со счетчиками, и блок пам ти. Нормализаци  сигнала осуществл етс  за счет изменени  коэффициента передачи в нужное число раз ij и Недостатком данных устройств  в л етс  сложность их выполнени  дл  обеспечени  точного измерени  параметров сигнала и соответствующего измерени  коэффициента передачи. Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  нормализации, содержащее ансшого-цифровой преобразователь , соединенный с регистрами сдвиг подключенными к комбинационному сумматору, первый и второй цифроана логовые преобразователи, причем вхо одного из них подключены к выходу комбинсщионного сумматора, а второго - к выходам регистров сдвига, а выходы цифроаналоговых преобразователей подключены к выходам делител  напр жений. Делитель напр жений в совокупности с двум  цифроаналоговыми преобразовател ми образуют блок делени . Нормгшизаци  сигнгша осуществл етс  делителем напр жени  дл  которого , сигнал подвергаетс  обратному преобразованию в аналоговую форму, а коэффициент делени  определ етс  в числовой форме 3. Недостатком данного устройства  вл етс  также сложность его выполнени  за счет непосредственного соединени  регистров сдвига с комбинационным сумматором. Общее число соединений равно n,N (где п - число регистров сдвига, N - число отсчетов информации). Цель изобретени  - упрощение устройства . Поставленна  цель достигаетс  тем, что в устройство дл  нормализации сигналов, содержащем регистры сдвига, блок делени  и сумматор, причем входы регистров сдвига соединены с соответствующими разр дными входами устройства, выход блока делени   вл етс  выходом устройства, сумматор выполнен накапливающим, входы его соединены с соответствующими разр дными входами устройства, перва  группа входов блока делени  соединена с выходами регистров сдвига , а втора  группа входов блока делени  - с выходс1ми сумматора.The invention relates to computing. The signal normalization devices are known, which contain a unit for converting s.ignals into digital form connected to shift registers, a combinated digitizer connected to counters, and a memory unit. Normalization of the signal is accomplished by changing the transmission coefficient by the necessary number of times ij and the disadvantage of these devices is the difficulty of their implementation to ensure accurate measurement of the signal parameters and corresponding measurement of the transmission coefficient. Closest to the proposed technical entity is a device for normalization, containing an encoded-digital converter connected to the shift registers connected to the combinational adder, the first and second digital-to-analog converters, and one of them is connected to the output of the combinational adder, and the second to the outputs of the shift registers, and the outputs of digital-to-analog converters are connected to the outputs of the voltage divider. The voltage divider together with two digital-to-analog converters form a division block. The normalization of the signal is carried out by a voltage divider for which the signal is inversely converted into analog form, and the division factor is defined in numerical form 3. The disadvantage of this device is also the complexity of its implementation due to the direct connection of the shift registers with the combinational adder. The total number of connections is n, N (where n is the number of shift registers, N is the number of samples of information). The purpose of the invention is to simplify the device. The goal is achieved by the fact that the device for normalizing signals containing shift registers, a dividing unit and an adder, the inputs of the shift registers are connected to the corresponding bit inputs of the device, the output of the dividing unit is the output of the device, the adder is accumulated the unit inputs of the device, the first group of inputs of the division unit is connected to the outputs of the shift registers, and the second group of inputs of the division unit is connected to the outputs of the adder.

На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.

Схема включает аналого-цифровой преобразователь 1, не вход щий собсвенно в устройство дл  нормализации сигнешов, преобразующий исходные сигнсшы в цифровую форму и подающий эти цифровые сигналы на разр дные входы устройства, состо щего из ндкапливающего сумматора 2, регистров 3 сдвига (число которых равно количеству разр дов входной информации ) и блока 4 делени , с выхода которого снимаетс  выходна  информаци  С нормализованные отсчеты).The circuit includes an analog-to-digital converter 1, which is not itself included in the device for normalizing signals, which converts the original signals into digital form and feeds these digital signals to the bit inputs of the device consisting of the accumulator 2 accumulator (the number is equal to bits of the input information) and block 4 division, from the output of which the output information C is normalized samples).

В данном устройстве осуществл етс  посегментна  нормгипиэаци  сигнала в соответствии с выражениемThis device performs a segment-by-segment normalization of a signal in accordance with the expression

и. -iH С1and. -iH C1

IHIh

где нормализованные отсчеты;where are the normalized counts;

отсчеты сигнала, подаваемые с выхода аналого-цифро вого преобразовател  1; signal samples supplied from the output of analog-to-digital converter 1;

и - среднее значение N-отсчетов сигнала.and - the average value of N-samples of the signal.

С информационных выходов аналого-цифрового преобразовател  1 отсчеты сигнсша в двоичном коде поступают на входы накапливающего сумматора 2 и на входы регистров 3 сдвига . По окончании набора N отсчетов сигналов и их суммировани  код суммы поступает на первые входы блока делени , коды отсчетов с выходов регистров 3 сдвига поступгиот на вторые входы блока 4 делени . Среднее значение U N отсчетов сигнала формируетс  с помощью накапливающего сумматера 2 путем последовательного суммировани  N 2 отсчетов сигнала и последующего сдвига полученной суммы на К разр дов в сторону младших разр дов. Блок 4 делени  выполнен цифровым, что позвол ет получать высокую точность значени  нормализованных отсчетов . Значение может быть получено, например , в логарифмической форме (при этом операци  делени  замен етс  операцией вычитани  логарифмов).From the information outputs of the analog-digital converter 1, the signal samples in the binary code are fed to the inputs of the accumulating adder 2 and to the inputs of the shift registers 3. At the end of the set of N samples of signals and their summation, the sum code goes to the first inputs of the division unit, the codes from the outputs of the registers 3 shift shift from the second inputs of the division unit 4. The average value U N of the signal samples is formed by accumulating adder 2 by successively summing up N 2 signal samples and then shifting the obtained sum by K bits towards the lower bits. The dividing unit 4 is digital, which allows to obtain a high accuracy of the value of the normalized samples. The value can be obtained, for example, in logarithmic form (in this case, the division operation is replaced by the subtraction operation of logarithms).

Использование посегментной нормализации сигналов позволило исключить св зи от каждого разр да регистров 3, что уменьшает число соединений между регистрами 3 и сумматором 2 от NVM до п.The use of segment normalization of signals allowed us to exclude links from each bit of registers 3, which reduces the number of connections between registers 3 and adder 2 from NVM to p.

Л ITL IT

Claims (3)

1.Авторское свидетельтсво СССР 555411, кл. G 06 К 9/00, 1974.1. Author's testimony of the USSR 555411, cl. G 06 K 9/00, 1974. 2.Патент Японии № 49-45938, кл. 97(7)ЕНЗ, опублик. 1974.2. Japanese patent number 49-45938, cl. 97 (7) ENZ, published. 1974. 3.Авторское свидетельство СССР № 542996, кл. G 06 F 15/36, 1974 (прототип).3. USSR author's certificate number 542996, cl. G 06 F 15/36, 1974 (prototype). 7 7