Claims (3)
Наиболее близким к предлагаемому вл етс аналого-цифровой функциональный преобразователь, содержащий блок пам ти, основной сумматор и основной регистр, подключенный выходом к входу цифро-аналогового преобразовател , соединенного выводом с первым входом компаратора , подключенного вторым входом к шине ввода аргумента, а выходом - к входу блока управлени , выход тактовых импульсов которого соединен со счетным входом счетчика, подключенного выходами 20 разр дов к входам дешифратора, выходы которого соединены с входами первого элемента ИЛИ и с управл ющим входом блока пам ти, подключенного информаци .онным входом к выходу основного регио397 тра, а выходом - к информационному входу регистра сдвига, соединенного упра&л ющим входом с выходом первого элемента И, а выкоЦом - с информационным входом основного сумматора, выход которого соединен с выходной шиной аналого-цифрового функционального преобраэпэвател , а управл ющий вход - с выходом второго элемента Ш1И, подключенного входами к выходам второго и третьего элементов И, причем второй элемент И соединен .первым входом с первым входом первого элемента И н с выходом инвертора, а вторым входом - с выходом компаратора, причем первый вход третьего элемента И подключен к выходу п вого элемента ИЛИ и к - входу инвертора , а выходы блока управлени соединены с входами основного регистра и со вторыми входами первого и третьего элемен тов И СЗ 1Прототип позвол ет воспроизводить произвольные функции, однако обладает пониженной точностью воспроизведени гладких функций, обратных полиномиальным , из-за использовани кусочно-линейной аппроксимации. Данный недостаток вл етс существенным, в частности, при |&пользовании функционального преобразовател дл линеаризации характеристик датчиков первичной информащга, статичео кие характеристики которых описываютс полиномиальными функци ми. Целью изобретени вл етс повышение точности воспроизведени гладких функций. Поставленна цель достигаетс тем, что в аналого-ци1|ровой функциональный преобразователь, содержащий блок пам ти , основной сумматор и основной регист подключенный выходом к входу тифроаналогового преобраагжател , соединенного выходом с первым входом компаратор подключенного вторглм входом к шине ввода аргумента, а выходом - к входу блока управлени , выход тактовых импульсов которого соединен со счетным входом счетчика, дополнительно введены (п -1) сумматоров,(где п- степень полинома , обратного воспроизводимой функции ) и (п-1) регистров, причета каждый i -ый (1 i 4 п -1) дополнительный , сумматор подключен первым входом к выходу i-ro дополнительного регистра , вторым входом - к выходу (i+l)-ro дополнительного регистра, а выходом к информационному входу i -го дополнительного регистра, соединенкогс управ л ющим BKoaotyf -с. втравл ющим входом осн ного регистра и с выходом тактовых имульсов блока управлени , подключенного усковым выходом к управл ющим входам счетчика и блока пам ти, выходы которого соединены с установочными входами всех регистров и со вторым входом (п -1 ) дополнительного сумматора, а основной сумматор подключён первым и вторым входами к выходам соответственно основно- . го и первого дополнительного регистров, а выходом - к информационному входу основного регистра, причем выход счетчика соединен с выходной шиной аналогоцифрового функционального преобразовател . На чертеже изображе(ю блок-схема аналого-цифрового функционального преобразовател (дл случа Г 3), содер жащего компаратор 1, блок 2 управлени , блок 3 пам ти, счетчик 4, цифро-аналоговый преобразователь 5, основной региотр 6, основной сумматор 7, первые дополнительные регистр 8 и сумматор 9 и вторые дополнительные регистр 1О и сумматор 11. Выход преобразовател 5 соединен с первым входом компаратора 1, , подключенного вторым входом к шине ввода аргумента, а выходом - к входу блока 2 управлени . Выход тактовых импульсов блока 2 соединен со счётным входом счетчкка 4 и с управл ющими входами регистров 6, 8 и Ю. Выход счетчика 4 соединен с выходной шиной аналогоцифрового нелинейного преобразовател . Пусковой выход блока 2 управлени подключен к управл ющим входам счетчика 4 и блока 3 пам ти, соединенного выходами с установочными входами регистров 6, 8 и 10 и со вторым входом (п -1)-го дополнительного сумматора 11. Каждый i -ый (1 i п -1, где п - степень полинома, обратного воспроизводимой функции ) дополнительный сумматор 8 и 11 подключен первым входом к выходу i -го дополнительного регистра, вторым входом к выходу ( i +1 )-го дополнительного регистра, а выходом - к информационному входу i-го дополнительного регистра. Основной сумматор 7 соединен первым входом с выходом основного регистра 6 и с входом преобразовател 5, вторым входом - с выходом первого дополнитель ного регистра 8, а выходом - с внфо мационным входом регистра 6. Аналого-цифровой функциональный преобразователь работает следующим образом . Перед началом работы по сигналу с пускового выхода блока 2 управлени счетчик 4 обнул етс , а из блока 3 пам ти извлекаютс коды коэффшгаентрв и занос тс в регистрьп в регистр 6 заноситс код OQ , в регист 8 - код а, , в регистр 10 - коц а. Кроме этого, в течение работы на второй вход сумматора 11 посто нно поступает код коэффициента а . После занесени кодов на выходе тактовых импульсов блока 2 начинают формироватьс импульсы , которые подсчитываютс счетчике 4 И одновременно с этим поступают на упра л ющие входы регистров 6, 8 и 10, При этом с помощью регистров 6, 8 и 10, сумматоров 7, 9, 11 и цифро-аналргового преобразовател 5 формируетс развертывающее напр жение т , V a-4am-t-o( m2j.« -,3 где m - количество тактовых импульсов, поступивших на управл ющие входы регистров. В момент времени совпадени выходного напр жени преобразовател 5 и входного напр жени U,( с шины ввода аргумента срабатывает компаратор 1 и формирование тактовых импульсов прекращаетс т.о. в счетчике 4 будет сформировано числа Пх , св занное с входным напр жением Uy соотношением вида (n2,o,n Ux При этом работа регистров 6, 8 и 10 и сумматоров 7, 9 и 11 при формировании развертывающего напр жени осуществл етс следующим образе. При приходе первого тактового импул са в регистр 6 занесена сумма предыдущего состо ни регистров 6 и 8 /г «о +С«,. При приходе второго тактового импульса операци повтор етс и код на выходе регистра 6 принимает значение 5 CIQ+ + О 4- с( где о(|, - новое состо ние регистра 8 В общем виде после прихода т-го так тового импульса значение кода регистра 6 определ етс , как «0 где - измен ющеес состо ние регистра 8, соответствующее i -ому тактовому импульсу. Аналогичным образом после прихода п-го тактового импульса значение кодов регистров 8 и Ю определ етс соотношени ми вида В последнем соотношении индекс 4- ЩИ коэффициенте cij отсутствует, так как число «3, суммируемое в сумматоре 11 с состо нием регистра 10, на такте остаетс неизменным, С учетом изложенного, общее выражение дл может быть записано в виде: mm rrt m mm O + H n IZ 01; ( 1:1 3. 5-1 i--, ,-z-i S о .--. 1 -i-a m . (A, Таким образом, рассмотренный аналогоци4 овой функциональный преобразователь за счет формировани напр жени развертки непосредственно в виде полиномиальной функции и -ой степени позвол ет повысить точность воспроизведени гладких функций, обратных полиномиальным, по сравнению с прототипом, в котором используетс кусочн{ -линейна аппроксимаци функций. Данное обсто тельство определ ет технико-экономическую эффективность возможного применени данного функционального преобразовател . Формула изобретени А налого-ци ювой функциональный преобразователь , содержащий блок пам ти, основной сумматор и основной регистр, подключенный выходом к входу цифроаналогового преобразовател , соединенного выходом с первым входом компаратора, подключенного вторым входов к шине ввода аргумента, а выходом - к входу блока управленв , выход такто&ых импульсов которого соедвиен со счетным входом счетчика, отличающийс тем, что, с целью повышени точности воспровЕзведевн гладких функций, в него дополнительно введены п -1 сумматоров (где .п - стш1ень полинома, обратного воспроваводвмой функции) н п -1 регистров , причем каждый i -и (1 i п -1) дополнительный сумматор подключен пе вым входом к выходу i -го дополнительного решстра, вторым входом - к выходу ( i +1)-го дополнительного регистра, а выходом - к информадионному входуClosest to the proposed is an analog-to-digital functional converter containing a memory unit, a main adder and a main register connected by an output to an input of a digital-to-analog converter connected by a output to a first input of a comparator connected by a second input to an input argument bus, and an output to the input of the control unit, the output of the clock pulses of which are connected to the counting input of the counter connected by the outputs of 20 bits to the inputs of the decoder, the outputs of which are connected to the inputs of the first element OR and with the control input of the memory unit connected by the information input to the output of the main regimenter, and the output to the information input of the shift register connected by the control input with the output of the first element I, and the output of the information input of the main adder whose output is connected to the output bus of the analog-to-digital functional converter, and the control input is connected to the output of the second element S1I connected by inputs to the outputs of the second and third elements AND, the second element AND connected to the first input with the first input of the first element I n with the output of the inverter, and the second input with the output of the comparator, the first input of the third element I connected to the output of the fifth element OR and to the input of the inverter, and the outputs of the control unit are connected to the inputs of the main register and the second the inputs of the first and third elements AND NW 1 The prototype allows for the reproduction of arbitrary functions, however, it has a reduced accuracy of reproduction of smooth functions that are inverse to polynomial, due to the use of piecewise linear approximation. This disadvantage is significant, in particular, when | & using a functional converter for linearizing the characteristics of the sensors of the primary information, the static characteristics of which are described by polynomial functions. The aim of the invention is to improve the accuracy of reproducing smooth functions. The goal is achieved by the fact that in an analog-to-c1 functional transducer containing a memory block, a main adder and a main register connected by an output to the input of a standard analog converter connected by the output to the first input of a comparator connected to the input terminal to the input bus of the argument, and the output to the input of the control unit, the clock output of which is connected to the counting input of the counter, is additionally entered (n -1) adders, (where n is the degree of the polynomial, the inverse of the reproducible function) and (n-1) register , of receipt, each i-th (1 i 4 p -1) is additional, the adder is connected by the first input to the i-ro output of the additional register, the second input to the output (i + l) -ro of the additional register, and the output to the information input i - Additional register, connected to the manager BKoaotyf-c. the input of the main register and with the output of the clock pulses of the control unit connected by the output to the control inputs of the counter and the memory block whose outputs are connected to the installation inputs of all registers and the second input (n -1) of the additional adder, and the main adder connected to the first and second inputs to the outputs, respectively, main-. first and additional registers, and the output to the information input of the main register, the counter output being connected to the output bus of the analog-digital function converter. In the drawing, an image (block diagram of an analog-digital function converter (for the case of G 3) containing a comparator 1, control block 2, memory block 3, counter 4, digital-analog converter 5, main register 6, main adder 7 , the first additional register 8 and the adder 9 and the second additional register 1O and the adder 11. The output of the converter 5 is connected to the first input of the comparator 1, connected by the second input to the input argument bus, and the output to the input of the control unit 2. The output of the clock pulses of block 2 connected with countable The input of counter 4 and control inputs of registers 6, 8, and J. The output of counter 4 is connected to the output bus of an analog-digital nonlinear converter. The start output of control unit 2 is connected to control inputs of counter 4 and memory block 3 connected to the installation inputs registers 6, 8 and 10 and with the second input (n -1) -th additional adder 11. Each i-th (1 i p -1, where n is the degree of the polynomial, the inverse of the reproduced function) additional adder 8 and 11 is connected to the first input to the output of the i-th additional register, the second m input to the output (i +1) -th additional register, and output - to the information input of the i-th additional register. The main adder 7 is connected by the first input to the output of the main register 6 and to the input of the converter 5, the second input to the output of the first additional register 8, and the output to the external input of the register 6. The analog-digital function converter works as follows. Before starting work on the signal from the starting output of control unit 2, the counter 4 is zeroed out, and the codes of the cfs are extracted from the block 3 of the memory and entered into the register into the register 6, the OQ code is entered, into the register 8 the code a, and, into the register 10 the code but. In addition, during operation, the coefficient code a is continuously applied to the second input of the adder 11. After entering the codes at the output of the clock pulses of the block 2, the pulses begin to form, which are counted by the counter 4 And at the same time they are fed to the control inputs of the registers 6, 8 and 10, and using the registers 6, 8 and 10, adders 7, 9, 11 and the digital-analog converter 5, a sweep voltage t is formed, V a-4 am-to (m2j. "-, 3 where m is the number of clock pulses received at the control inputs of the registers. At the time of coincidence of the output voltage of the converter 5 and input voltage U, (from the input argument bus Comparator 1 is working and clock generation stops. Thus, counter numbers 4 will be formed in the counter, associated with the input voltage Uy by a ratio of the form (n2, o, n Ux) At the same time, the work of registers 6, 8 and 10 and adders 7, 9 and 11, when forming a sweep voltage, is carried out as follows: When the first clock pulse arrives, register 6 contains the sum of the previous state of registers 6 and 8 / g "o + C" ,. With the arrival of the second clock pulse, the operation is repeated and the code at the output of register 6 takes the value 5 CIQ + + О 4- s (where o (|, is the new state of register 8) In general, after the arrival of the t-th such pulse, the code value of register 6 is defined as "0 where is the changing state of register 8 corresponding to the i-th clock pulse. Similarly, after the arrival of the n-th clock pulse, the value of the codes of registers 8 and 10 is determined by the form relations In the last relation the index 4 cij is absent, because the number "3, total In the accumulator 11 with the state of register 10, the cycle remains unchanged. Considering the above, the general expression for can be written as: mm rrt mm mm O + H n IZ 01; (1: 1 3. 5-1 i- -,, -zi S о .--. 1 -ia m. (A, Thus, the considered analogue functional functional converter, by forming the sweep voltage directly as a polynomial function and -th degree, improves the reproduction accuracy of smooth functions, inverse polynomial, in comparison with the prototype, which uses piecewise {-linear approximation f nktsy. This circumstance determines the technical and economic efficiency of the possible application of this functional converter. Invention A is a tax-related functional converter comprising a memory unit, a main adder and a main register connected by an output to an input of a digital-to-analog converter connected by an output to a first input of a comparator, connected by a second input to an input argument bus, and an output to an input of a control unit The output of the clock & pulses of which is connected to the counter input of the counter, characterized in that, in order to improve the accuracy of reproducing smooth functions, n -1 adders are added to it (where .n is the strut of the polynomial, the inverse of the playing function of the two functions) n n -1 registers, with each i -and (1 i p -1) additional adder connected by the first input to the output of the i -th additional rester, the second input to the output (i + 1) -th additional register, and the output - to the information input
i -го дополнительного регистра, соединенного управл ющим входом с управл ющим входом основж)го регистра и с выходом тактовых импульсов блока управлени , подключенного пусковым выходом к управл ющим входам счетчика и блока пам ти , выходы которого соединены с установочными входами всех регистров и со вторым входом (п -1)-го дополнительного сумматора, а основной сумматор подкпючен , первым и вторым входами к выходам соответственно основного и перво- . го дополнительного.регистров, а выходомк информационному входу основного регистра , причем выход счетчика соединен с выходной щиной аналого-цифрового функ пионального преобразовател .an i-th additional register connected by a control input with a control input of the base register and with an output of the clock pulses of the control unit connected by a starting output to the control inputs of the counter and memory block whose outputs are connected to the setup inputs of all the registers and to the second input (n -1) -th additional adder, and the main adder is connected, the first and second inputs to the outputs of the main and primary, respectively. additional register, and the output to the information input of the main register, with the output of the counter connected to the output of the analog-digital functional converter.
Источники информации, прин тые во внимание при экспертизе1 .Авторское свидетельство СССР № 369578, кл. G, 06 G, 7/20, 1971.Sources of information taken into account in the examination 1. The USSR author's certificate number 369578, cl. G, 06 G, 7/20, 1971.
2.Авторское свидетельство СССР № 368623, кл. Q 06 а З/ОО, 1971.2. USSR author's certificate number 368623, cl. Q 06 a C / PA, 1971.
3.Авторское свидетельство СССР № 334639, кл. Q 06 Э 3/00, 1970 (прототип).3. USSR author's certificate number 334639, cl. Q 06 Oe 3/00, 1970 (prototype).