SU767958A1 - Pulse former - Google Patents

Description

(54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ(54) PULSE FORMER

1one

Изобретение относитс  к вычислительной технике и может использоватьс  дл  формировани  импульсов, по форме.и длительности задержанньГх относительно перед-. него и заднего фронтов входного сигнала.The invention relates to computing and can be used to generate pulses, in form. And the duration of the delayed relative to the front. him and the trailing edge of the input signal.

Известен формирователь и.мпульсов, содержащий два триггера, блок задержки и элемент совпадени  1.A shaper impulse is known, comprising two triggers, a delay unit and a match element 1.

Недостатком известного формировател   вл етс  низка  надежность.A disadvantage of the known former is low reliability.

Наиболее близким техническим решением к предлагаемому изобретению  вл етс  устройство формировани  одиночного импульса , содержащее входной триггер, триггер формировани  выходного сигнала, триггер пам ти, блок задержки по заданному фронту импульса и блок задержки по переднему фронту импульса 2.The closest technical solution to the present invention is a single pulse shaping device comprising an input trigger, an output trigger, a memory trigger, a delay unit on a predetermined pulse edge, and a delay unit on the leading edge of a pulse 2.

Недостатки этого устройства  вл ютс  низка  надежность, а также необходимость иметь два управл ющих сигнала, что значительно усложн ет устройство.The disadvantages of this device are low reliability, as well as the need to have two control signals, which greatly complicates the device.

- Целью изобретени   вл етс  повышение надежности при одновременном упрощении формировател .“The aim of the invention is to increase reliability while simplifying the former.

Это достигаетс  тем, что в формирова-. тель импульсов, содержащий два блока задержки , два триггера, вход установки в единичное состо ние одногоиз которых соединен с входной щиной, а выходы триггеров соединены с входами блоков задержки, дополнительно введены инвертор, элемент,ИЛИ , и элемент И-НЕ, первые входы которых соединены с входной щиной, при этом выход первого блока задержки соединен с вторым входом элемента. ИЛИ, выход которого соединен с входом установки в единичное состо ние второго триггера, вход установки в нулевое состо ние которого соединен с выходом инвертора, а выход второго блока задержки подключен к второму входу элемента И-НЕ, выход которого соединен с входом установки в нулевое состо -ние первого триггераThis is achieved by forming. pulses containing two delay units, two flip-flops, the installation input in the unit state of one of which is connected to the input thickness, and the output of the flip-flops are connected to the inputs of the delay unit; an inverter, an element, OR, and an NAND element, the first inputs of which are connected to the input thickness, while the output of the first delay unit connected to the second input element. OR, the output of which is connected to the installation input to the unit state of the second trigger, the installation input to the zero state of which is connected to the output of the inverter, and the output of the second delay unit is connected to the second input of the NAND element, the output of which is connected to the installation input to the zero state -the first trigger

1515

На фиг. 1 представлена блок-схема предлагаемого формировател  импульсов; на,фиг . 2 - временные диаграммы, по сн ющие его работу.FIG. 1 shows the block diagram of the proposed pulse driver; in FIG. 2 - time diagrams that show his work.

Формирователь содержит входную щину 20 1, триггер 2, блоки задержки 3, 4, элемент ИЛИ 5, инвертор 6, триггер 7, элемент И-НЕ 8,выходные шины 9, 10.The imaging unit contains input bus 20 1, trigger 2, delay blocks 3, 4, element OR 5, inverter 6, trigger 7, element AND-HE 8, output buses 9, 10.

Claims (2)

Шина 1 соединена с входом установки в единичное состо ние триггера 2, входом инвертора 6, одним из входов элемента И-НЕ 8 и элемента ИЛИ 5, нулевой выход триггера 2 соединен с шиной 9 и входом блока задержки 3, выход которого соединен с другим входом элемента ИЛИ 5, выход последнего соединен с входом установки в единичное состо ние триггера 7, выход инвертора 6 соединен с входом установки в нулевое состо ние триггера 7, нулевой выход которого соединен с шиной 10 и входом блока задержки 4, выход которого соединен с другим входом элемента И-НЕ 8, выходом соединенного с входом установки в нулевое состо ние триггера 2. Формирователь импульсов работает следующим образом. Входной сигнал с шины 1 поступает на входы триггера 2, инвертора 6, один из входов элемента И-НЕ 8 и элемента ИЛИ 5. Исходным состо нием триггеров 2, 7  вл етс  нулевое состо ние, при котором на шинах 9, 10 будет 1 Передний фронт входного сигнала устанавливает триггер 2 в единичное состо ние, и на выходе триггера 2 и шине 9 устанавливаетс  0 который через врем , определ емое блоком задержки 3, устанавливает триггер 7 в единичное состо ние. На выходе триггера 7 и шине 10 устанавливаетс  О, который не измен ет состо ни  на входе установки в нулевое состо ние триггера 2. Состо ние триггеров 2, 7 не измен етс  до окончани  входного сигнала. Задний фронт входного сигнала устанавливает триггер 7 в нулевое состо ние, на шине 10 устанавливаетс  на выходе элемента И-НЕ 8 устанавливаетс  О через врем , определ емое блоком задержки 4, который поступает на вход установки в нулевое состо ние триггера 2 и устанавливает его в нулевое состо ние, на шине 9 устанавливаетс  Тем самым формирователь приводитс  в исходное состо ние. Формула изобретени  Формирователь импульсов, содержаш.ий два блока задержки, два триггера, вход установки в единичное состо ние одного из которых соединен с входной шиной, а выходы триггеров соединены с входами блоков задержки, отличающийс  тем, что, с целью повышени  надежности при одновременном упрощении формировател , в него дополнительно введены инвертор, элемент ИЛИ и элемент И-НЕ, первые входы которых соединены с входной шиной, при этом выход первого блока задержки соединен с вторым входом элемента ИЛИ, выход которого соединен с входом установки в единичное состо ние второго триггера, вход установки в нулевое состо ние которого соединен с выходом инвертора, а выход второго блока задержки подключен к второму входу элемента И-НЕ, выход которого соединен с входом установки в нулевое сЬсто ние первого триггера. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 580631, кл. Н 03 К 5/04, 05.07.76. Bus 1 is connected to the installation input to the trigger unit 2, the inverter input 6, one of the inputs of the NAND element 8 and the OR element 5, the zero output of the trigger 2 is connected to the bus 9 and the input of the delay block 3, the output of which is connected to another input the element OR 5, the output of the latter is connected to the installation input in the unit state of the trigger 7, the output of the inverter 6 is connected to the installation input in the zero state of the trigger 7, the zero output of which is connected to the bus 10 and the input of the delay unit 4, the output of which is connected to another input element and NOT 8, o house installation connected to the entrance to the null state 2. trigger pulse shaper operates as follows. The input signal from bus 1 is fed to the inputs of trigger 2, inverter 6, one of the inputs of the NAND element 8 and the element OR 5. The initial state of the triggers 2, 7 is the zero state, in which on buses 9, 10 will be 1 the front of the input signal sets trigger 2 to one state, and at the output of trigger 2 and bus 9, 0 is set which, after a time determined by delay unit 3, sets trigger 7 to one state. At the output of the trigger 7 and the bus 10, an O state is set that does not change the states at the input to the zero state of the trigger 2. The state of the triggers 2, 7 does not change until the end of the input signal. The falling edge of the input signal sets the trigger 7 to the zero state, on bus 10 it is set at the output of the NE-NE element 8 is set O through the time determined by the delay unit 4, which enters the input of the zero state trigger 2 and sets it to zero the state on bus 9 is established. Thus, the driver is reset. Invention The pulse shaper contains two delay units, two triggers, the installation input is in one state of one of which is connected to the input bus, and the trigger outputs are connected to the inputs of the delay blocks, in order to increase reliability while simplifying the inverter, the OR element and the NAND element, whose first inputs are connected to the input bus, are additionally entered into it, while the output of the first delay block is connected to the second input of the OR element, the output of which is connected to installation progress in a single state of the second flip-flop set input to the zero state which is connected to the output of the inverter, a second delay unit output is connected to the second input of AND-NO element whose output is connected to the zero setting input of the first flip-flop ssto. Sources of information taken into account during the examination 1. USSR author's certificate No. 580631, cl. H 03 K 5/04, 07/05/76. 2.Авторское свидетельство СССР № 443468, кл. Н 03 К 5/01, 972.2. USSR author's certificate number 443468, cl. H 03 K 5/01, 972. BxodiBxodi Выход 3Exit 3 Выход элементаItem output 8ход S триггера/8 trigger S trigger / BxodR триггера ВыходюBxodR Trigger Exit Выход элементамOutput elements Вход R триггераR trigger input 1 1eleven