SU805499A1 - Pulse distributor - Google Patents
Pulse distributor Download PDFInfo
- Publication number
- SU805499A1 SU805499A1 SU782689893A SU2689893A SU805499A1 SU 805499 A1 SU805499 A1 SU 805499A1 SU 782689893 A SU782689893 A SU 782689893A SU 2689893 A SU2689893 A SU 2689893A SU 805499 A1 SU805499 A1 SU 805499A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- channel
- output
- bus
- trigger
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
Изобретение относится к автоматик ке и вычислительной технике.The invention relates to automation and computer engineering.
Известны распределители импульсов, содержащие в каждом канале три элемента И и триггер Г13·Known pulse distributors containing in each channel three elements And and trigger G13 ·
К недостаткам данного устройства относятся узкие функциональные возможности.The disadvantages of this device include narrow functionality.
Наиболее близким к предложенному является распределитель импульсов, содержащий в каждом канале три элемента И и основной ЗК-триггер, 3-вход которого соединен с выходом первого элемента И, С-вход - с шиной тактирования, а единичный выход подключен к первому входу второго элемента И, второй вход которого соединен с шиной тактирования, а выход подключен :к соответствующей выходной шине, причем первый вход первого элемента И соединен с соответствующей основной информационной входной шиной, при этом во всех каналах кроме первого третий вход второго элемента И соединен с выходом третьего элемента И предыдущего канала и первым входом третьего элемента И своего канала, а в первом канале - с управляющей шиной и первым входом третьего элемента И первого канала [2J.Closest to the proposed one is a pulse distributor containing three And elements in each channel and a main ЗК-trigger, the 3-input of which is connected to the output of the first And element, the C-input is connected to the clock bus, and the single output is connected to the first input of the second And element , the second input of which is connected to the clock bus, and the output is connected: to the corresponding output bus, and the first input of the first element And is connected to the corresponding main information input bus, while in all channels except the first the third input is WTO The first AND element is connected to the output of the third AND element of the previous channel and the first input of the third AND element of its channel, and in the first channel, to the control bus and the first input of the third AND element of the first channel [2J.
К недостаткам данного устройства также относятся узкие функциональные возможности.The disadvantages of this device also include narrow functionality.
_ Цель изобретения - расширение фун- 3 кциональных возможностей распределителя импульсов._ The aim of the invention - the expansion of fun- 3 tional pulse distributor opportunities.
Указанная цель достигается тем, что в распределителе импульсов, содержащем в. каждом .канале три элемента И и основной jK-триггер, J -вход которого соединен с выходом первого элемента И, С-вход - с шиной тактирования, а единичный выход подключен к первому входу второго элемента И, 15 второй вход которого соединен с шиной тактирования, а выход подключен к соответствующей выходной шине, причем первый вход первого элемента И соединен с соответствующей основной 20 информационной входной шиной, при этом во всех каналах, кроме первого, третий вход второго элемента И соединен с выходом третьего элемента И предыдущего канала и первым входом *5 третьего элемента И своёго канала, а в первом канале - с управляющей шиной и первым входом третьего элемента И первого канала, в каждый канал введены дополнительные элемент И и 30 ЗК-триггер,' К-вход которого соединен эThis goal is achieved by the fact that in the pulse distributor containing. each channel has three And elements and a main jK trigger, the J input of which is connected to the output of the first And element, the C input is connected to the clock bus, and the single output is connected to the first input of the second And element, 15 the second input of which is connected to the clock bus and the output is connected to the corresponding output bus, and the first input of the first element And is connected to the corresponding main 20 information input bus, while in all channels except the first, the third input of the second element And is connected to the output of the third element And of the previous channel and ne * 5 vym input of third AND svoogo channel in the first channel and - a control bus and the first input of the third member and the first channel in each channel introduced additional AND gate 30 and ZK-trigger, 'K-input of which is connected to e
с первым входом третьего элемента И и К-входом основного Зк-триггера, С-вход - с шиной тактирования, нулевой выход - со вторым входом третьего элемента И, a J-вход подключен к выходу дополнительного элемента И, первый вход которого соединен с соответствующей дополнительной информационной входной шиной, а второй вход подключен ко второму входу первого элемента И и выходу третьего элемента И последнего канала.with the first input of the third And element and the K-input of the main Зк-flip-flop, C-input - with the clock bus, zero output - with the second input of the third And element, a J-input connected to the output of the additional And element, the first input of which is connected to the corresponding additional information input bus, and the second input is connected to the second input of the first AND element and the output of the third AND element of the last channel.
На чертеже изображена функциональная схема распределителя импульсов.The drawing shows a functional diagram of a pulse distributor.
Распределитель содержит в каждом канале основной ЗК-триггер-1, □-вход которого соединен с выходом первого элемента И 2, С-вход - с шиной 3 тактирования, а единичный выход подключен к первому входу второго элемента И 4, второй вход которого соединен с шиной 3 тактирования, а выход подключен к соответствующей выходной шине 5; первый вход элемента И 2 соединен с соответствующей основной информационной входной зиной 6; во всех каналах, кроме первого, третий вход элемента И 4 соединен с выходом третьего элемента И 7 предыдущего канала и первым входом элемента И 7 своего канала, а в первом канале - с управляющей шиной 8 и первым входом элемента И 7 первого канала; ЗК-триггер 9, К-вход которого СОг единен с первым входом элемента И 7 и К-входом ЭК-триггера 1, с-вход - . с шиной 3 тактирования, нулевой выход - со вторым входом элемента И 7, а 0-вход подключен к выходу дополнительного элемента И 10, первый вход коФорого соединен с соответствующей ’ дополнительной информационной входной шиной 11, а второй вход подключен. ко второму входу элемента И 2 и выходу элемента И 7 последнего канала. Распределитель импульсов работает следующим образом.The distributor contains in each channel the main ZK-trigger-1, whose □ input is connected to the output of the first element And 2, the C-input is connected to the clock bus 3, and a single output is connected to the first input of the second element And 4, the second input of which is connected to clock bus 3, and the output is connected to the corresponding output bus 5; the first input of the element And 2 is connected to the corresponding main information input zine 6; in all channels except the first, the third input of the And 4 element is connected to the output of the third And 7 element of the previous channel and the first input of the And 7 element of its channel, and in the first channel to the control bus 8 and the first input of the And 7 element of the first channel; ZK-trigger 9, the K-input of which COg is single with the first input of the And 7 element and the K-input of the EC-trigger 1, c-input -. with a clock bus 3, the zero output - with the second input of the And 7 element, and the 0-input connected to the output of the additional And 10 element, the first input is connected to the corresponding ’additional information input bus 11, and the second input is connected. to the second input of the And 2 element and the output of the And 7 element of the last channel. The pulse distributor operates as follows.
В исходном состоянии .на выходе элемента И 7 последнего канала имеется единичный логический уровень, который разрешает ввод в J К-триггеры 1 и 9 настроечной информации от информационных входных шин 6 и 11 через элементы И 2 и И 10. Если ЗК-триггёры 1 й 9 данного канала находятся в нулевом состоянии, то тактовый импульс не проходит на соответствующую выходную шину 5, элемента И 7 данного канала образует10 а на выходе ся сигнал опроса последующего канала. Если ЭК-триГгер 1 данного канала находится, в нулевом состоянии, а ЭК-триггер 9 - в единичном состоя- 60 нии, то тактовый импульс не проходит на соответствующую выходную шину 5, с выхода элемента И 7 предыдущего канала □ К-триггер 9 переключается в ну' левое состояние, а на очередном так- 65 те на выходе элемента И Ί данного канала образуется сигнал опроса последующего канала, в случае, когда ЗКтриггер 1 данного канала находится в единичном состоянии, а ЗК-триг•Тер 9 - в нулевом состоянии, тактовый импульс проходит на соответствующую выходную шину 5, с выхода элемента И 7 предыдущего канала 3К-триггер 1 переключается в нулевое состояние и на выходе элемента И 7 данного канала образуется сигнал опроса последующего канала. Если ЗК-триггеры 1 и 9 данного канала находятся в единичном состоянии, то тактовый импульс проходит на·соответствующую выходную шину 5, с выхода элемента И 7 предыдущего канала ЗК-триггеры 1 и 9 переключаются в нулевое состояние и на очередном такте на выходе элемента И 7 данного Канала образуется сигнал опроса последующего канала. После опроса последнего канала на выходе элемента И 7 этого канала образуется единичный логический уровень и распределитель импульсов возвращается в исходное состояние .In the initial state. At the output of the element And 7 of the last channel there is a single logical level that allows the input to J K-triggers 1 and 9 of the configuration information from the information input buses 6 and 11 through the elements And 2 and I. If ZK-triggers 1st 9 of this channel are in the zero state, then the clock pulse does not pass to the corresponding output bus 5, element And 7 of this channel forms 10 and the output of the polling signal of the subsequent channel. If the EC-trigger 1 of this channel is in the zero state, and the EC-trigger 9 is in the single state 60, then the clock pulse does not pass to the corresponding output bus 5, from the output of the And 7 element of the previous channel □ K-trigger 9 switches to the left state, and at the next one — at the output of the element And Ί of the given channel, a polling signal of the subsequent channel is generated when the ZK trigger 1 of this channel is in the single state and the ZK trigger • Ter 9 is in the zero state , the clock pulse passes to the corresponding output bus 5, s the output of the And 7 element of the previous channel 3K-trigger 1 switches to the zero state and at the output of the And 7 element of this channel a polling signal of the subsequent channel is generated. If the ZK-triggers 1 and 9 of this channel are in a single state, then the clock pulse passes to the corresponding output bus 5, from the output of the And 7 element of the previous channel, the ZK-triggers 1 and 9 are switched to the zero state and at the next clock cycle at the output of the And element 7 of this Channel, a polling signal of the subsequent channel is generated. After polling the last channel at the output of element And 7 of this channel, a single logical level is formed and the pulse distributor returns to its original state.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782689893A SU805499A1 (en) | 1978-11-30 | 1978-11-30 | Pulse distributor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782689893A SU805499A1 (en) | 1978-11-30 | 1978-11-30 | Pulse distributor |
Publications (1)
Publication Number | Publication Date |
---|---|
SU805499A1 true SU805499A1 (en) | 1981-02-15 |
Family
ID=20795797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782689893A SU805499A1 (en) | 1978-11-30 | 1978-11-30 | Pulse distributor |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU805499A1 (en) |
-
1978
- 1978-11-30 SU SU782689893A patent/SU805499A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU805499A1 (en) | Pulse distributor | |
SU978357A1 (en) | Pulse frequency divider with controllable countdown ratio | |
SU697992A2 (en) | Information registering device | |
SU984058A1 (en) | Pulse frequency divider | |
SU767958A1 (en) | Pulse former | |
SU853814A1 (en) | Device for monitoring pulse distributor | |
SU632072A1 (en) | Single pulse generator | |
SU780202A1 (en) | Scaling device | |
SU839040A2 (en) | Pulse discriminating device | |
SU938280A1 (en) | Device for number comparison | |
SU750468A1 (en) | Pulse synchronising device | |
SU790231A1 (en) | Pulse train monitoring device | |
SU877618A1 (en) | Shift register | |
SU763811A1 (en) | Phase synchronization system | |
SU790305A1 (en) | Switching-over device | |
SU674219A1 (en) | Device for separating input pulses of reversible counter | |
SU983695A1 (en) | Data input device | |
SU1001076A1 (en) | Indication device | |
SU875608A1 (en) | Device for programmed delay of pulses | |
SU1034195A1 (en) | Control device for reversible counter | |
SU680177A1 (en) | Functional calculator | |
SU432481A1 (en) | DEVICE FOR SYNCHRONIZATION OF TWO TEAMS | |
SU943737A1 (en) | Synchronization device | |
SU907791A1 (en) | Pulsce disciminator by interval between pulses | |
SU562920A1 (en) | Shaper-distributor |