SU503351A1 - Pulse shaper - Google Patents
Pulse shaperInfo
- Publication number
- SU503351A1 SU503351A1 SU1865388A SU1865388A SU503351A1 SU 503351 A1 SU503351 A1 SU 503351A1 SU 1865388 A SU1865388 A SU 1865388A SU 1865388 A SU1865388 A SU 1865388A SU 503351 A1 SU503351 A1 SU 503351A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- triggers
- pair
- inputs
- switching triggers
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1one
Изобретение относитс к области импульсной техники и может быть использовано в различных устройствах автоматики и вычислительной техники.The invention relates to the field of pulsed technology and can be used in various automation devices and computing.
Известен формирователь импульсов, содержащий генератор тактовых импульсов, инверторы , два установочных триггера с раздельными входами, каждый из которых управл етс парой коммутирующих триггеров, выходы каждого установочного триггера подключены соответственно к одному из входов коммутирующих триггеров, нулевые входы первой пары коммутирующих триггеров подключены через инверторы к выходам второй пары коммутирующих триггеров, причем выход генератора тактовых импульсов подключен к управл ющим входам коммутирующих триггеров, а вторые входы второй пары коммутирующих триггеров, один непосредственно, а другой через инвертор, соединены с шиной входных сигналов .Known pulse shaper, containing a clock pulse generator, inverters, two installation triggers with separate inputs, each of which is controlled by a pair of switching triggers, the outputs of each installation trigger are connected to one of the inputs of the switching triggers, zero inputs of the first pair of switching triggers are connected via inverters to the outputs of the second pair of switching triggers, the clock pulse output being connected to the control inputs of the switching triggers, and The second inputs of the second pair of switching triggers, one directly and the other through an inverter, are connected to the input signal bus.
С целью повышени надежности устройства в предлагаемом формирователе единичные выходы первой нары коммутирующих триггеров подключены к единичным входам второй пары коммутирующих триггеров.In order to increase the reliability of the device in the proposed former, the unit outputs of the first bunk of switching triggers are connected to the single inputs of the second pair of switching triggers.
На чертеже изображена функциональна схема предлагаемого устройства.The drawing shows a functional diagram of the proposed device.
Устройство содержит генератор 1 тактовых импульсов, инверторы 2, 3 и 4, два установочных триггера 5 и 6 с раздельными входами, каждый из которых управл етс парой коммутирующих триггеров 7, 8 и 9, 10, выходы 11, 12 и 13, 14 каждого установочного триггера 5 и 6 подключены соответственно к одному из входов коммутирующих триггеров 7, 8 и 9, 10, нулевые входы 15 и 16 первой пары коммутирующих триггеров 7, 8 подключены через инверторы 2 и 3 к выходам 17 и 18 второйThe device contains a generator of 1 clock pulses, inverters 2, 3 and 4, two installation triggers 5 and 6 with separate inputs, each of which is controlled by a pair of switching triggers 7, 8 and 9, 10, outputs 11, 12 and 13, 14 of each installation trigger 5 and 6 are connected respectively to one of the inputs of switching triggers 7, 8 and 9, 10, zero inputs 15 and 16 of the first pair of switching triggers 7, 8 are connected via inverters 2 and 3 to outputs 17 and 18 of the second
пары коммутирующих триггеров 9 и 10, причем выход генератора 1 тактовых импульсов подключен к управл ющим входам 19, 20 и 21, 22 коммутирующих триггеров 7, 8 и 9, 10, а вторые входы 23 и 24 второй пары коммутирующих триггеров 9 и 10, один непосредственно , а другой через инвертор 4, соединены с шиной 25 входных сигналов, единичные выходы 26 и 27 первой пары коммутирующих триггеров 7 и 8 подключены к единичным входамa pair of switching triggers 9 and 10, and the output of the generator 1 clock pulses connected to the control inputs 19, 20 and 21, 22 switching triggers 7, 8 and 9, 10, and the second inputs 23 and 24 of the second pair of switching triggers 9 and 10, one directly, and the other through inverter 4, is connected to the bus 25 input signals, the unit outputs 26 and 27 of the first pair of switching triggers 7 and 8 are connected to single inputs
28 и 29 второй пары коммутирующих триггеров 9 и 10, причем коммутирующие триггеры 7, 8 и 9 и 10 имеют соответственно нулевые выходы 30-33. Устройство содержит также шину 34 установки в исходное состо ние и выходные шины 35 и 36.28 and 29 of the second pair of switching triggers 9 and 10, and switching triggers 7, 8 and 9 and 10, respectively, have zero outputs 30-33. The device also includes a reset bus 34 and output buses 35 and 36.
Устройство работает следующим образом. В исходное состо ние схема устанавливаетс импульсом низкого потенцпала, поступающего по шине 34 установки в исходное состо ние , при этом на шине 25 входных сигналовThe device works as follows. The initial state of the circuit is established by a pulse of low potential, coming through the bus 34 of the installation to the initial state, while on the bus 25 input signals
присутствует низкий потерщиал, на выходе инвертора 4 - высокий потенциал, а с выхода генератора 1 поступают тактовые импульсы .there is a low loss, at the output of the inverter 4 - high potential, and from the output of the generator 1 clock pulses come.
На единичных выходах И, 13 и 27 триггеров 5, 6 и 8, на выходах инверторов 2, 3 и соответственно выходных шинах 35, 36 наход тс низкие потенциалы, на выходе 33 триггера 10 вырабатываютс инверсные тактовые имнульсы, а па остальных выходах триггеров 5-10 и выходе инвертора 4 высокие потенциалы .At the single outputs I, 13 and 27 of the triggers 5, 6 and 8, the outputs of the inverters 2, 3 and, respectively, the output buses 35, 36 are low potentials, the output 33 of the trigger 10 produces inverse clock pulses, and the pa of the other outputs of the triggers 5 10 and the inverter output 4 high potentials.
В случае поступлени по шипе 25 и соответствеппо по входу 23 триггера 9 входного сигнала и совпадени его с тактовым импульсом , поступаюшего по управл юп,ему входу 21 триггера 9, срабатывает триггер 6, в результате этого на выходах 13 и 33 триггеров 6 и 10 устанавливаетс высокий потенциал, а на выходах 14 и 32 триггеров 6 и 9 и инверторе 4 - низкий потенциал.In the case of spike arrival 25 and the input signal 23 of the flip-flop 9 of the input signal and its coincidence with the clock pulse received by the control, input 21 of the flip-flop 9 triggers, trigger 6 is triggered, as a result high potential, and the outputs 14 and 32 of the flip-flops 6 and 9 and the inverter 4 - low potential.
В следуюший момент поступлени низкого потенциала тактового импульса по управл ющему входу 21 триггера 9 на его выходе 32 устанавливаетс высокий потенциал, на выходе 17 - низкий потенциал, при этом на выходе инвертора 2 и соответствеппо выходной шине 35 формируетс передний фронт первого выходного импульса с высоким потенциалом, подготозив к работе по входу 15 триггер 7.At the next moment of arrival of the low potential of the clock pulse, the control input 21 of the flip-flop 9 sets a high potential at its output 32, a low potential at the output 17, while the front of the first output pulse with a high potential is formed at the output of the inverter 2 and corresponding to the output bus 35 , preparing to work on the input 15 trigger 7.
При последующем поступлении высокого потенциала тактового импульса по управл ющему входу 19 триггера 7 па его выходе 30 устанавливаетс низкий потенциал, от которого срабатывает триггер 5. На выходах 11 и 12 этого триггера устанавливаютс соответственно высокий и низкий потенциалы, а на выходе 27 триггера 8 - высокий потенциал, которым подготавливаетс к работе по входу 29 триггер 10.Upon the subsequent arrival of a high potential of the clock pulse, control input 19 of trigger 7 at its output 30 sets a low potential from which trigger 5. Fires high and low potentials are respectively set at outputs 11 and 12 of this trigger, and high potential that prepares for input 29 trigger 10.
В следующий момент времени поступлени низкого потенциала тактового импульса по управл ющему входу 19 триггера 7 на его выходе 30 находитс исходный потенциал, на выходе 26 - низкий потенциал, а на выходе 17 триггера 9 и выходе инвертора 2 - исходные потенциалы, при этом па выходной шине 35 заканчиваетс формирование заднего фронта первого выходного импульса.At the next time point when the low potential of the clock pulse arrives, control input 19 of trigger 7 at its output 30 contains the initial potential, output 26 at a low potential, and output 17 of the flip-flop 9 and output of inverter 2 exhibits initial potentials, while pa output bus 35 ends the formation of the trailing edge of the first output pulse.
Таким образом, на выходной шине 35 устройства формируетс одиночный выходной импульс по переднему фропту входпого сигнала и длительностью, соответствующей периоду тактовых импульсов.Thus, a single output pulse is generated on the output bus 35 of the device along the front front of the input signal and the duration corresponding to the period of the clock pulses.
Далее схема устройства не измен ет своего состо пи , за исключением состо ни нулевого выхода 32 триггера 9, на котором с последующим поступлением тактовых импульсов с генератора 1 по управл ющему входу 21 триггера 9 вырабатываютс инверсные тактовые импульсы, подтверждающие рабочее состо ние триггера 6.Further, the device circuit does not change its state, with the exception of the zero output 32 of the flip-flop 9, on which with the subsequent arrival of the clock pulses from the generator 1 through the control input 21 of the flip-flop 9, inverse clock pulses are generated confirming the operating state of the trigger 6.
В случае по влени на шине 25 низкого потенциала входного сигнала и соответственно высокого потенциала на выходе инвертора 4 и входе 24 триггера 10 по совпадению с ближайшим высоким потенциалом тактового импульса , поступающим по управл ющему входу 22 триггера 10, на его выходе 33 устанавливаетс низкий потенциал, при этом триггеры 6 и 9 привод тс в исходное состо ние.If a low potential of the input signal appears on the bus 25 and, accordingly, a high potential at the output of the inverter 4 and input 24 of the trigger 10, a low potential is established at the output 33 at the closest high potential of the clock pulse coming through the control input 22 of the trigger 10, the triggers 6 and 9 are reset.
В следующий момент времени поступлени низкого потенциала тактового импульса по управл ющему входу 22 триггера 10 на его выходе 33 устанавливаетс высокий потенциал , которым на выходе 18 этого же триггера удерживаетс низкий потенциал. При этом на выходе инвертора 3 возникает высокий потенциал , а на шине 36 устройства формируетс передний фронт второго выходного импульса с высоким потенциалом, который подготовит к работе по входу 16 триггер 8.At the next moment of arrival of the low potential of the clock pulse, control input 22 of the trigger 10 at its output 33 sets a high potential, which maintains a low potential at the output 18 of the same trigger. In this case, a high potential arises at the output of the inverter 3, and the front edge of the second output pulse with a high potential forms on the device bus 36, which prepares the trigger 8 for operation on input 16.
При последующем поступлении высокого потепциала тактового импульса по управл ющему входу 20 триггера 8 на его выходе 31 устанавливаетс низкий потенциал, а триггеры 5 и 7 - в исходное состо ние.Upon the subsequent arrival of a high pulse clock pulse, the control input 20 of the trigger 8 at its output 31 sets a low potential, and the triggers 5 and 7 return to the initial state.
И, наконец, при поступлении в следующий момент времени низкого потенциала тактового импульса по управл ющему входу 20 триггера 8 на выходах триггеров 8 и 10, а также наAnd, finally, when the next time moment arrives at a low potential of a clock pulse at the control input 20 of the trigger 8 at the outputs of the flip-flops 8 and 10, as well as at
выходе инвертора 3 устанавливаютс исходные потенциалы. При этом на выходной шине 36 заканчиваетс формирование второго выходного импульса по задпему фронту входпого сигпала и длительпостью, соответствующей периоду тактовых импульсов.the output of the inverter 3 is set to the initial potentials. At the same time, on the output bus 36, the formation of the second output pulse along the rear edge of the input signal and the duration corresponding to the period of the clock pulses is completed.
Схема устройства находитс в исходном состо нии , подготовленном к работе по следующему входному сигналу.The device circuit is in the initial state, prepared for operation by the following input signal.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1865388A SU503351A1 (en) | 1973-01-02 | 1973-01-02 | Pulse shaper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1865388A SU503351A1 (en) | 1973-01-02 | 1973-01-02 | Pulse shaper |
Publications (1)
Publication Number | Publication Date |
---|---|
SU503351A1 true SU503351A1 (en) | 1976-02-15 |
Family
ID=20537434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1865388A SU503351A1 (en) | 1973-01-02 | 1973-01-02 | Pulse shaper |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU503351A1 (en) |
-
1973
- 1973-01-02 SU SU1865388A patent/SU503351A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU503351A1 (en) | Pulse shaper | |
SU369708A1 (en) | LIBRARY I | |
SU484629A1 (en) | Single Pulse Generator | |
SU1163466A1 (en) | Pulse shaper | |
SU764109A1 (en) | Pulse former | |
SU504298A1 (en) | Pulse shaper | |
SU494843A1 (en) | Pulse shaper | |
SU1368962A2 (en) | Shaper of pulses | |
SU433629A1 (en) | PULSE DEVICE | |
SU588621A2 (en) | Single pulse shaper | |
SU754660A1 (en) | Apparatus for gating single pulse | |
SU613493A1 (en) | Single-pulse shaper | |
SU790209A1 (en) | Pulse shaper | |
SU544957A1 (en) | Device for synchronizing random pulses | |
SU552687A2 (en) | Shaper single pulses, synchronized clock frequency | |
SU553737A1 (en) | Sync device | |
SU748832A1 (en) | Single-pulse shaper | |
SU563722A1 (en) | Device for discriminating input pulses of reversible counter | |
SU530465A1 (en) | Pulse Frequency Divider by eighteen | |
SU1471290A1 (en) | Single pulse generator | |
SU566359A1 (en) | Frequency divider by 1,5 | |
SU871321A1 (en) | Shaper of pulses by binary signal leading edges | |
SU1283955A1 (en) | Generator of single pulses | |
SU478429A1 (en) | Sync device | |
SU790305A1 (en) | Switching-over device |