SU760095A1 - Контролируемый сумматор с параллельным переносом - Google Patents

Контролируемый сумматор с параллельным переносом Download PDF

Info

Publication number
SU760095A1
SU760095A1 SU782651880A SU2651880A SU760095A1 SU 760095 A1 SU760095 A1 SU 760095A1 SU 782651880 A SU782651880 A SU 782651880A SU 2651880 A SU2651880 A SU 2651880A SU 760095 A1 SU760095 A1 SU 760095A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transfer
node
input
discharge
adder
Prior art date
Application number
SU782651880A
Other languages
English (en)
Inventor
Aleksandr A Shostak
Original Assignee
Mi Radiotekh Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mi Radiotekh Inst filed Critical Mi Radiotekh Inst
Priority to SU782651880A priority Critical patent/SU760095A1/ru
Application granted granted Critical
Publication of SU760095A1 publication Critical patent/SU760095A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Description

<p>Изобретение относится к вычислительной технике и может быть применено при разработке арифметических устройств с контролем по четности.</p> <p>Известен сумматор с параллельным 5 переносом, содержащий в каждом разряде узел генерации и транзита переноса, узел поразрядной суммы' и блок параллельного переноса £ΐ]. <sub>Λ</sub></p> <p>Недостаток известного сумматора его ниэкац функциональная надежность при контроле по четности, так как неисправность узла генерации и транзита переноса или блока параллельного переноса приводит к необнаруживаемому15 классу ошибок в работе сумматора.</p> <p>Известен сумматор с параллельным переносом, содержащий в каждом разряде блок<sub>г</sub>параллельного переноса, узел суммы, два элемента сложения по моду-20 лю два и элемент И [2].</p> <p>Недостаток этого сумматора - большой объем контрольного оборудования (в каждый разряд сумматора дополни<sup>-</sup> _ тельно введены два элемента сложения 25 по модулю два и элемент И).</p> <p>Известен сумматор [з&quot;), в котором</p> <p>метод функциональной зависимости суммы от переноса в применении к сумматорам с параллельным переносом не 30</p> <p>позволяет обнаруживать все ошибки, вызываемые одиночной неисправностью сумматора, именно: ошибка в образовании Сц переноса, вызванная неисправностью блока параллельного переноса η-го разряда, не будет обнаружена контролем по. четности, если полусумма (п+1)-го разряда равна единице.</p> <p>Наиболее близким по технической сущности к предлагаемому изобретению является сумматор с параллельным переносом, содержащий в каждом разряде узел генерации и транзиста переноса, блок параллельного переноса, в разрядах с нечетными номерами узел суммы с функциональной зависимостью от переноса, причем вход узла генерации и транзиста переноса соединен с шиной значения разрядных слагаемых, а его выход соединен с первым входом блока параллельного переноса данного разряда, второй вход которого соединен с шиной значений функций генерации и транз'ита переноса преды-: дущих разрядов^ сумматора, а его выход соединен с шиной предсказания четности результата, первый, второй и третий входы узла суммы с функциональной зависимостью от переноса соединены соответственно с шиной зна·760095</p> <p>чения разрядных слагаемых,,с выходами узла генерации и транзита переноса и блока параллельного переноса данного разряда (4]·</p> <p>&gt; Недостатком известного сумматора Является Относительно низкая функци- ,</p> <p>опальная надежность при организации <sup>3</sup></p> <p>его контроля по четности, так как неисправность блока параллельного переноса в некоторых случаях может привести к необнаруживаемому классу ошибок в работе сумматора.</p> <p>Цель изобретения - повышение функциональной' надежности сумматора (вероятности получения достоверности результата на выходе сумматора) за счет обнаружения всех ошибок, вызываемых 15 одиночной неисправностью сумматора.</p> <p>Поставленная цель достигается тем, что в контролируемый сумматор с параллельным переносом, содержащий в каждом разряде узел генерации и тран- ^0 зита переноса, блок формирования параллельного переноса в разрядах с нечетными номерами, узел суммы с функциональной зависимостью от переноса, причем входы значений разрядных елагаемых сумматора соединены со входами узла генераций и транзита переноса·.,</p> <p>и с первым входом соответствующего узла суммы с функциональной зайивйсимостью от переноса, выход узла ге йерации и транзита переноса соединен со. вторым входом соответствующего узла суммы с функциональной зависимостью ог переноса и с первым входом соответствующего блока формирования парал- 35</p> <p>лельного переноса,второй вход которо</p> <p>го соединен с входом значений функции генераций и транзита переноса, предыдущих'разрядов сумматора, пер- / вый выход блока формирования парал-.’ лельного переноса соединен с третьим до входом соответствующего узла суммы с ,. .. функциональной зависимостью от переноса и является соответствующим выходом сумматора, введен узел формирования поразрядной суммы, а блок формирйвания параллельного переноса в каждом нечетном разряде содержит узел выработки параллельного переноса из предыдущего разряда и узел выработки сквозного переноса из данного разряда, причем выходы значений функций ^0 генерации и транзита переноса предыдущих разрядов соединены со входом узла выработки параллельного переноса из предыдущего разряда, выход которого соединен с первым входом узла 55</p> <p>сквозного переноса из данного разряда и с четвертым входом узла суммы с функциональной зависимостью от переноса второй вход узла выработки сквозного переноса из данного разряда ссдинен с выходом соответствующего блока генерации и транзита переноса, выход узла выработки сквозного переноса из данного разряда является первым выходом блока формирования параллельного переноса, первый выход блока формирования параллельного переноса соединен с первым входом узла формирования поразрядной суммы последующего разряда, второй вход которого соединен с выходом соответствующего блока генерации и транзита переноса.</p> <p>На чертеже приведена функциональная схема контролируемого сумматора с параллельным переносом (показаны η-й и (п+1)-й разряды, причем предполагается, что η-й разряд нечетный). </p> <p>Сумматор содержит в каждом разряде узел ί генерации и транзита, блок 2 формирования параллельного переноса, в разрядах с нечетными номерами узел 3 суммы с функциональной зависимостью от переноса, в разрядах с четными номерами узел 4 формирования поразрядной суммы, в разрядах с нечетными номерами блок 2 состоит из узла 5 выработки параллельного переноса из предыдущего разряда и узла 6 выработки сквозного переноса из Данного разряда, вход узла 5 соединен со входом 7 значения функций генерации и транзита переноса предыдущих разрядов сумматора, а его выход соединен с первым входом узла ё выработки Сквозного переноса · из даннЬГо разряда, второй вход которого соединен с выходом узла 1 генерации и транзита переноса данного разряда, входы узла 4 формирования поразрядной суммы в четных разрядах сумматора соединены с выходом узла 1 генерации и транзита переноса данного разряда и с выходом блока 2 формирования параллельного переноса из предыдущего разряда, входы узла 3 суммы с функциональной э ависимостью от дереноса соединены со входом 8 значения разрядных слагаемых, с выходом узла 1 генерации и транзита переноса данного разряда, а также с выходами 'блока 2 данного разряда, выход блока 2 каждого разряда сумматора соединен с выходом 9 предсказания четности результата, вход узла 1 генерации и<sub>х</sub>транзита переноса соединен со входом 8 значения разрядных слагаемых.</p> <p>В сумматоре предполагается, что все узлы и блоки комбинационного типа функционируют в соответствии со следующими логическими выражениями</p> <p>а) чётный (п+1)-й разряд</p> <p>узел 1 * С<sub>п+1</sub> “ Ь<sub>т1</sub>; = э<sub>Ки</sub>&gt;Ь<sub>ъ</sub>.,</p> <p>блок 2 —» С<sub>п+1</sub> = <sup>+τ<sub></sup>Μ</sub>;<sup>Τ</sup>η' <sup>с<sub></sup>п</sub>+,”·</p> <p>+1(,+, · . . · т<sub>г</sub> С,</p> <p>узел <sub>4</sub> -&gt; 5^= С<sub>н</sub>^<sup>Т</sup>пм*С<sub>п</sub> ;</p> <p>б) нечетный η-й разряд</p> <p>узел 1 узел 3</p> <p>узел 5</p> <p>узел 6</p> <p>« ·· » <sup>+</sup>ν <sup>С</sup>п ^п-»<sup>+</sup> V + ρτ/ν</p> <p>I</p> <p>5</p> <p>760095</p> <p>6</p> <p>где а„, Ь<sub>и</sub> - разрядные слагаемые;</p> <p>0<sub>п</sub>, Т<sub>п</sub> - функции соответственно</p> <p>генерации и транзита переноса η-го разряда сумматора;</p> <p>0^, ς, - переносы соответственно из η-го и (п-1)-го раз* рядов сумматора;</p> <p>- сумма с функциональной зависимостью от переноса для η-го разряда . сумматора.</p> <p>&quot;Тсумматор работает следующим образом.</p> <p>Пусть неисправен в η-ом разряде сумматора узел 3 суммы с функциональной зависимостью от переноса или в (п+1)-ом разряде сумматора узел 4 поразрядной суммы. Но тогда эта неисправность приведет к возникновению одиночной ошибки соответственно либо в разрядной сумме 5„, либо в разрядной сумме 5^,, что всегда обнаруживается по четности.</p> <p>Пусть неисправен блок 2 параллельного переноса η-го разряда сумматора. В свою очередь неисправность этого блока может быть вызвана неисправностью узла 5 или 6. Если неисправен узел 5, то он вызывает либо только одиночную ошибку в разрядной сумме 5^ (когда Н„ = 0), либо тройную ошибку в разрядных функциях 5^ , С<sub>(1</sub> ,</p> <p>5^ (когда Η<sub>υ</sub>' = 1) , а это означает, что он полностью контролируется по четности. Если же неисправен узел 6, то он всегда вызовет тройную ошибку в разрядных функциях , 5<sub>ПИ</sub> и С„., что также обнаруживается по четности. &gt;</p> <p>Таким образом, блок 2 формирования параллельного переноса в нечетных разрядах сумматора полностью охвачен контролем по четности.</p> <p>Пусть неисправен блок 2 формирования параллельно переноса η+1-го разряда сумматора. Но так как эта неисправность приводит к возникновению ошибки только в разрядном переносе</p> <p>, то он также полностью контролируется по четности.</p> <p>Аналогично можно показать, что узел 1 генерации и транзита переноса как четного так и нечетного разрядов сумматора, при условии использования для формирования разрядных сумм вкыеприведенных логических выражений, полностью контролируется по четности. Например, пусть неисправен узел 1 генерации и транзита переноса (п+ +1)-го разряда сумматора. Тогда эта неисправность вызовет либо одиночную ошибку в 5<sub>Пъ</sub> сумме через узел 4 (п+ +1)-го разряда сумматора, либо тройную ошибку в разрядных функциях 5^,^,</p> <p>С<sub>п+</sub>,, З^через узел 4 (п + 1)-го разряда сумматора, блок 2 (п+1)-го разряда сумматора и узлы 5 и 3 (п+2)-го</p> <p>разряда сумматора, либо другую нечетную групповую ошибку, которая всегда будет обнаружена'по четности.</p> <p>Таким образом, в сумматоре обнаруживаются контролем по четности все ошибки, вызываемые одиночной неисправностью. Кроме того, в сравнении с известным сумматором он имеет меньший объем оборудования, в основном за счет использования в четных разрядах: (зуъелатора узлов порязрядных сумм (узел поразрядной суммы требует для своей реализации 16 единиц оборудования в смысле цены Квайна, в то время как узел суммы с функциональной зависимостью от переноса требует 21 единицы оборудования). Представленные в нечетных разрядах сумматора блока 2 параллельного переноса в виде двух узлов 5 и 6 также приводит к некоторому уменьшению оборудования, в смысле цены Квайна, в сравнении с известным вариантом.</p> <p>Контролируемый сумматор с параллеьным переносом имеет более высокую функциональную надежность из-за обнаружения всех ошибок вызываемых одиночной неисправностью сумматора и, кроме того, его реализация требует меньшего количества оборудования, что также повышает надежность и снижает стоимость.</p>

Claims (1)

  1. Формула изобретения
    Контролируемый сумматор с параллельным переносом, содержащий в каждом разряде узел генераций и транзита переноса, блок формирования параллельного переноса в разрядах с нечетными Номерами, узел суммы с функциональной зависимостью от переноса, причем входы значений разрядных слагаемых сумматора соединены со входами узла генерации и транзита переноса и с первым входом соответствующего узла суммы с функциональной зависимостью от переноса, выход узла генерации и транзита переноса соединен со вторым входом соответствующего узла суммы с функциональной зависимостью от переноса и с первым входом соответствующего блока формирования параллельного переноса, второй вход которого соединен со входом значений функции генерации и транзита переноса предыдущих разрядов сумматора, первый выход блока параллельного формирования переноса соединен с третьим ‘:входом соответствующего узла суммы с функциональной зависимостью от переноса и является соответствующим выводом сумматора, отличающийίσ я тем, что, с целью повышения функциональной надежности в каждый четный разряд сумматора введен узел формирования поразрядной суммы, а блок формирования параллельного переноса в каждом нечетном разряде содер7 760095
    Жит узел выработки параллельного переноса из предыдущего разряда и узел выработки сквозного переноса из данного разряда, причем выходы значений ункций генерации и транзита переноа предыдущих разрядов соединены со входом узла вырабртки параллельного 5
    переноса из предыдущего разряда,выход которого соединен с первым входом узла сквозного переноса из данного разряда и с четвертым входом узла суммы с функциональной зависимостью от переноса, второй вход узла выработки сквозного переноса, из данного разряда соединён с выходом соответствующего блока генерации и транзита переноса, выход узла выра- 15 ботки сквозного переноса йз'Данного разряда является первым выходом блока формирования параллельного переноса, первый выход блока формироват
    ния параллельного переноса соединен с первым входом узла формирования поразрядной суммы последующего разряда, второй вход которого соединен с выходом соответствующего блока генерации и транзита переноса.
SU782651880A 1978-07-31 1978-07-31 Контролируемый сумматор с параллельным переносом SU760095A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782651880A SU760095A1 (ru) 1978-07-31 1978-07-31 Контролируемый сумматор с параллельным переносом

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782651880A SU760095A1 (ru) 1978-07-31 1978-07-31 Контролируемый сумматор с параллельным переносом

Publications (1)

Publication Number Publication Date
SU760095A1 true SU760095A1 (ru) 1980-08-30

Family

ID=20780172

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782651880A SU760095A1 (ru) 1978-07-31 1978-07-31 Контролируемый сумматор с параллельным переносом

Country Status (1)

Country Link
SU (1) SU760095A1 (ru)

Similar Documents

Publication Publication Date Title
Parhami Carry-free addition of recoded binary signed-digit numbers
US3660646A (en) Checking by pseudoduplication
US5317753A (en) Coordinate rotation digital computer processor (cordic processor) for vector rotations in carry-save architecture
US4224680A (en) Parity prediction circuit for adder/counter
US5325321A (en) High speed parallel multiplication circuit having a reduced number of gate stages
SU760095A1 (ru) Контролируемый сумматор с параллельным переносом
US8417761B2 (en) Direct decimal number tripling in binary coded adders
SU474804A1 (ru) Сумматор с параллельным переносом
SU767763A1 (ru) Сумматор с функциональной зависимостью сумм от переносов и с контролем по четности
SU1238073A1 (ru) Контролируемый сумматор
US4958353A (en) Device for calculating the parity bits of a sum of two numbers
SU993253A1 (ru) Комбинационный сумматор
SU1001529A1 (ru) Мажоритарно-резервированное устройство
SU1716609A1 (ru) Кодирующее устройство кода Рида-Соломона
SU744557A1 (ru) Сумматор с параллельным переносом
RU2211492C2 (ru) Отказоустойчивое оперативное запоминающее устройство
SU404084A1 (ru) Арифл1етическое устройство с контролем по четности
SU805317A1 (ru) Устройство дл контрол сумматора
SU885995A1 (ru) Устройство дл сложени чисел с контролем
SU1578708A1 (ru) Арифметическое устройство
SU1478340A1 (ru) Устройство дл контрол р-кодов Фибоначчи
SU703817A1 (ru) Контролируемый параллельный сумматор
RU1784974C (ru) Устройство дл делени
JPH0332212A (ja) 乗算用信号処理回路
SU945958A1 (ru) Генератор рекуррентной последовательности импульсов с самоконтролем