SU993253A1 - Комбинационный сумматор - Google Patents

Description

(54) КОМБИНАЦИОННЫЙ СУММАТОР

Изобретение относитс  к уычйслительной технике и может быть использовано в йроцессорах ЭВМ.

Известен сумматор, который кроме операции сложени  выполн ет и логические операции, обеспечивающие контроль операции сложени  по четности. , В случае, когда происходит сшибка в формировании переноса в любом раз р де, соответствующие элементы схемы сумматора формируют ошибку и в разр де , суммы. Это позвол ет в дальнейшё14 об)Наружить ошибку в формировании переноса при контроле по четности п-раз р дного сумматора

Недостатком сумматора  вл етс  сложна  схема, содержаща  большое количество логических элементов и св зей между ними. .

Наиболее близким к предлагаемому  вл етс  комбинационный сумматор, содержащий в каждом разр де элементы И и ИЛИ, причем первые &ходы первого, второго и третьего элементов И соеди неиы с шиной ввода первого слагаемого , а вторые входы первого и третьего элементов И ;и первый вход четвертого элементы И соединены с переноса из соседнего младшего разр да , выходы первого, второго и  етвертого элементов И соединены со входами первого элемента ИЛИ, выход которого соединен с шиной переноса из данногсх разр да, а выход третьего элемента И соединен с первым входом второго элемента ИЛИ. Данный сумматор осуществл ет операцию суммировани  с обеспечением контрол  по четноети 2.

Недостаток устройства состоит в его функциональной ограниченности, заключающейс  в невозможности выпол- нени  операции вычитани  с обеспечением контрол  по четности. , Цель изобретени  - расширение функциональных возможностей сумматора а счет выполнени  операции вычитани  с обеспечением контрол  по чётности ..

20

Поставленна  цель достигаетс  тем, что комбинационный сумматор, содержащий в каждом разр де четыре элемента И, два элемента ИЛИ, элемент ИЛИНБ и первый элемент Равнозначность,

25 причем первые входы первого, второго и четвертого элементов И соединены с .первым входом сумматора, второй вход первого, первый вход третьего и второй вход четвертого элементов

Claims (2)

1. 30 И соединены с вторым входом сумматоpa ,; первый и второй входы элемента ИЛИ-НЕ подключены- к первому и второ му входам сумматора, выходы первого второго и третьего элементов И подключены к соответствующим входам пёр вого элемента ИЛИ, выход которого подключен к выходу переноса сумматора и к первому входу первого элемента Равнозначность, выход которого соединен с выходом сукмы сумматора, выходы элемента ИЛИ-НЕ и четвертогсз элемента И подключены к соответствую (оим входам второго элемента ИЛИ, содержит в каждом разр де второй и третий элементы Равнозначность, поичем первый вход второго элемента Равнозначность соединен с третьим входом суммато4 а, а- второй вход с шиной управлени  сумматора и с пер вым входом третьего элемента Равнозначность , выход второго элемента Равнозначность соединен с-вторыми входами второго и третьего элементов ,И, с третьими входами элемента ИЛИ-НЕ и четвертого элемента И, выход ВТОРОГ.О элемента ИЛИ соединен с вторым входом третьего элемента Равнозначность, выход которого подключен к второму входу первого элемента Равнозначность. На чертеже представлена структурна  схема комбинационного сумматора. Комбинационный сумматор содержит шину 1 управлени , первый вход 2 дл  подачи первого слагаемого (умень шаемого) , второй вход 3 дл  подачи второго слагаемого (вычитаемого), вход 4 дл  подачи переноса (заема) из предыдущего разр да, выход 5 суммы (разности), выход б переноса (заема ) в следуюсций разр д, элементы . И 7-10, ИЛИ 11 и 12, ИЛИ-НЕ 13 и эле менты Равнозначность 14-16. Элементы И 7-9 i| элемент ИЛИ 11 образуют узел формировани  сигнала переноса (з-аема). Элементы И 10, ИЛИ 12, ИЛИ-НЕ 13 и элемента Равноэначность IS-lis образуют узел формировани  суммы (разности), а элемент Равнозначность 14  вл етсЯ: элементом ввода в зависимости от опе раций первого слагаемого или уменьшаемого , на вход которого по шине 1 управлени  при операции сложени  подаетс  потенциал соответствующий логической единица, а при операции вычитани  - логическому нулю. Комбинационный сумматор работает следуинцим образом. Сигнал суммы (или разности) вырабатываетс  на выходе 5. При возникновении сбо  в результате формировани  переноса (заема) сигнал перено са или заема передаетс  через эле мент равнозначность 16 на выход 5 суммы (разности), таким образом формиру  ошибку и в разр де , котора  затем может быть обнаружена при контроле многоразр дного сумматора , по четности. Таким образом, предлагаемый комбинационный суладатор отличаетс  от известных более широкими функциональными возможност ми, заключающимис  в выполнении опергщии вычитани  двоиных чисел7 представленных в пр мых кодах, с обеспечением контрол  операции вьгаитани  по четности. Структура сумматора- при этом не усложн € СЯ . Формула изобретени  - . Комбинационный сумматор, содержащий в ка}кдом разр де четыре элемента И, два элемента ИЛИ, элемент ИЛИНЕ и первый элемент Равнозначность, причем первые входы первого, .второго и чеггв ертого элементов И соединены с первомвходом сумматора, второй вход первого, первый вход третьего и второй вхйд четвертого элементов И соедагнены с вторым- входом сумматора , первый и второй входы элемента ИЛИ-НЕ подключены к первому и второму входам сумматора, выходы первого,второго и третьего элементов И подключены к соответствуюй|им входам первого элемента ИЛИ,выход которого подключен к выходу переноса сукматора и к пбрзаму входу первого элемента Равнозначность, выход которого соединен с выходом суммы сумматора, выходы элемента ИЛИ-НЕ и четвертого элемента И подключены к соответствун фш входам второго элемента ИЛИ, отличающий с -  тем, что с цельнх расширени  функциональных возможностей за счет вьтолнени  операции | ычитанИ  с обеспечение контрол  по четности, сумматор содержит в каждом разр де второй и третий элементы Равнозначнос,ть, причем первый вход второго элемента Равнозначность соединен с третьим входом сумматора , а второй вход - с шиной управлени  сумматора и с первым входом третьего элемента Равнозначность, выход второго элемента Равнозначность соединен с вторыми входс1ми второго и третьего элементов И, с третьими входами элемента ИЛИ-НЕ и четвертого элемента И, выход второго элемента ИЛИ соединен с вторым входом третьего элемента Равнозначност выход (КОТОРОГО подключен к второму входу первого элемента Равнозначность . .. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 474804, кл. G 06 F 7/50, 1972.
2. 2. Авторское свидетельство СССР 9 710042, кл. G 06 F 7/50, 1977 (прототип ) .