SU1478340A1

SU1478340A1 - Устройство дл контрол р-кодов Фибоначчи

Info

Publication number: SU1478340A1
Application number: SU874193151A
Authority: SU
Inventors: Алексей Петрович Стахов; Владимир Андреевич Лужецкий; Петр Владимирович Козлюк; Виктор Григорьевич Ваховский
Original assignee: Винницкий политехнический институт
Priority date: 1987-02-12
Filing date: 1987-02-12
Publication date: 1989-05-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл контрол информации, представленной в P-кодах Фибоначчи. Целью изобретени вл етс повышение достоверности контрол . Устройство содержит триггеры 1₁-1₇ регистра 1, сумматоры 2₁-2₆ по модулю два, блоки 3₁-3₄ фиксации сбоев, элемент ИЛИ 4, информационные и установочный входы 5 и 6, контрольный выход 7 устройства, входы 8-10 блоков фиксации сбоев. Блок фиксации сбоев содержит два элемента И, элемент ИЛИ, два элемента НЕ. 1 з.п. ф-лы, 2 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для контроля информации, представленной в p-кодах Фибоначчи.

Целью изобретения является повышение достоверности контроля.

На фиг. 1 представлена схема устройства, для р = 2; на фиг. 2 - схема блока фиксации сбоев.

Устройство содержит триггеры 1.1-

1.7 регистра 1, сумматоры 2.1-2.6 по модулю два, блоки 3.1-3.4 фиксации сбоев, элемент ИЛИ 4, информационные и установочный входы 5 и 6 устройства, контрольный выход 7 устройства, первый - третий входы 8-10 блоков фиксации сбоев.

Блок фиксации сбоев содержит элементы И 11 и 12, элемент ИЛИ 13, элементы НЕ 14 и 15.

Системы счисления с иррациональными основаниями являются избыточными в смысле множественности форм представления одного и того же числа, кроме нуля. Среди них выделяют минимальную форму, которая характеризуется отсутствием двух рядом стоящих единиц, и частично развернутую форму, содержащую четное число единиц. Значения разрядов частично развернутой формы T(i) определяется через соответствующие разряды минимальной формы следующим рекуррентным выражением

I

Т(х) = M(i+1) + M(i+p+1), (1) где M(i) - i-й разряд минимальной формы* , 1—0,1,...,η, р 1,2,3,·.·

При этом каждая единица кода минимальной формы в коде частично развернутой формы представляется в виде последовательности

1,0...0,1 р - 1

Минимальное кодовое расстояние, для кодов частично развернутой формы равно двум. Б частично резвернутой форме добавляется младший разряд с нулевым весом, а старший разряд всегда равен нулю. Например, при р= =1 и η = 7 минимальная форма кода 0100101 преобразуется согласно выражению (1) в частично развернутую форму 11011110.

Контрольным признаком частично развернутой формы является четное число единиц в коде и ограничение на число единиц в группах, что позволяет обнаруживать все ошибки нечетной кратности и высокий процент ошибок четной кратности. Контроль осуществляется с помощью анализа выходов линейки схем свертки по модулю два, на входы которой поступают соответствующие разряды частичноразвернутой формы. При правильной кодовой комбинации на выходах линейки схем свертки по модулю два (наличие

дут группы рядом стоящих единиц. Сигнал ошибки появляется при нарушении этого условия. Так для р = 1 сигнал ошибки появляется при наличии двух соседних единиц на выходах ли°нейки схем свертки по модулю две.

При этом блок фиксации сбоев вырождается в двухвходовый элемент И. Для р = 2 ошибочными являются серии единиц на выходах линейки схем свертки по модулю два с числом единиц, отличных от числа два.

При р = 2 устройство работает еледующим образом.

Пусть в триггерах 1.1-1.7 записана исходная кодовая комбинация 1011010, На выходах схем свертки по модулю два установлен код 011011. При этом сигнал ошибки на выходе логического элемента ИЛИ 4 отсутствует. Если исходная комбинация имеет вид 0011010 (ошибка в младшем разряде), на выходах схем свертки по модулю два 2.1-

2,6 устанавливается код 111011. При этом о наличии ошибки свидетельствует единичный потенциал на выходах схемы свертки по модулю два 2.1 и блока фиксации сбоев 3.1.

Предположим, что имеет место ошибка в первом и шестом разрядах исходной· кодовой комбинации, тогда она принимает вид 0011000. На выходах схем свертки по модулю два 2.1-2.6 устанавливается код 000100.

I

Нулевые значения выходов схем свертки по модулю два 2.5 и 2.3 и единичное значение выхода схемы свертки по модулю два 2.4 устанавливают единичный потенциал на выходе элемента И 11 в блоке 3.3 фиксации сбоев. Этот потенциал через·элемент ИЛИ 12 блока 3.3 устанавливает в единичное значение элемент ИЛИ 4, что свидетельствует о фиксации ошибки .

Аналогичным образом обнаруживаются все ошибки, приводящие к нарушению четности единиц в исходной кодовой комбинации и равенства двойке числа единиц в группах единиц в коде на выходе схем свертки по модулю два 2.1-2.6,

Claims

Формула изобретения

1. Устройство для контроля р-кодови Фибоначчи, содержащее регистр из η триггеров (η-разрядность контролируемого кода), единичные входы которых являются соответствующими информационными входами устройства, нулевые 20 входы триггеров объединены и являются установочным входом устройства, блоки фиксации сбоев, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого явля- 25 ется выходом сбоя устройства, отличающееся тем, что, с целью повышения достоверности контроля, в- него введены (п-1) сумматоров по модулю два, выход каждого тригге- зд ра регистра, кроме последнего, соединен с первым входом соответствующего сумматора по модулю два, выход последнего триггера регистра соединен с вторым входом последнего сумматора по модулю два и первым входом элемента ИЛИ.,выход i-ro (i = 3,..., n-1) сумматора по модулю два соединен с вторым входом (i-l)-ro сумматора по модулю два и j-м (j=1,..., р+1) входом (i+j - 3)-го блока фиксации сбоев, выход второго сумматора по модулю два соединен с вторым входом первого и третьим входом второго блоков фиксации сбоев и вторым входом первого сумматора по модулю два, выход которого соединен с третьим входом первого блока фиксации сбоев и последним входом элемента ИЛИ.
2. Устройство по п. 1, отличающееся тем, что блок фиксации сбоев содержит р элементов И, р элементов НЕ й элемент ИЛИ, первый вход первого элемента И объединен с входом первого элемента НЕ и является первым входом блока фиксации сбоев, вторые входы элементов И объединены и являются вторым входом блока фиксации сбоев, j-й вход при р 3 (j = 3,..., р) первого элемента И объединен с входом (j-1)-ro элемента' НЕ и с j-ми входами i-χ (i = j, ..., р) элементов И и является j-м входом блока фиксации сбоев, (р+1)-й вход первого элемента И объединен с входом р-го элемента НЕ и является (р+1)-м входом блока фиксации сбоев, выход первого элемента НЕ соединен с первыми входами элементов И, кроме первого, выход i-ro (i = 2, ..., р) элемента НЕ соединен с (i+D-м входом i-ro элемента И, выходы элементов И подключены к соответствующим входам элемента ИЛИ, выход которого является выходом блока фиксации сбоев.

14 78340

Фиг.2