SU577528A1 - Накапливающий сумматор - Google Patents
Накапливающий сумматорInfo
- Publication number
- SU577528A1 SU577528A1 SU7602324595A SU2324595A SU577528A1 SU 577528 A1 SU577528 A1 SU 577528A1 SU 7602324595 A SU7602324595 A SU 7602324595A SU 2324595 A SU2324595 A SU 2324595A SU 577528 A1 SU577528 A1 SU 577528A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- transfer
- inputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к области вычисдительной техники и может быть использовано дл параллельного суммировани многоразр дных двоичных .чисел. Известны параллельные накапливающие сумматоры, представл ющие собой цепочку последбвательно св занных одноразр дных суммирующих ckeM, количество которых равно числу разр дов суммируемых чисел. Разр дные сумматоры св заны между собой цеп ми переноса из младших разр дов в ст шие. Одноразр дна суммирующа схема соде жит триггеры со счетным входом, элементы И, ИЛИ и линии задержки. К числу, хра н шемус в запоминающем устройстве, прибавл етс слагаемое, подающеес на вход накапливающего сумматора. Полученна в результате сумма замен ет хранившеес ранее число 1, 2 . Наиболее близким аналогом может служить накапливающий сумматор, каждый ; -ый разр д которого ( i 1 и) содержит триггер со счетным входом, элементы И, ИЛИ и элемент задержки, причем входные шины соответствующих разр дов первого и второго слагаемых соединены с первым и вторым входами первого элемента ИЛИ данного разр да, выход которого подключён к счетному входу триггера, улевой вход которого подключен к шине сброса , а единичный выход - к первому входу первого элемента И, выход которого подключен к первому входу второго элемента ИЛИ, второй вхоа которого подключен к выходу второго элемента И 3j . Недостатком этого сумматора вл етс невозможность суммировани многоразр дных чисел, представленных в двоичной фибо. наччиевой позиционной системе счислени . Целью изобретени вл етс расширение функциональных возможностей накапливающего сумматора, заключающеес в выполнении дополнительной функции суммировани чисел, представленных в фибоначчиевой системе счислени . Это достигаетс тем, что в каждый раз р$щ накапливающего сумматора введен элемент сложени по модулю 2, выход которого подключен к третьему входу первого элемента ИЛИ, выход которого соединен со вт рым входом первого элемента И, первый и второй входы элемента сложени по модулю 2 соединены соответственно с первым и вторым входами переноса . в данный разр д сумматора и с первым и вторым входа ми вторюго элемента И, выход второго элемента ИЛИ подключен к входу элемента задержки , выход которого, вл ющийс выходом переноса в ({ +1)-ый разр д сумматора , подключен к первому входу третьего элемента И, второй вход которого соединен с управл ющей шиной, а выход вл етс выходом переноса в ( j -2)-ой разр$щ сумматора, единичный выход триггера со счетным входом вл етс выходом суммы данного ( -го разр да. На чертеже показана функциональна схе ма { -го накапливающего сумматора, В ее состав вход т триггер со счетным входом 1, элементы И 2,3,4, элементы ИЛИ 5,6, элемент задержки 7, элемент сло жени по модулю 2j входные шины i -ых разр дов первого . и второго 1О слагаемых ., входы переноса из( 1)го и ( +2) го разр дов сумматора 1Г, 12, выход сум мы 1-го разр да сумматора 13, выходы .п реноса в ( j +1)-ый и { -2)--ой разр ды сумматора 14, 15, шина сброса 16, управл юща шина 17, Входные шины i ых разридов первого 9 и вторО1 О 1О слагаемых подключены к первому и второму-входам элемента ИЛИ 5 третий вход которого соединен с выходом элемента сложени по модулю 2 входы которого подключены к входам переносов из ,{ |, -1)-го и ( L +2)-го разр дов сумматора 11 и 12, которые подключены также к вкоцац элемента И 2, выход которого соединен с входом элемента ИЛИ 6, другой вход которого соединен с выходом элемента И 3, а Выход - с входом элемента задержки 7, выход которого подключен к вых переноса в ( +1)-ый разр д сумматора 14 и к первому входу элемента И 4, другой вход которого подключен к управл ющей шине 17, а выход - к выходу переноса в ( V. -2)-ой разр д сумматора 15. Выход элемента ИЛИ 5 подключен к счетному вхо ду триггера 1 и к входу элемента И 3. Ед нинный выход триггера 1 подключен к дру,гому входу элемента И 3 и к выходу суммы данного + -го разр да сумматора 13, К нулевому входу триггера 1 подключена ши на сброса 16 В фибоначчиевой системе счислени любое натуральное число представл етс в виде многочлена , (,p((j.vf«-)-...а(о), (I) (Опри i .0 f(0-|iпри ( 0 (2) LV(-l)-i-Ч(-2) при i О, Представление (Ij называетс нормальной формой представлени , если оно получено путем разложени Ji{ и всех возникающих в прюцессе такого разложени остатков j по формуле ,, N If (4-I)f r-j где (f (3 +1) и ( (i) задаютс соотношением (2). Дл нормальной формы представлени чисел в фибоначчиевой системе счислени , хапактерно наличие не менее одного нул после каждой единицы. Например, нормальна форма числа 83 имеет вид Веса разр дов 55 34 21 13 853211 , Нормаль- на форма числа 83 1 О 1 О О 1 О 1 О О Сложение двух цифр одноименных разр дов в двоичной фибоначчиевой системе счислени выполн етс согласно следующей таблице О + О О 0+ 1 1 о 1 1 + . Если в , данном разр де слагаемых имеютс две единицы, то в фибоначчиевой двоичной системе счислени , нар ду с переносом в следующий старший разр д, имеетс еще перенос в младщий разр д, i отсто щий от данного на два разр да, что вы-Лкает из рекуррентного соотношени . t((iKtp(0-t(ihV {M}+t (l-2) )+f(li-2).; Отсюда следует, чтопри сложении двух мне горазр дных двоичных чисел, представленных в нормальной форме, возможна ситуаци , когда в один разр д происходит два переноса: один со стороны предьщушего младшего разр да слагаемых, другой со стороны старшего, отсто щего от данного на два разр да. Поступление одного переноса в разр д приводит к изменению состо ни разр да на инверсное. Два переноса в один разр д не измен ют состо ни разр да, но вызывают перенос из данного разр да в следующий старший разр д .и в младший, отсто щий от данного на два разр да. Переносы из одного разр да в другой поступают с некоторой задержкой по отношению к моменту из возникновени в данном разр де. npHfvfep сложени двух чисел представ- , фибоначчиевой системе счислеЛ&ЯНЫХ - вi-Mfli /i /iJ,C4-I Т,ЛСОиЛ приведен в таОлице.
О
1-е слагаемое
О 2-е спагаемое
Промежуточные суммы
О
о о
О
О
О
О
о о о
1
L
о
о 1
о
о
о
1
о
О
Сумма и таблице стрелками показаны переносы Работает накапливающий сумматор следующим образом. На щину сброса 16 подаетс сигнал, по которому триггеры 1 всех разр дов устанавливаютс в нулевое состо ние. Слагаемы подаютс на параллельные входы разр дов сумматора последовательно во времени. При чем временной интервал между поступлением двух чисел должен быть достаточный дл формировани сигнала переноса в разр дах сумматор)а и его передачи через элементы задержки 7. Врем задесжки t элемента задержки 7 должно превышать длительность импульса записи слагаемого и максимальную задержку переключени разр дного триггера вместе вз тые. При сложении чисел, представленных в фибоначчиевой системе счислени , по управл ющей шине 17 поступает сигнал, который разрешает прохождение импульсов переноса через элементы И 4. При наличии лишь одного переноса в любой .1 разр д на выходе элемента сложени по модулю 2 формируетс единичный сигнал , который через элемент ИЛИ 5 поступает на счетный вход триггера 1. При этом состо ние триггера 1 измен етс на инверс ное. При одновременном поступлении двух вхо ных сигналов переноса в любо1ь разр д нака ливающего сумматор на выходе элемента сложени по модулю 2 формируетс нуле вой сигнал, который не измен ет состо ни триггера 1, но при этом элементом И 2
О
Claims (3)
- О формируетс сигнал переноса из данного разоаца . При сложении чисеп, представленных в традиционной двоичной системе счислени , на управл ющую шину 17 поступает сигнал, которым запрещаетс прохождение импульсов переноса в сторону младших разр дов через элементы И 4, Введение новых элементов и св зей позвол ет расширить функциональные возможности накапливающего сумматора, а именно выполн ть операцию суммировани .двоичных чисел, пред став/1 енных в фибонач- чиевой системе счислени . Эта снсчема счислени обладает ошибкообнаруживающей способностью при передаче, хранении чпсел и выполнении над ними арифметических операций. Формула изобретени Накапливающий сумматор, каждьпг t, -ыи разр д ( i ,-«) которого содержит триггер со счетным входом, элементы И, ИЛИ и элемент задержки, причем входные шины соответствующих разр дов первого и второгослагаемых соединены с первым и вторым входами первого элемента ИЛИ данного разр) - да, выход которого подключен к счетному входу триггера, нулевой вход которого подключен к шипе сброса, а единичный выход к первому входу первого элемента 1-f, выход которого подключен к первому входу второго элемента ИЛИ, второй BXOZI которого подключен к выходу второго элемента И, о т л и ч а ю щ и и с тем, что, с целью расширени функционалbHj ix,возможное тей сумматора, в каждый разр д его введен элемент сложени по модулю 2, выход которого подключен к третьему входу первого элемента ИЛИ, выход которого соединен со вторым входом первого элемента И, первый в второй входы элемента сложени по модулю 2 соединены соответственно с первым и вторым входами переноса в данный разршд сумматора и с первым и вторым входами второго элемента И, выход второго эле мента ИЛИ подключенк входу элемента задержки , выход которого, вл ющийс ВЫХОдом переноса в ( jx +1)-ый разр д сумматор подключен к первому входу третьего элемен/213/ та И, второй вход KOTOJXJTO соединен с управл ющей шиной, а выход вл етс выходом переноса в ( J. -2)-ой разр д сумматора, единичный выход триггера со счетным входом вл етс выходом суммы данного t -го разр да. Источники информации, прин тые во внимание при экспертизе: 1.Авторское свидетельство СССР № 455340, кл. Q 06 Р 7/50, 1974.
- 2.Букреев И. Н. и др,Микроэлектронные схемы цифровых устройств, М. , Сов. радио , 1975, с. 330. рис. 8.8.
- 3.Каган Б. М. и др.Цифровые вычислительные машины и системы, М. , Энерги , 1970, с. 222. рис. 4-2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602324595A SU577528A1 (ru) | 1976-02-13 | 1976-02-13 | Накапливающий сумматор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602324595A SU577528A1 (ru) | 1976-02-13 | 1976-02-13 | Накапливающий сумматор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU577528A1 true SU577528A1 (ru) | 1977-10-25 |
Family
ID=20648958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7602324595A SU577528A1 (ru) | 1976-02-13 | 1976-02-13 | Накапливающий сумматор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU577528A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4276608A (en) * | 1978-05-15 | 1981-06-30 | Stakhov Alexei P | Fibonacci p-code parallel adder |
-
1976
- 1976-02-13 SU SU7602324595A patent/SU577528A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4276608A (en) * | 1978-05-15 | 1981-06-30 | Stakhov Alexei P | Fibonacci p-code parallel adder |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU577528A1 (ru) | Накапливающий сумматор | |
US2940669A (en) | Radix converter | |
US3579267A (en) | Decimal to binary conversion | |
US3229080A (en) | Digital computing systems | |
US3192369A (en) | Parallel adder with fast carry network | |
US3627998A (en) | Arrangement for converting a binary number into a decimal number in a computer | |
US4458327A (en) | Prime or relatively prime radix data processing system | |
SU1124284A1 (ru) | Матричное вычислительное устройство | |
RU2386998C1 (ru) | Способ и устройство умножения двоично-десятичных кодов | |
RU1807481C (ru) | Устройство дл умножени | |
SU614435A1 (ru) | Отсчетное устройство | |
SU549808A1 (ru) | Устройство дл делени | |
SU744568A2 (ru) | Параллельный накапливающий сумматор | |
SU1569826A1 (ru) | Устройство дл вычислени сумм произведений | |
SU763896A1 (ru) | Устройство дл сложени чисел в избыточной системе счислени | |
SU1229757A1 (ru) | Устройство дл умножени | |
SU1735844A1 (ru) | Устройство дл делени чисел | |
SU686030A1 (ru) | Устройство дл сложени в избыточной двоичной системе счислени | |
SU1718215A1 (ru) | Устройство дл выполнени векторно-скал рных операций над действительными числами | |
SU583433A1 (ru) | Устройство дл умножени | |
SU662939A1 (ru) | Устройство дл умножени | |
SU754412A1 (ru) | Устройство для умножения 1 | |
RU1791813C (ru) | Устройство дл делени чисел на константу типа 2 @ + 1 | |
SU1034032A1 (ru) | Матричное вычислительное устройство | |
SU849205A1 (ru) | Конвейерное устройство дл выполне-Ни АРифМЕТичЕСКиХ ОпЕРАций НАдМНОжЕСТВОМ чиСЕл |