SU466508A1 - Устройство дл сравнени двоичных чисел - Google Patents

Description

шину 10, через схему «И Зз, управл емую нулевым выходом триггера 6ь и схему «ИЛИ 4, переписывает это двоичное число в регистр 2. При этом триггер 6i и регистр 1 сигналом сброса через линию задержки 1ч устанавливаютс  в единичное и исходное состо ни  соответственно. Второе число, поступающее на вход 11, также записываетс  в регистре 1.

Если второе двоичное число окажетс  больше или равно первому двоичному числу, записанному в регистре 2, то на выходе схемы сравнени  двух кодов 5 в момент равенства чисел в регистрах 1 и 2 по вл етс  сигнал, который перебрасывает триггер 62 в единичное состо ние. Поступающий после числа на входную щину 10 сигнал сброса через схемы «И Зг и «ИЛИ 42 устанавливает регистр 2 в исходное состо ние, а через линию задержки 1 и «ИЛИ 4i перезаписывает двоичное число, наход щеес  в регистре 1, в регистр 2, если разрешающий потенциал на щинах выборки наибольшего 8 или наименьщего 9 из следующих одно за другим чисел и триггер 62 - в единичном или нулевом состо нии соответственно и не перезаписывает двоичное число, наход щеес  в регистре 1, в регистр 2, если триггер 62 - в нулевом или единичном состо нии соответственно.

При этом триггер 62 и регистр 1 сигналом сброса через линию задержки 1 и схему «ИЛИ 4з устанавливаютс  в исходном состо нии .

При поступлении на вход устройства следующего сравниваемого числа операци  сравнени  производитс  аналогично описанному, и результат сравнени  всегда оказываетс  записанным в регистре 2.

Если, например, на вход И устройства поступают следующие одно за другим числа, заданные последовательност ми импульсов, и разрешающий потенциал на шине выборки наименьшего 9 из следующих одно за другим чисел, то сигнал сброса, поступающий после первого числа через схемы «И 3 и «ИЛИ 4i, переписывает первое двоичное число из регистра 1 в регистр 2, и дальнейша  перезапись двоичных чисел из регистра 1 в регистр 2 происходит только тогда, когда триггер 62 в нулевом состо нии и сигналы сброса поступают после соответствующих чисел через схему «И 32, линию задержки 1 и схему «ИЛИ 4i.

В результате в регистре 2 будет наименьшее из следующих одно за другим чисел, заданных последовательност ми импульсов.

Если на вход устройства И поступают следующие одно за другим числа, заданные последовательност ми импульсов, и разрешающий потенциал на щине выборки наибольшего 8 из следующих одно за другим чисел, то сигнал сброса, поступающий после первого числа через схемы «И Зз и «ИЛИ 4ь переписывает первое двоичное число из регистра 1 в регистр 2, и дальнейша  перезапись других чисел из регистра 1 в регистр 2 происходит только тогда, когда триггер бг - в единичном состо нии и сигналы сброса поступают после соответствующих чисел через схему «И 32, линию задержки 1 и схему «ИЛИ 4i.

В результате в регистре 2 будет наибольшее из следующих одно за другим чисел, заданных последовательност ми импульсов.

Предмет изобретени 

Устройство дл  сравнени  двоичных чисел, содержащее первый регистр, вход сложени  которого подключен к входной шине устройства , а выходы разр дов соединены со входами соответствующих разр дов второго регистра через первую группу схем «И, другие входы которых соединены через первую схему «ИЛИ и элемент задержки с выходом второй схемы «И, соединенной через вторую схему «ИЛИ с шиной сброса второго регистра, а шина управлени  устройством соединена со входом сброса первого триггера и через третью схему «ИЛИ, другой вход которой через второй элемент задержки св зан с шиной сброса устройства , с шинами сброса первого регистра и второго триггера и с другим входом второй схемы «ИЛИ, триггеры, схемы «И, «ИЛИ и сравне1ш , отличающеес  тем, что, с целью упрощени  устройства, в нем шина сброса соединена с одним из входов третьей схемы «И, другой вход которой подключен к инверсному выходу первого триггера, а выход - к другому входу первой схемы «ИЛИ, со входом второй схемы «И, другой вход которой через четвертую схему «ИЛИ подключен к выходу п той и четвертой схем «И, одни из входов которых соединены с шинами выборки наименьшего и наибольшего из чисел, а другие - с пр мым и инверсным выходами второго триггера соответственно; вход установки в единичное состо ние второго триггера подключен к выходу схемы сравнени , входы которой св заны с выходами разр дов обоих регистров .