SU517162A1 - Элемент пам ти с трем устойчивыми состо ни ми - Google Patents
Элемент пам ти с трем устойчивыми состо ни миInfo
- Publication number
- SU517162A1 SU517162A1 SU2093464A SU2093464A SU517162A1 SU 517162 A1 SU517162 A1 SU 517162A1 SU 2093464 A SU2093464 A SU 2093464A SU 2093464 A SU2093464 A SU 2093464A SU 517162 A1 SU517162 A1 SU 517162A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- memory element
- input
- stable states
- elements
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
Изобретение относитс к области вычйс лительной и импульсной техники и может быть использовано как в специальных, так и в универсальных вычислительных машинах или системах. Известен элемент пам ти с трем устойчивыми сосго ин ми по авт.св. № 328529, недостатком которого вл ет с низкое быстродействие. Цель изобретени - повышение быстродействи элемента. Цель достигаетс тем, что выход входного элемента И -НЕ/ИЛИ-НЕ каждого плеча соединен со входом выходного элеме та И-НЕ/ИЛИ-НЕ последующего плеча. На фиг. 1 изображена схема элементапам ти с трем устойчивыми состо ни ми дл положительной-логики; на фиг. 2 временные диаграммы его работы. Элемент пам ти с трем устойчивыми состо ни ми содержит собственно элемент пам ти на элементах 1, 2, 3 И-НЕ, вхо ные элементы 4, 5 и 6 И-НЕ и выходные элементы 7, 8, 9 И-НЕ, Первые входы выходных элементов соединены с выходами выходных элементов данного плеча элемента пам ти, вторые - со входом 10 элемента пам ти, третьи - с входного элемента предыдущего плеча. Первые входы выходных элементов соединены с выходами входных элементов данного плеча , вторые - с выходами элемента пам ти данного плеча, третьи - с выходами входных элементов предыдущего плеча, Работа устройства осуществл етс следующим образом. Предположим, что в начальный момент в собственно элементе пам ти находитс . число 1О1 (вьгсокие сигналы на выходах элементов И-НЕ 1 и 3 и низкий - на выходе элемента 2). - При отсутствии импульса на входе 10 на выходе элемента 7 будет низкий сигнал на выходе элемента 8 - высокий, а на выходе -элемента 9 - низкий. При изменении сигнала на входе 10 с низкого на высокий на выходе элемента
5 по вл етс низкий сигнал, который вызывает по вление на выходах схем 9 и 2 высоких уровней напр жени . После их установлени на всех входах элемента 3 окажутс единичные сигналы, что приведет к формированию на его выходе нулевого уровн напр жени . Все остальные сигналы останутс неизменными цо тех пор, пока на счетном входе присутствует единичный уровень напр жени . При изменении сигнала на счетном входе с единичного на нулевой на выходе элемента 5 по витс единичный потенциал. После его установлени на всех входах элемента 8 окажутс высокие сигналы и на его выходе будет формироватьс низкий сигнал. Других изменений сигнала на выходах логических схем не произойдет. Таким образом, после
прохождени одного импульса элемент пам ти переключилс из состо ни 101 в состо ние 110, С приходом очередного импульса на вход 10 элемент пам ти перейдет в состо ние 011, а с приходом еще одного в начальное положение 101,
Claims (1)
- Формула изобретениЭлемент пам ти с трем устойчивыми состо ни ми по авт.ев, № 328529, о тличающийс тем, что, с целью увеличени быстродействи элемента выход входного элемента И-НЕ/ИЛИ-НЕ каждого плеча соединен со входом выходного элемента И-НЕ/ИЛИ-НЕ последующего плеча .&ЫХСметный бход«s4iI5: «и§чQJ:см:хСо. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2093464A SU517162A1 (ru) | 1975-01-06 | 1975-01-06 | Элемент пам ти с трем устойчивыми состо ни ми |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2093464A SU517162A1 (ru) | 1975-01-06 | 1975-01-06 | Элемент пам ти с трем устойчивыми состо ни ми |
Publications (1)
Publication Number | Publication Date |
---|---|
SU517162A1 true SU517162A1 (ru) | 1976-06-05 |
Family
ID=20606483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2093464A SU517162A1 (ru) | 1975-01-06 | 1975-01-06 | Элемент пам ти с трем устойчивыми состо ни ми |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU517162A1 (ru) |
-
1975
- 1975-01-06 SU SU2093464A patent/SU517162A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2866092A (en) | Information processing device | |
SU517162A1 (ru) | Элемент пам ти с трем устойчивыми состо ни ми | |
US3590273A (en) | Four phase logic systems | |
SU961151A1 (ru) | Недвоичный синхронный счетчик | |
SU1193672A1 (ru) | Числоимпульсный квадратор | |
SU855976A1 (ru) | Устройство задержки импульсных сигналов | |
SU1415432A1 (ru) | Троичное счетное устройство | |
SU631992A1 (ru) | Регистр сдвига | |
SU369715A1 (ru) | Троичный потенциальный триггер | |
SU643868A1 (ru) | Вычислительное устройство | |
SU624357A1 (ru) | Формирователь синхронизированных импульсов | |
SU1580535A2 (ru) | Троичное счетное устройство | |
SU450368A1 (ru) | - Триггер | |
SU1727121A1 (ru) | Устройство дл вычислени разности квадратов двух чисел | |
SU458100A1 (ru) | Реверсивный счетчик | |
SU437208A1 (ru) | Синхронизатор импульсов | |
SU459857A1 (ru) | Триггер =типа | |
SU1598171A1 (ru) | Четырехразр дный двоичный счетчик | |
SU758501A1 (ru) | Устройство дл синхронизации импульсов | |
SU419983A1 (ru) | Многоканальный резервированный триггер | |
SU497733A1 (ru) | Счетчик импульсов в телеграфном коде | |
SU436341A1 (ru) | Устройство для синхронизации двух команд | |
SU1621143A1 (ru) | Триггер IK-типа | |
SU843248A2 (ru) | Двоично-дес тичное пересчетноеуСТРОйСТВО | |
SU788389A1 (ru) | Последовательный счетчик с двухпроводной св зью |